JPH0115177B2 - - Google Patents
Info
- Publication number
- JPH0115177B2 JPH0115177B2 JP57031148A JP3114882A JPH0115177B2 JP H0115177 B2 JPH0115177 B2 JP H0115177B2 JP 57031148 A JP57031148 A JP 57031148A JP 3114882 A JP3114882 A JP 3114882A JP H0115177 B2 JPH0115177 B2 JP H0115177B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- local oscillator
- oscillator
- variable
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は、ヘテロダイン受信装置、特に可変周
波数帯域多重スーパーヘテロダイン受信装置の局
部発振器に位相同期ループ（Phase Locked
Loop以下PLLと記す）シンセサイザの局部発振
器を用いて周波数変換を行なうようにしたヘテロ
ダイン受信装置に関するものである。
波数帯域多重スーパーヘテロダイン受信装置の局
部発振器に位相同期ループ（Phase Locked
Loop以下PLLと記す）シンセサイザの局部発振
器を用いて周波数変換を行なうようにしたヘテロ
ダイン受信装置に関するものである。
一般にスーパーヘテロダイン受信装置の受信周
波数の設定は、局部発振器の周波数を変化させて
行なうが、周波数安定度を改善し、かつ受信周波
数を微細に調整するため局部発振器の周波数を複
数個所で混合する方法が採られている。
波数の設定は、局部発振器の周波数を変化させて
行なうが、周波数安定度を改善し、かつ受信周波
数を微細に調整するため局部発振器の周波数を複
数個所で混合する方法が採られている。
従来の局部発振器にPLLシンセサイザを用い
た、例えばスーパーヘテロダイン受信装置は第１
図に示されたような周波数変換部の構成が採用さ
れている。すなわち、第１図において、高周波入
力端子１から入力された周波数の高周波信号は
第１局部発振器３の出力周波数L1と共に第１ミ
キサ２で混合されて第１中間周波数i1に変換さ
れ、中間周波増幅器４で適当に増幅される。中間
周波増幅器４で増幅された周波数i1の第１中間
周波信号は第２局部発振器６の出力周波数L2と
共に第２ミキサ５で混合されて第２中間周波数
i2に変換され、中間周波出力端子７に出力され
る。第１ミキサ２に出力周波数L1を入力する第
１局部発振器３にはPLLシンセサイザが用いら
れており、この第１局部発振器３の出力周波数
L1を変えることにより、受信周波数が設定さ
れる。そして第２ミキサ５に周波数L2を入力す
る第２局部発振器６は、例えば水晶制御発振器が
用いられ、その周波数L2は固定である。
た、例えばスーパーヘテロダイン受信装置は第１
図に示されたような周波数変換部の構成が採用さ
れている。すなわち、第１図において、高周波入
力端子１から入力された周波数の高周波信号は
第１局部発振器３の出力周波数L1と共に第１ミ
キサ２で混合されて第１中間周波数i1に変換さ
れ、中間周波増幅器４で適当に増幅される。中間
周波増幅器４で増幅された周波数i1の第１中間
周波信号は第２局部発振器６の出力周波数L2と
共に第２ミキサ５で混合されて第２中間周波数
i2に変換され、中間周波出力端子７に出力され
る。第１ミキサ２に出力周波数L1を入力する第
１局部発振器３にはPLLシンセサイザが用いら
れており、この第１局部発振器３の出力周波数
L1を変えることにより、受信周波数が設定さ
れる。そして第２ミキサ５に周波数L2を入力す
る第２局部発振器６は、例えば水晶制御発振器が
用いられ、その周波数L2は固定である。
第１局部発振器３は基準周波数0を発振する基
準発振器８と、当該基準発振器８から入力される
基準周波数0の入力信号及び後述する可変分周器
から入力される入力信号との２つの入力信号の位
相差に対応した直流電圧を出力する位相検出器９
と、位相検出器９から出力された直流電圧の低周
波成分だけを抽出するローパスフイルタ１０と、
当該ローパスフイルタ１０で得られた直流電圧を
制御電圧として、当該制御電圧に対応して出力周
波数が変化する電圧制御発振器１１と、当該電圧
制御発振器１１で発振した出力周波数L1を任意
の分周比Ｎ（Ｎは整数値）に分周し、分周された
信号を上記位相検出器９に入力させる可変分周器
１２とから成り、位相検出器９、ローパスフイル
タ１０、電圧制御発振器１１及び可変分周器１２
でPLLを構成している。PLLがロツクされた場
合 L1＝Ｎ・0 ……(1) が成立する。
準発振器８と、当該基準発振器８から入力される
基準周波数0の入力信号及び後述する可変分周器
から入力される入力信号との２つの入力信号の位
相差に対応した直流電圧を出力する位相検出器９
と、位相検出器９から出力された直流電圧の低周
波成分だけを抽出するローパスフイルタ１０と、
当該ローパスフイルタ１０で得られた直流電圧を
制御電圧として、当該制御電圧に対応して出力周
波数が変化する電圧制御発振器１１と、当該電圧
制御発振器１１で発振した出力周波数L1を任意
の分周比Ｎ（Ｎは整数値）に分周し、分周された
信号を上記位相検出器９に入力させる可変分周器
１２とから成り、位相検出器９、ローパスフイル
タ１０、電圧制御発振器１１及び可変分周器１２
でPLLを構成している。PLLがロツクされた場
合 L1＝Ｎ・0 ……(1) が成立する。
また第１局部発振器３の出力周波数L1と受信
周波数との間には ＝L1±i1 ……(2) の関係があるため、式(1)，(2)とから受信周波数
は ＝Ｎ・0±i1 ……(3) で表わされる。
周波数との間には ＝L1±i1 ……(2) の関係があるため、式(1)，(2)とから受信周波数
は ＝Ｎ・0±i1 ……(3) で表わされる。
式(3)から判るように、受信周波数を変化させ
る場合、分周比Ｎを変えればよいがそのとき受信
周波数は基準発振器８の発振周波数0の間隔
（ステツプ）で変化する。従がつて受信周波数を
微細に変化させようとすれば基準発振器８の発振
周波数0を低くしなければならない。基準発振器
８の発振周波数0を低くした場合、位相同期を安
定に保つためにローパスフイルタ１０を構成する
積分器の時定数を大きくしなければならず、その
結果、周波数を切替えたとき、周波数が安定する
までに時間が長くかかり、応答が悪くなる欠点が
ある。
る場合、分周比Ｎを変えればよいがそのとき受信
周波数は基準発振器８の発振周波数0の間隔
（ステツプ）で変化する。従がつて受信周波数を
微細に変化させようとすれば基準発振器８の発振
周波数0を低くしなければならない。基準発振器
８の発振周波数0を低くした場合、位相同期を安
定に保つためにローパスフイルタ１０を構成する
積分器の時定数を大きくしなければならず、その
結果、周波数を切替えたとき、周波数が安定する
までに時間が長くかかり、応答が悪くなる欠点が
ある。
本発明は、上記の欠点を解決することを目的と
しており、局部発振器における基準発振器の発振
周波数を低くせずに受信周波数の微細な変化が得
られるヘテロダイン受信装置を提供することを目
的としている。そしてそのため本発明のヘテロダ
イン受信装置は局部発振器に位相同期ループシン
セサイザを用いたヘテロダイン受信装置におい
て、異なるステツプで周波数が変化するべく、分
周比Ｎ及びＭがそれぞれ可変の可変分周器を備え
てなる位相同期ループシンセサイザを用いた複数
個の局部発振器と、位相同期ループシンセサイザ
内に設けられた上記各可変分周器の各分周比Ｎ，
Ｍを同時にそれぞれ変化させて、受信周波数のス
テツプ変化が局部発振器間のステツプ周波数の差
と等しくなるようにそれぞれの局部発振器の周波
数を個別に制御する制御器とを備え、高い基準周
波数を用いて受信周波数の微細な変化が得られる
ようにしたことを特徴としている。以下第２図を
参照しながら説明する。
しており、局部発振器における基準発振器の発振
周波数を低くせずに受信周波数の微細な変化が得
られるヘテロダイン受信装置を提供することを目
的としている。そしてそのため本発明のヘテロダ
イン受信装置は局部発振器に位相同期ループシン
セサイザを用いたヘテロダイン受信装置におい
て、異なるステツプで周波数が変化するべく、分
周比Ｎ及びＭがそれぞれ可変の可変分周器を備え
てなる位相同期ループシンセサイザを用いた複数
個の局部発振器と、位相同期ループシンセサイザ
内に設けられた上記各可変分周器の各分周比Ｎ，
Ｍを同時にそれぞれ変化させて、受信周波数のス
テツプ変化が局部発振器間のステツプ周波数の差
と等しくなるようにそれぞれの局部発振器の周波
数を個別に制御する制御器とを備え、高い基準周
波数を用いて受信周波数の微細な変化が得られる
ようにしたことを特徴としている。以下第２図を
参照しながら説明する。
第２図は本発明のヘテロダイン受信装置におけ
る周波数変換部の一実施例回路構成を示してい
る。図中、符号１，２，４，５，７は第１図のも
のに対応する。１３は第１局部発振器であつて可
変周波発振器、１４は第２局部発振器であつて可
変周波発振器、１５は制御器であつて第１局部発
振器１３及び第２局部発振器１４の出力周波数を
可変にするための制御信号を送出するもの、３０
８は基準発振器であつて基準周波数01を発振す
るもの、３０９は位相検出器、３１０はローパス
フイルタ、３１１は電圧制御発振器、３１２は可
変分周器、４０８は基準発振器であつて基準周波
数02（02，01）を発振するもの、４０９は位相
検出器、４１０はローパスフイルタ、４１１は電
圧制御発振器を表わしている。
る周波数変換部の一実施例回路構成を示してい
る。図中、符号１，２，４，５，７は第１図のも
のに対応する。１３は第１局部発振器であつて可
変周波発振器、１４は第２局部発振器であつて可
変周波発振器、１５は制御器であつて第１局部発
振器１３及び第２局部発振器１４の出力周波数を
可変にするための制御信号を送出するもの、３０
８は基準発振器であつて基準周波数01を発振す
るもの、３０９は位相検出器、３１０はローパス
フイルタ、３１１は電圧制御発振器、３１２は可
変分周器、４０８は基準発振器であつて基準周波
数02（02，01）を発振するもの、４０９は位相
検出器、４１０はローパスフイルタ、４１１は電
圧制御発振器を表わしている。
第１局部発振器１３及び第２局部発振器１４は
第１図図示の第１局部発振器３と同一構成の
PLLシンセサイザが用いられている。
第１図図示の第１局部発振器３と同一構成の
PLLシンセサイザが用いられている。
今第１局部発振器１３内の可変分周器３１２の
分周比がＮ、第２局部発振器１４内の可変分周器
４１２の分周比がＭ（Ｎ，Ｍともに整数値）で、
第１局部発振器１３の出力周波数をL1、第２局
部発振器１４の出力周波数をL2とすると、それ
ぞれのPLLがロツクされた場合 L1＝Ｎ・01 ……(4) L2＝Ｍ・02 ……(5) が成立する。
分周比がＮ、第２局部発振器１４内の可変分周器
４１２の分周比がＭ（Ｎ，Ｍともに整数値）で、
第１局部発振器１３の出力周波数をL1、第２局
部発振器１４の出力周波数をL2とすると、それ
ぞれのPLLがロツクされた場合 L1＝Ｎ・01 ……(4) L2＝Ｍ・02 ……(5) が成立する。
また中間周波出力端子７に出力される第２中間
周波数i2と高周波入力端子１に入力される受信
周波数との間には ＝L1±L2±i2（複号任意） ……(6) の関係がある。
周波数i2と高周波入力端子１に入力される受信
周波数との間には ＝L1±L2±i2（複号任意） ……(6) の関係がある。
例えば＝L1＋L2＋i2の関係にあるとき、式
(4)，(5)を代入して ＝Ｎ・01＋Ｍ・02＋i2 ……(7) となる。
(4)，(5)を代入して ＝Ｎ・01＋Ｍ・02＋i2 ……(7) となる。
制御器１５からの制御信号により、上記可変分
周器３１２の分周比Ｎを１ステツプずつｎステツ
プまで変化させ、Ｎ，Ｎ＋１，Ｎ＋２，……，Ｎ
＋ｎのように分周比を変化させると同時に、可変
分周器４１２の分周比を１ステツプずつ上記可変
分周器３１２の分周比に対応させてＭ，Ｍ−１，
Ｍ−２，……，Ｍ−ｎのように分周比が変化させ
られる。分周比がｎステツプまで変化したときの
受信周波数oは o＝（Ｎ＋ｎ）01＋（Ｍ−ｎ）02＋i2……(8) である。
周器３１２の分周比Ｎを１ステツプずつｎステツ
プまで変化させ、Ｎ，Ｎ＋１，Ｎ＋２，……，Ｎ
＋ｎのように分周比を変化させると同時に、可変
分周器４１２の分周比を１ステツプずつ上記可変
分周器３１２の分周比に対応させてＭ，Ｍ−１，
Ｍ−２，……，Ｍ−ｎのように分周比が変化させ
られる。分周比がｎステツプまで変化したときの
受信周波数oは o＝（Ｎ＋ｎ）01＋（Ｍ−ｎ）02＋i2……(8) である。
制御器１５からの制御信号により、可変分周器
３１２，４１２の分周比を１ステツプずつｎステ
ツプまで変化させたときの受信周波数の変化幅
Δoは式(7)，(8)から Δo＝o−＝ｎ（01−02） ……(9) となり、１ステツプ当りの受信周波数の変化幅
Δは第１局部発振器１３の基準周波数01と第２
局部発振器１４の基準周波数02との差で決まり、
各基準発振器３０８，４０８の基準周波数01，
02より低い周波数が得られる。すなわち各基準
発振器３０８，４０８の基準周波数01，02より
低い周波数間隔で受信周波数を変化させること
ができる。
３１２，４１２の分周比を１ステツプずつｎステ
ツプまで変化させたときの受信周波数の変化幅
Δoは式(7)，(8)から Δo＝o−＝ｎ（01−02） ……(9) となり、１ステツプ当りの受信周波数の変化幅
Δは第１局部発振器１３の基準周波数01と第２
局部発振器１４の基準周波数02との差で決まり、
各基準発振器３０８，４０８の基準周波数01，
02より低い周波数が得られる。すなわち各基準
発振器３０８，４０８の基準周波数01，02より
低い周波数間隔で受信周波数を変化させること
ができる。
同様に式(6)において、例えば＝L1−L2＋i2
の関係の場合は制御器１５からの制御信号によ
り、可変分周器３１２，４１２の分周比はＮ，Ｎ
＋１，Ｎ＋２，……，Ｎ＋ｎのように変化させら
れるのに対し、Ｍ，Ｍ＋１，Ｍ＋２，……，Ｍ＋
ｎの如く変化させられる。ｎステツプまで変化さ
せたときの受信周波数の変化幅Δoは式(9)のよう
になり、上記説明した様に同一結果が得られる。
式(6)の他の関係のものについても全く同様であ
る。
の関係の場合は制御器１５からの制御信号によ
り、可変分周器３１２，４１２の分周比はＮ，Ｎ
＋１，Ｎ＋２，……，Ｎ＋ｎのように変化させら
れるのに対し、Ｍ，Ｍ＋１，Ｍ＋２，……，Ｍ＋
ｎの如く変化させられる。ｎステツプまで変化さ
せたときの受信周波数の変化幅Δoは式(9)のよう
になり、上記説明した様に同一結果が得られる。
式(6)の他の関係のものについても全く同様であ
る。
このように第１局部発振器１３の基準周波数
01及び第２局部発振器１４の基準周波数02とそ
の可変分周器３１２，４１２の分周比の変化の方
向を適当に設定しておけば、基準発振器３０８，
４０８の各基準周波数01，02より低い周波数間
隔で受信周波数を変化させることができる。
01及び第２局部発振器１４の基準周波数02とそ
の可変分周器３１２，４１２の分周比の変化の方
向を適当に設定しておけば、基準発振器３０８，
４０８の各基準周波数01，02より低い周波数間
隔で受信周波数を変化させることができる。
以上説明した如く、本発明によれば、複数個の
局部発振器に位相同期ループシンセサイザを用い
て個別にその出力周波数を制御するようにしたの
で、受信周波数を微細に変化させることができ
る。そして受信周波数を微細に変化させる場合に
おいて基準発振器の基準周波数を高くできるの
で、ローパスフイルタを構成する積分器の時定数
を小さくすることが可能となり、従がつてローパ
スフイルタの低域を使用しなくても済むので応答
速度が速くなり、受信周波数の切替に要する時間
を短縮できる。
局部発振器に位相同期ループシンセサイザを用い
て個別にその出力周波数を制御するようにしたの
で、受信周波数を微細に変化させることができ
る。そして受信周波数を微細に変化させる場合に
おいて基準発振器の基準周波数を高くできるの
で、ローパスフイルタを構成する積分器の時定数
を小さくすることが可能となり、従がつてローパ
スフイルタの低域を使用しなくても済むので応答
速度が速くなり、受信周波数の切替に要する時間
を短縮できる。
第１図は従来のヘテロダイン受信装置における
周波数変換部の回路構成、第２図は本発明のヘテ
ロダイン受信装置における周波数変換部の一実施
例回路構成を示している。 図中、１は高周波入力端子、２は第１ミキサ、
３は第１局部発振器、４は中間周波数増幅器、５
は第２ミキサ、６は第２局部発振器、７は中間周
波出力端子、８は基準発振器、９は位相検出器、
１０はローパスフイルタ、１１は電圧制御発振
器、１２は可変分周器、１３は第１局部発振器、
１４は第２局部発振器、１５は制御器を表わして
いる。
周波数変換部の回路構成、第２図は本発明のヘテ
ロダイン受信装置における周波数変換部の一実施
例回路構成を示している。 図中、１は高周波入力端子、２は第１ミキサ、
３は第１局部発振器、４は中間周波数増幅器、５
は第２ミキサ、６は第２局部発振器、７は中間周
波出力端子、８は基準発振器、９は位相検出器、
１０はローパスフイルタ、１１は電圧制御発振
器、１２は可変分周器、１３は第１局部発振器、
１４は第２局部発振器、１５は制御器を表わして
いる。
Claims (1)
- １ 局部発振器に位相同期ループシンセサイザを
用いたヘテロダイン受信装置において：異なるス
テツプで周波数が変化するべく、分周比Ｎ及びＭ
がそれぞれ可変の可変分周器を備えてなる位相同
期ループシンセサイザを用いた複数個の局部発振
器と；位相同期ループシンセサイザ内に設けられ
た上記各可変分周器の各分周比Ｎ，Ｍを同時にそ
れぞれ変化させて、受信周波数のステツプ変化が
局部発振器間のステツプ周波数の差と等しくなる
ようにそれぞれの局部発振器の周波数を個別に制
御する制御器とを備えてなることを特徴としたヘ
テロダイン受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114882A JPS58148531A (ja) | 1982-02-28 | 1982-02-28 | ヘテロダイン受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114882A JPS58148531A (ja) | 1982-02-28 | 1982-02-28 | ヘテロダイン受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148531A JPS58148531A (ja) | 1983-09-03 |
| JPH0115177B2 true JPH0115177B2 (ja) | 1989-03-16 |
Family
ID=12323346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3114882A Granted JPS58148531A (ja) | 1982-02-28 | 1982-02-28 | ヘテロダイン受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148531A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022852A (ja) * | 1996-07-02 | 1998-01-23 | Nec Corp | 無線通信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400935A (en) * | 1980-01-28 | 1983-08-30 | Sundstrand Corporation | Engine speed control |
-
1982
- 1982-02-28 JP JP3114882A patent/JPS58148531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58148531A (ja) | 1983-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623621B2 (ja) | ||
| US4271531A (en) | Frequency synthesizer | |
| JPS60134633A (ja) | 複変換同調器用制御装置 | |
| US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
| JPS6363137B2 (ja) | ||
| JPH0115177B2 (ja) | ||
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| JPS6221418B2 (ja) | ||
| JPS5840375B2 (ja) | ダブルス−パ−ジユシンキ | |
| JPH0459808B2 (ja) | ||
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPS5883446A (ja) | 受信機 | |
| JPH0156580B2 (ja) | ||
| JPH0449292B2 (ja) | ||
| JPH0314826Y2 (ja) | ||
| JPH0344694B2 (ja) | ||
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| JPS6342740Y2 (ja) | ||
| JP3248453B2 (ja) | 発振装置 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JPS6342443B2 (ja) | ||
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JPS6135601A (ja) | 変調器 |