JPH0449461A - バスロック解除方式 - Google Patents
バスロック解除方式Info
- Publication number
- JPH0449461A JPH0449461A JP2160321A JP16032190A JPH0449461A JP H0449461 A JPH0449461 A JP H0449461A JP 2160321 A JP2160321 A JP 2160321A JP 16032190 A JP16032190 A JP 16032190A JP H0449461 A JPH0449461 A JP H0449461A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit
- board
- output
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔（既 要］
ビル管理システム、電力システム等の社会システムに使
用され、バス構造を有しがっノン・ス１−ンブを要求さ
れる装置のバスロック解除方式に関し、 ＣＰ ｔ、Ｊ等を搭載した使用中の（マスター）ボドが
動作不良状態となりバスが使用出来ない状態（バスロッ
ク状態）となった時にも、このボードを電気的に切り離
してバスロック状態を解除することにより、他のボート
がバスを使用できるようにするバスロック解除方式を提
供することを目的とし、 互いにバスにより接続され、それぞれにバスを使用する
ための信号の送受を行うバス獲得部を有するｎ個の回路
で構成されるシステムであって、ｎ個の回路のうちの１
つの回路には、ｎ個の回路のうちのいずれかの回路によ
るバスの使用権を調整する調停部を有し、同時にはｎ個
の回路のうちの１つの回路でのみバスを使用可能なシス
テムにおいて、調停部を有する回路に、調停部の出力に
より、バスの使用状態を監視しバスを使用中の回路に障
害が発生してバスが使用出来ない状態となった時該回路
を検出し、障害の発生した回路をバスから電気的に切り
離すための制御信号を出力する障害検出／出力停止部を
設け、障害検出／出力停止部の出力の制御信号により、
障害の発生した回路のバス獲得部からバスを使用するた
めの信号の出力を停止し、障害の発生した回路以外の回
路によりバスを使用可能とするように構成する。
用され、バス構造を有しがっノン・ス１−ンブを要求さ
れる装置のバスロック解除方式に関し、 ＣＰ ｔ、Ｊ等を搭載した使用中の（マスター）ボドが
動作不良状態となりバスが使用出来ない状態（バスロッ
ク状態）となった時にも、このボードを電気的に切り離
してバスロック状態を解除することにより、他のボート
がバスを使用できるようにするバスロック解除方式を提
供することを目的とし、 互いにバスにより接続され、それぞれにバスを使用する
ための信号の送受を行うバス獲得部を有するｎ個の回路
で構成されるシステムであって、ｎ個の回路のうちの１
つの回路には、ｎ個の回路のうちのいずれかの回路によ
るバスの使用権を調整する調停部を有し、同時にはｎ個
の回路のうちの１つの回路でのみバスを使用可能なシス
テムにおいて、調停部を有する回路に、調停部の出力に
より、バスの使用状態を監視しバスを使用中の回路に障
害が発生してバスが使用出来ない状態となった時該回路
を検出し、障害の発生した回路をバスから電気的に切り
離すための制御信号を出力する障害検出／出力停止部を
設け、障害検出／出力停止部の出力の制御信号により、
障害の発生した回路のバス獲得部からバスを使用するた
めの信号の出力を停止し、障害の発生した回路以外の回
路によりバスを使用可能とするように構成する。
本発明は、ビル管理システム、ファクトリーオートメー
シゴン、ホームオートメーション、水管理システム、消
防システムあるいは電力システム等の社会システムに使
用され、バス構造を有しかつノン・ストンプを要求され
る装置のバスロック解除方式に関するものである。
シゴン、ホームオートメーション、水管理システム、消
防システムあるいは電力システム等の社会システムに使
用され、バス構造を有しかつノン・ストンプを要求され
る装置のバスロック解除方式に関するものである。
情報の電子処理化の進んだ今日においては、装置の停止
は多大な影をを招くため、装置のノン・ストップ化が要
求されている。ノン・ストップ化としては、装置を完全
二重化する方法と不良部分を電気的に引き外し、不良部
分以外の機能を継続する方法（縮退運用）とがある。
は多大な影をを招くため、装置のノン・ストップ化が要
求されている。ノン・ストップ化としては、装置を完全
二重化する方法と不良部分を電気的に引き外し、不良部
分以外の機能を継続する方法（縮退運用）とがある。
二重化はコストが単純に２倍になるため、縮退運用の要
求が高まっている。本発明はこの縮退運用に関するもの
である。この場合、演算処理回路（以下ＣＰＵと称する
）等を搭載した使用中の（マスター）ボードが動作不良
状態となりバスが使用出来ない状態（バスロック状態）
となった時にも、このボードを電気的に切り離してバス
ロック状態を解除することにより、他のボードがバスを
使用できるようにするバスロック解除方式が要望されて
いる。
求が高まっている。本発明はこの縮退運用に関するもの
である。この場合、演算処理回路（以下ＣＰＵと称する
）等を搭載した使用中の（マスター）ボードが動作不良
状態となりバスが使用出来ない状態（バスロック状態）
となった時にも、このボードを電気的に切り離してバス
ロック状態を解除することにより、他のボードがバスを
使用できるようにするバスロック解除方式が要望されて
いる。
第３図は一例のバスで接続される複数のボードを有する
システムの構成を示すブロック図である。
システムの構成を示すブロック図である。
第４図は従来例のシステムの構成を示すブロック図であ
る。
る。
はじめに、第３図を用いてマスターボードとスレーブボ
ード及びバスの概念を簡単に説明する。
ード及びバスの概念を簡単に説明する。
マスターボードとは、バスを獲得・使用する権利を有す
るボードを指す。第３図に示すＣＰＵを内蔵するボード
１−１ 、］−２やダイナミックメモリ・アクセス・コ
ントローラ（以下ＤＭＡと称する）を有するボード１−
３等がこれにあたる。ここにＤＭＡとは、ランダム・ア
クセス・メモリ（以下ＲＡＭと称する）を有する１−５
と入／出力部を有するボード１−４ との間でデータの
やりとりを行う場合の制御機能を有する。
るボードを指す。第３図に示すＣＰＵを内蔵するボード
１−１ 、］−２やダイナミックメモリ・アクセス・コ
ントローラ（以下ＤＭＡと称する）を有するボード１−
３等がこれにあたる。ここにＤＭＡとは、ランダム・ア
クセス・メモリ（以下ＲＡＭと称する）を有する１−５
と入／出力部を有するボード１−４ との間でデータの
やりとりを行う場合の制御機能を有する。
ただし、同時にバスを獲得・使用できるのはどれか１枚
のマスターボードである。現在バスを獲得中のボード以
外のボードはすべてスレーブボードとなる。（他のマス
ターボードもすべてスレーブボードとして扱われる。）
第３図において、例えばボード１−２がバスを獲得する
と、ボード１−１．１−３．１−４．１−５はスレーブ
となる。もっともボード１−４．１−５は常にスレーブ
ボードである。
のマスターボードである。現在バスを獲得中のボード以
外のボードはすべてスレーブボードとなる。（他のマス
ターボードもすべてスレーブボードとして扱われる。）
第３図において、例えばボード１−２がバスを獲得する
と、ボード１−１．１−３．１−４．１−５はスレーブ
となる。もっともボード１−４．１−５は常にスレーブ
ボードである。
次にバスとは、各ボード間を電気的に接続し、かつ各ボ
ードが使用する同じ目的の線を１本にまとめ共通化した
ものを指す。バス信号線としては、アドレス信号線、デ
ータ信号線、コマンド信号線、電源線等が必要本数ある
。
ードが使用する同じ目的の線を１本にまとめ共通化した
ものを指す。バス信号線としては、アドレス信号線、デ
ータ信号線、コマンド信号線、電源線等が必要本数ある
。
次にバスの獲得方法について簡単に説明する。
第４図において、バスの獲得にはコマンド信号線の＊Ｂ
ＳＹ （バス使用中表示信号）、＊ＲＱｎ（バス使用依
願信号Ｌ、＊ＰＲｎ （バス使用許可信号）を使用して
行われる。＊ＢＳＹは１本で共通使用される。＊ＲＱｎ
、＊ＰＲｎは各マスターボードに１組ずつあり優先順位
が予め与えられている。（ここにｎは若い番号が優先さ
れる。）バス上にはボード２−ｎのように、調停回路５
をもつマスターボードが必ず１枚存在する。一般には１
番低い優先順位をもつＣＰＵボードに入っているのが普
通である。又、各ボード２−１〜２−ｎにはバス獲得回
路３−１〜３−ｎが設けられている。
ＳＹ （バス使用中表示信号）、＊ＲＱｎ（バス使用依
願信号Ｌ、＊ＰＲｎ （バス使用許可信号）を使用して
行われる。＊ＢＳＹは１本で共通使用される。＊ＲＱｎ
、＊ＰＲｎは各マスターボードに１組ずつあり優先順位
が予め与えられている。（ここにｎは若い番号が優先さ
れる。）バス上にはボード２−ｎのように、調停回路５
をもつマスターボードが必ず１枚存在する。一般には１
番低い優先順位をもつＣＰＵボードに入っているのが普
通である。又、各ボード２−１〜２−ｎにはバス獲得回
路３−１〜３−ｎが設けられている。
今、ボード２−１がバスを獲得したい時には、＊ＲＱ＋
をボード２−ｎに内蔵する調停回路５に出力する。調
停回路５は＊ＲＱ＋ を受信すると他からの＊ＲＱｎ
（ｎ＝２〜ｎ）と優先順位を比較して判定し、他に優先
順位の高い＊ＲＱがなければボード２−１に＊ＰＲ１に
て許可を与える。（他に高い優先順位の＊ＲＱがある場
合は優先順位の高いボードに＊ＰＲを与え、そのボード
が動作終了するまでは＊ＲＱｌに＊ＰＲＩを与えない。
をボード２−ｎに内蔵する調停回路５に出力する。調
停回路５は＊ＲＱ＋ を受信すると他からの＊ＲＱｎ
（ｎ＝２〜ｎ）と優先順位を比較して判定し、他に優先
順位の高い＊ＲＱがなければボード２−１に＊ＰＲ１に
て許可を与える。（他に高い優先順位の＊ＲＱがある場
合は優先順位の高いボードに＊ＰＲを与え、そのボード
が動作終了するまでは＊ＲＱｌに＊ＰＲＩを与えない。
）ボード２−１で＊ＰＲＩを受信すると、ボード２１内
のバス獲得回路３−１で＊ＢＳＹがオフ状態であれば、
＊ＢＳＹをオンにして（即ちボード２−１がバスを使用
中であることを他のボードに示して）動作を開始する。
のバス獲得回路３−１で＊ＢＳＹがオフ状態であれば、
＊ＢＳＹをオンにして（即ちボード２−１がバスを使用
中であることを他のボードに示して）動作を開始する。
＊ＢＳＹがオンの場合にはオフになるまで待って、オフ
後＊ＢＳＹをオンにして動作状態に入る。動作終了後は
、速やかに＊ＢＳＹをオフにする。
後＊ＢＳＹをオンにして動作状態に入る。動作終了後は
、速やかに＊ＢＳＹをオフにする。
このようにして、（マスター）ボードによるノ＼スの獲
得を行う。
得を行う。
尚、第４図にはアドレス信号線、データ信号線、電源線
等のバスの図示を省略している。
等のバスの図示を省略している。
しかしながら」二連のバスの獲得方法においては、第４
図において例えばバスを獲得中のボード２−１が何らか
の原因で動作不良状態となり、Ｌ”レベル信号を出力し
＊ＢＳＹをオンにしたままになると、他のボードが例え
ば“ピレベル信号を出力してバスを使用しても両者の区
別がつけられなくなる。その結果、他の（マスター）ボ
ードはバスを使用出来なくなり、いわゆるバスロック状
態となって装置の動作が停止してしまうという問題点が
あった。
図において例えばバスを獲得中のボード２−１が何らか
の原因で動作不良状態となり、Ｌ”レベル信号を出力し
＊ＢＳＹをオンにしたままになると、他のボードが例え
ば“ピレベル信号を出力してバスを使用しても両者の区
別がつけられなくなる。その結果、他の（マスター）ボ
ードはバスを使用出来なくなり、いわゆるバスロック状
態となって装置の動作が停止してしまうという問題点が
あった。
したがって本発明の目的は、使用中のボードが動作不良
状態となりバスが使用出来ない状態（バスロック状態）
となった時にも、このボードを電気的に切り離してバス
ロック状態を解除することにより、他の（マスター）ボ
ードがバスを使用できるようにするバスロック解除方式
を提供することにある。
状態となりバスが使用出来ない状態（バスロック状態）
となった時にも、このボードを電気的に切り離してバス
ロック状態を解除することにより、他の（マスター）ボ
ードがバスを使用できるようにするバスロック解除方式
を提供することにある。
上記問題点は第１図に示す装置の構成によって解決され
る。
る。
即ち第１図において、互いにバスにより接続され、それ
ぞれにバスを使用するための信号の送受を行うバス獲得
部３００を有するｎ個の回路２００−１〜２００−ｎで
構成されるシステムであって、ｎ個の回路のうちの１つ
の回路２００−ｎには、ｎ個の回路のうちのいずれかの
回路によるバスの使用権を調整する調停部５００を有し
、同時にはｎ個の回路のうちの１つの回路でのみバスを
使用可能なシステムにおいて、 ７００は調停部５００を有する回路２００−ｎに設けら
れ、調停部５００の出力により、バスの使用状態を監視
しバスを使用中の回路に障害が発生してバスが使用出来
ない状態となった時該回路を検出し、障害の発生した回
路をバスから電気的に切り離すための制御信号を出力す
る障害検出／出力停止部である。
ぞれにバスを使用するための信号の送受を行うバス獲得
部３００を有するｎ個の回路２００−１〜２００−ｎで
構成されるシステムであって、ｎ個の回路のうちの１つ
の回路２００−ｎには、ｎ個の回路のうちのいずれかの
回路によるバスの使用権を調整する調停部５００を有し
、同時にはｎ個の回路のうちの１つの回路でのみバスを
使用可能なシステムにおいて、 ７００は調停部５００を有する回路２００−ｎに設けら
れ、調停部５００の出力により、バスの使用状態を監視
しバスを使用中の回路に障害が発生してバスが使用出来
ない状態となった時該回路を検出し、障害の発生した回
路をバスから電気的に切り離すための制御信号を出力す
る障害検出／出力停止部である。
そして、障害検出／出力停止部７００の出力の制御信号
により、障害の発生した回路のバス獲得部３００からバ
スを使用するための信号の出力を停止し、障害の発生し
た回路以外の回路によりバスを使用可能とするように構
成する。
により、障害の発生した回路のバス獲得部３００からバ
スを使用するための信号の出力を停止し、障害の発生し
た回路以外の回路によりバスを使用可能とするように構
成する。
第１図において、調停部５００を有する回路２００ｎに
設けた障害検出／出力停止部７００において、調停部５
００の出力により、バスの使用状態を監視しバスを使用
中の回路に障害が発生してバスが使用出来ない状態とな
った時、その回路を検出する。
設けた障害検出／出力停止部７００において、調停部５
００の出力により、バスの使用状態を監視しバスを使用
中の回路に障害が発生してバスが使用出来ない状態とな
った時、その回路を検出する。
そして、障害検出／出力停止部７００から障害の発生し
た回路のバス獲得部３００乙こ制御信号を送出する。障
害の発生した回路のバス獲得部３００では、障害検出／
出力停止部７００の出力の制御信号を受信して、バスを
使用するための信号の出力を停止する。
た回路のバス獲得部３００乙こ制御信号を送出する。障
害の発生した回路のバス獲得部３００では、障害検出／
出力停止部７００の出力の制御信号を受信して、バスを
使用するための信号の出力を停止する。
この結果、使用中の回路に障害が発生して動作不良状態
となりバスが使用出来ない状態となった時にも、この回
路を電気的に切り離してバスロック状態を解除すること
により他の回路でバスを使用することが可能となる。
となりバスが使用出来ない状態となった時にも、この回
路を電気的に切り離してバスロック状態を解除すること
により他の回路でバスを使用することが可能となる。
第２図は本発明の実施例のシステムの構成を示すブロッ
ク図である。
ク図である。
全図を通じて同一符号は同一対象物を示す。
本発明が従来例と異なる点は、調停回路を有するボード
にバス使用状態監視回路と各（マスター）ボードの出力
を個別に停止する出力停止回路とを設け、バスを獲得中
のボードが動作不良状態となった場合にこの状態を強制
解除し、他の（マスター）ホードがバスを使用出来るよ
うにしたことにある。以下に詳細に説明する。
にバス使用状態監視回路と各（マスター）ボードの出力
を個別に停止する出力停止回路とを設け、バスを獲得中
のボードが動作不良状態となった場合にこの状態を強制
解除し、他の（マスター）ホードがバスを使用出来るよ
うにしたことにある。以下に詳細に説明する。
第２図において、例えばボード２０−１がバスを獲得し
たい場合は、ボード２０−１内のバス獲得回路３０１か
らバス使用依頼信号＊ ＲＱ ＋ （“■”レベル）を
入出力インクフェース部４０−１内の否定論理積回路（
以下ＮＡＮＤ回路と称する）４１に出力する。ＮＡＮＤ
回路４１では、後述するＳＴＰ信号（＊ＳＴＰ＋）と＊
ＲＱ、との否定論理積を求めて出力する。今の場合、＊
５ＴＰｌ は１１”ルヘルであるためＮＡＮＤ＠路４１
からは“１．”レベルの＊ＲＣｂ を出力し、ボード２
０−ｎに加える。尚、第２図の回路において各信号に付
けた＊印は負論理を示す。このため、バス上でｌ、′°
レベルの信号で有効、”１１″レベルの信号で無効を
表す。
たい場合は、ボード２０−１内のバス獲得回路３０１か
らバス使用依頼信号＊ ＲＱ ＋ （“■”レベル）を
入出力インクフェース部４０−１内の否定論理積回路（
以下ＮＡＮＤ回路と称する）４１に出力する。ＮＡＮＤ
回路４１では、後述するＳＴＰ信号（＊ＳＴＰ＋）と＊
ＲＱ、との否定論理積を求めて出力する。今の場合、＊
５ＴＰｌ は１１”ルヘルであるためＮＡＮＤ＠路４１
からは“１．”レベルの＊ＲＣｂ を出力し、ボード２
０−ｎに加える。尚、第２図の回路において各信号に付
けた＊印は負論理を示す。このため、バス上でｌ、′°
レベルの信号で有効、”１１″レベルの信号で無効を
表す。
ボード２０−ｎでは、上記＊ＲＱ＋を受信するとインバ
ータ９０−１を介して内蔵する調停回路５０に加える。
ータ９０−１を介して内蔵する調停回路５０に加える。
調停回路５０で＊ＲＱ＋ を受信すると他からのＲＱｎ
（ｎ＝２〜ｎ）と優先順位を比較して判定し、他に優
先順位の高い＊ＲＱがなければボード２０−１にインバ
ータ９１−１を介して＊ＰＲ＋（“１．”しベル）にて
許可を与える。ボード２０−１で＊ Ｐ Ｒ，１を受信
すると、ボード２０−１内のインバータ４４を介して“
Ｈ”レベルに変換してバス獲得回路３０−１に＊ＰＲ，
を加える。
（ｎ＝２〜ｎ）と優先順位を比較して判定し、他に優
先順位の高い＊ＲＱがなければボード２０−１にインバ
ータ９１−１を介して＊ＰＲ＋（“１．”しベル）にて
許可を与える。ボード２０−１で＊ Ｐ Ｒ，１を受信
すると、ボード２０−１内のインバータ４４を介して“
Ｈ”レベルに変換してバス獲得回路３０−１に＊ＰＲ，
を加える。
バス獲得回路３０−１では＊ＢＳＹがオフ状態であれば
、＊ＢＳＹをオンにして（即ちボード２０−１でバスを
使用中であることを他のボードに示して）動作を開始す
る。＊ＢＳＹがオンの場合にはオフになるまで待って、
オフ後＊ＢＳＹをオンにして動作状態に入る。動作終了
後は、速やかに＊ＢＳＹをオフにする。
、＊ＢＳＹをオンにして（即ちボード２０−１でバスを
使用中であることを他のボードに示して）動作を開始す
る。＊ＢＳＹがオンの場合にはオフになるまで待って、
オフ後＊ＢＳＹをオンにして動作状態に入る。動作終了
後は、速やかに＊ＢＳＹをオフにする。
ボード２０−ｎでは、調停回路５０の出力の＊ＰＲを分
岐して、バス使用状態監視回路６０内に設けた論理和回
路（以下ＯＲ回路と称する）６２に加え、他の＊ＰＲ（
＊ＰＲ２〜＊ＰＲ，，）との論理和を求めて出力する。
岐して、バス使用状態監視回路６０内に設けた論理和回
路（以下ＯＲ回路と称する）６２に加え、他の＊ＰＲ（
＊ＰＲ２〜＊ＰＲ，，）との論理和を求めて出力する。
今の場合、＊ＰＲＩ は“１１″レヘルであり、他の＊
ＰＲ（＊ＰＲ２〜＊ Ｐ Ｒｎ ）は゛Ｌ″レベルであ
るため、ＯＲ回路６２は“１１゛レベルの信号をカウン
タ６１に出力する。カウンタ６１は上述の“°１１”レ
ベルの信号を受信すると、カウントの動作を開始する。
ＰＲ（＊ＰＲ２〜＊ Ｐ Ｒｎ ）は゛Ｌ″レベルであ
るため、ＯＲ回路６２は“１１゛レベルの信号をカウン
タ６１に出力する。カウンタ６１は上述の“°１１”レ
ベルの信号を受信すると、カウントの動作を開始する。
カウンタ６１には予め監視時間を設定しておき（監視時
間は各バス獲得ボードが１回に動作する最大時間とする
）、監視時間内に＊Ｐ Ｒ＋ がオフするとカウンタ６
１はリセットされる（動作正常終了）。
間は各バス獲得ボードが１回に動作する最大時間とする
）、監視時間内に＊Ｐ Ｒ＋ がオフするとカウンタ６
１はリセットされる（動作正常終了）。
今、ボード２０−１が何らかの原因で動作不良状態とな
り監視時間に達しても＊ＰＲ＋がオフしない（“Ｈ”レ
ベルの）場合、動作異常と認定し、カウンタ６１から出
力停止回路７０に停止信号（ＳＴＰ信号）を出力する。
り監視時間に達しても＊ＰＲ＋がオフしない（“Ｈ”レ
ベルの）場合、動作異常と認定し、カウンタ６１から出
力停止回路７０に停止信号（ＳＴＰ信号）を出力する。
すると、出力停止回路７０内に設けたＮＡＮＤ回路７１
−１において、上記ＳＴＰ信号（“Ｈ” レベル）と＊
ＰＲ，（“Ｈ” レベル）との論理積が求められ、現在
バス使用中のボード（今の場合、ボード２Ｏ−１）及び
表示レジスタ８０に＊ＳＴＰ、信号（“Ｌ”レベル）を
出力する。
−１において、上記ＳＴＰ信号（“Ｈ” レベル）と＊
ＰＲ，（“Ｈ” レベル）との論理積が求められ、現在
バス使用中のボード（今の場合、ボード２Ｏ−１）及び
表示レジスタ８０に＊ＳＴＰ、信号（“Ｌ”レベル）を
出力する。
ボード２０−１テはＮＡＮＤ回路４２テ上記＊ｓ’ｒｐ
＋信号（“Ｌ”レベル）を受信し、バス獲得回路３ｏ−
１の出力の“Ｈ”レベルの＊ＢＳＹ信号との否定論理積
を求め、“Ｈ”レベル即ち無効の＊ＢＳＹ信号を＊ＢＳ
Ｙ信号のコマンドｖＡ（バス）に出力する。この結果、
＊ＢＳＹ信号のコマンド線（バス）はオフとなり、バス
獲得中に異常を起こしたボード（今の場合、ボード２Ｏ
−１）はバスから切り離され、バスは解除される。そし
て、他のボード２０−２〜２０ｎからのバスの獲得を可
能にする。
＋信号（“Ｌ”レベル）を受信し、バス獲得回路３ｏ−
１の出力の“Ｈ”レベルの＊ＢＳＹ信号との否定論理積
を求め、“Ｈ”レベル即ち無効の＊ＢＳＹ信号を＊ＢＳ
Ｙ信号のコマンドｖＡ（バス）に出力する。この結果、
＊ＢＳＹ信号のコマンド線（バス）はオフとなり、バス
獲得中に異常を起こしたボード（今の場合、ボード２Ｏ
−１）はバスから切り離され、バスは解除される。そし
て、他のボード２０−２〜２０ｎからのバスの獲得を可
能にする。
又、上述した表示レジスタ８０に＊ｓＴｐ、信号（“Ｉ
４”レベル）が加えられると、表示レジスフ８０ではボ
ー１”２０−１に何らかの障害が発生して動作不良状態
となっていることを表示する。そしてボー１’２０−１
の障害の復旧を行う。
４”レベル）が加えられると、表示レジスフ８０ではボ
ー１”２０−１に何らかの障害が発生して動作不良状態
となっていることを表示する。そしてボー１’２０−１
の障害の復旧を行う。
面、他のボード２０−２〜２０−ｎのいずれかがバスを
獲得しバスの使用中に障害が発生した時にも、ｌ＝述と
同様の動作を行う。
獲得しバスの使用中に障害が発生した時にも、ｌ＝述と
同様の動作を行う。
尚、第２図にはアドレス信号線、データ信号線等はバス
の獲得のための動作に直接関係しないため、その図示を
省略した。
の獲得のための動作に直接関係しないため、その図示を
省略した。
この結果、使用中の（マスター）ボードが動作不良状態
となりバスを使用できない状態（バスロック状態）とな
った時にも、このボードを電気的に切り離してバスロッ
ク状態を解除することにより、他のボードがバスを使用
するごとが可能となる。
となりバスを使用できない状態（バスロック状態）とな
った時にも、このボードを電気的に切り離してバスロッ
ク状態を解除することにより、他のボードがバスを使用
するごとが可能となる。
〔発明の効果］
以上説明したように本発明によれば、使用中の（マスタ
ー）ボートが動作不良状態となりバスが使用出来ない状
態（バスロック状態）となった時にも、このボートを電
気的に切り離してバスロック状態を解除することにより
、他のボートがバスを使用することが可能となる。
ー）ボートが動作不良状態となりバスが使用出来ない状
態（バスロック状態）となった時にも、このボートを電
気的に切り離してバスロック状態を解除することにより
、他のボートがバスを使用することが可能となる。
第１図は本発明の原理図、
第２図は本発明の実施例のシステムの構成を示すブロッ
ク図、 第３図は一例のバスで接続される複数のボードを有する
システムの構成を示すブロッ ク図、 第４回は従来例のシステムの構成を示すブロック図であ
る。 図において ７００は障害検出／出力停止部 を示す。 本光明の爪理囲 第 閃
ク図、 第３図は一例のバスで接続される複数のボードを有する
システムの構成を示すブロッ ク図、 第４回は従来例のシステムの構成を示すブロック図であ
る。 図において ７００は障害検出／出力停止部 を示す。 本光明の爪理囲 第 閃
Claims (1)
- 【特許請求の範囲】 互いにバスにより接続され、それぞれに該バスを使用す
るための信号の送受を行うバス獲得部（３００）を有す
るｎ個の回路（２００−１〜２００−ｎ）で構成される
システムであって、該ｎ個の回路のうちの１つの回路（
２００−ｎ）には、該ｎ個の回路のうちのいずれかの回
路による該バスの使用権を調整する調停部（５００）を
有し、同時には該ｎ個の回路のうちの１つの回路でのみ
該バスを使用可能なシステムにおいて、 該調停部（５００）を有する回路（２００−ｎ）に、該
調停部（５００）の出力により、該バスの使用状態を監
視し該バスを使用中の回路に障害が発生して該バスが使
用出来ない状態となった時該回路を検出し、該障害の発
生した回路を該バスから電気的に切り離すための制御信
号を出力する障害検出／出力停止部（７００）を設け、 該障害検出／出力停止部（７００）の出力の制御信号に
より、該障害の発生した回路の該バス獲得部（３００）
から該バスを使用するための信号の出力を停止し、該障
害の発生した回路以外の回路により該バスを使用可能と
するようにしたことを特徴とするバスロック解除方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160321A JPH0449461A (ja) | 1990-06-19 | 1990-06-19 | バスロック解除方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160321A JPH0449461A (ja) | 1990-06-19 | 1990-06-19 | バスロック解除方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449461A true JPH0449461A (ja) | 1992-02-18 |
Family
ID=15712434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160321A Pending JPH0449461A (ja) | 1990-06-19 | 1990-06-19 | バスロック解除方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006201881A (ja) * | 2005-01-18 | 2006-08-03 | Fujitsu Ltd | 情報処理装置およびシステムバス制御方法 |
| JP2013097420A (ja) * | 2011-10-28 | 2013-05-20 | Kyocera Document Solutions Inc | 情報処理装置および画像形成装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285364A (ja) * | 1985-10-09 | 1987-04-18 | Nec Corp | バス制御方式 |
| JPS6448154A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Bus arbitrating circuit with timeout monitor |
| JPH01118946A (ja) * | 1987-10-31 | 1989-05-11 | Toshiba Corp | データ処理システムのバス制御方式 |
-
1990
- 1990-06-19 JP JP2160321A patent/JPH0449461A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285364A (ja) * | 1985-10-09 | 1987-04-18 | Nec Corp | バス制御方式 |
| JPS6448154A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Bus arbitrating circuit with timeout monitor |
| JPH01118946A (ja) * | 1987-10-31 | 1989-05-11 | Toshiba Corp | データ処理システムのバス制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006201881A (ja) * | 2005-01-18 | 2006-08-03 | Fujitsu Ltd | 情報処理装置およびシステムバス制御方法 |
| JP2013097420A (ja) * | 2011-10-28 | 2013-05-20 | Kyocera Document Solutions Inc | 情報処理装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880165B2 (ja) | ２つのプロセッサからなる自動車のコンピュータシステムを監視する装置 | |
| US8700835B2 (en) | Computer system and abnormality detection circuit | |
| JPH0651802A (ja) | バックアップ機能を有するプログラマブル・コントローラ | |
| CN105279438A (zh) | 互连数据总线中的安全节点 | |
| US20110214125A1 (en) | Task management control apparatus and method having redundant processing comparison | |
| KR100928187B1 (ko) | 듀얼 프로세서 제어 장치의 고장 안전 구조 | |
| CN101334746A (zh) | 多组件系统 | |
| JPH0449461A (ja) | バスロック解除方式 | |
| US7627774B2 (en) | Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies | |
| JP7360277B2 (ja) | 航空機の制御システム | |
| JP5337661B2 (ja) | メモリ制御装置及びメモリ制御装置の制御方法 | |
| JP3006330B2 (ja) | データ処理装置のクロック衝突検知回路 | |
| JP2908135B2 (ja) | マイクロプロセッサの故障検出装置 | |
| JPH0273451A (ja) | 制御装置 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPS6091415A (ja) | デイジタル制御装置 | |
| CN120803993A (zh) | 传输管理装置、集成电路及控制器 | |
| JP6992295B2 (ja) | 電子装置 | |
| JP6457149B2 (ja) | 電子制御装置 | |
| JP2000347706A (ja) | プラント制御装置 | |
| JP2611549B2 (ja) | エレベータの群管理制御装置 | |
| JPH0635736A (ja) | 二重化処理装置 | |
| JPH04213738A (ja) | データ処理装置の異常検出方式 | |
| JP2004317365A (ja) | 制御機器用リセットｉｃの故障検出回路 | |
| JPS6053890B2 (ja) | 情報処理システム |