JPH0449657A - 半導体電極 - Google Patents
半導体電極Info
- Publication number
- JPH0449657A JPH0449657A JP2160811A JP16081190A JPH0449657A JP H0449657 A JPH0449657 A JP H0449657A JP 2160811 A JP2160811 A JP 2160811A JP 16081190 A JP16081190 A JP 16081190A JP H0449657 A JPH0449657 A JP H0449657A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- electrode
- capacitor
- polysilicon
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明に、半導体電極、特にキャパシタ等の電極を用
いる導電層の構造に関するものである。
いる導電層の構造に関するものである。
従来、キャパシタ等に用いる導電体よ構成る電極は１通
常数千オングストローム程度の単一層により構成されて
いる。
常数千オングストローム程度の単一層により構成されて
いる。
説明の都合上、ダイナミック型ランダムアクセスメモリ
（以下ＤＲＡＭと略称する）のメモリセルを構成するキ
ャパシタについて、第８図〜！Ｓ図によって説明する。
（以下ＤＲＡＭと略称する）のメモリセルを構成するキ
ャパシタについて、第８図〜！Ｓ図によって説明する。
図にお−て、（１１はフィールド活性領域、１！：はセ
ルプレート用の電極、１ｍ）はワード４１． ＋４１ビ
ツト綴、（６）は基板、１６）はキャパシタ用酸化膜で
ある。
ルプレート用の電極、１ｍ）はワード４１． ＋４１ビ
ツト綴、（６）は基板、１６）はキャパシタ用酸化膜で
ある。
次に動作について説明する。第３図に示す様に しゃも
じ型すをした基板（曝１中に不純物を注参 入させたフィールド活性領域＋１１と、その上に酸化膜
や窒化膜より成る絶縁膜を介し、化学的に堆積させたポ
リシリコンによるセルプレート用の電極；！１とで１つ
のメモリセルは構成される。
じ型すをした基板（曝１中に不純物を注参 入させたフィールド活性領域＋１１と、その上に酸化膜
や窒化膜より成る絶縁膜を介し、化学的に堆積させたポ
リシリコンによるセルプレート用の電極；！１とで１つ
のメモリセルは構成される。
フィールド活性領域＋１１が、電気的な情報を畜積する
ノードであシ、ポリシリコンの電極１！１は一定の電位
に固定され、酸化膜（６１や窒化膜により両者は絶縁さ
れ、キャパシタとして機能する。
ノードであシ、ポリシリコンの電極１！１は一定の電位
に固定され、酸化膜（６１や窒化膜により両者は絶縁さ
れ、キャパシタとして機能する。
第４図は、メモリセル部の断面を示したもので、点線で
示すように、セルグレートの上には隣接セルの選択用ワ
ード線（３１が走る事になる。
示すように、セルグレートの上には隣接セルの選択用ワ
ード線（３１が走る事になる。
この為、このワード線（３）下のセルプレートである第
１ポリシリコンは、ワード線である第１のポリシリコン
のデポや拡散層の不純物注入後の熱処理で、ワード線（
３１下以外の場所はさらに酸化されて、グレインが成長
して大きくなるが、ワード線の下にもとの小さいグレイ
ンサイズのまま残る事になる。その様子を第す図に断面
で示す。
１ポリシリコンは、ワード線である第１のポリシリコン
のデポや拡散層の不純物注入後の熱処理で、ワード線（
３１下以外の場所はさらに酸化されて、グレインが成長
して大きくなるが、ワード線の下にもとの小さいグレイ
ンサイズのまま残る事になる。その様子を第す図に断面
で示す。
従来の半導体電極は以上のように構成されて−るので、
ワード線である第８ポリシリコン下では、セルグレート
である第一ポリシリコンが、様々な熱処理を受けても酸
化されず小さいグレインサイズのまま残る。
ワード線である第８ポリシリコン下では、セルグレート
である第一ポリシリコンが、様々な熱処理を受けても酸
化されず小さいグレインサイズのまま残る。
この時、第１ポリシリコン膜で生じる応力に、小さいグ
レインサイズと大きいグレインサイズとの境界で不均衡
が生じ易くなる事が考えられる。
レインサイズと大きいグレインサイズとの境界で不均衡
が生じ易くなる事が考えられる。
不均衡が生じると、キャパシタ絶縁用の極めて薄い酸化
膜にかかるストレスにも同様に不均衡が生じると思われ
る。そして、酸化膜にかかるストレスに不均衡があると
絶縁用の酸化膜の信頼性に大きな影響を与えると思われ
る。例えば、製品となってからの連続使用中に発生する
ビット不良を加速する要因となったり、さらにはその製
品の寿命を決定する要因にもなシうるという問題点があ
った。
膜にかかるストレスにも同様に不均衡が生じると思われ
る。そして、酸化膜にかかるストレスに不均衡があると
絶縁用の酸化膜の信頼性に大きな影響を与えると思われ
る。例えば、製品となってからの連続使用中に発生する
ビット不良を加速する要因となったり、さらにはその製
品の寿命を決定する要因にもなシうるという問題点があ
った。
この発明に、上記のような問題点を解消する為になされ
たもので、第２ポリシリコンの構造を変更することで第
１ポリシリコンのグレインサイズを揃えることができ、
酸化膜にかかるストレスを均一にして信頼性の高い半導
体装置の半導体電極を得る事を目的とする。
たもので、第２ポリシリコンの構造を変更することで第
１ポリシリコンのグレインサイズを揃えることができ、
酸化膜にかかるストレスを均一にして信頼性の高い半導
体装置の半導体電極を得る事を目的とする。
この発明による半導体電極は、上層である第１ポリシリ
コン電極で下層の躬１ポリシリコン電極を覆ったもので
ある。
コン電極で下層の躬１ポリシリコン電極を覆ったもので
ある。
この発明における半導体電極は、上層である第２ポリシ
リコン電極で下層の第１ポリシリコン電極を覆った構成
としたので、後工程の熱処理で仮に酸化されてグレイン
が成長しても、キャパシタ用の薄い酸化膜に接して−る
第１ポリシリコン部分は常にグレインの大きさは揃い。
リコン電極で下層の第１ポリシリコン電極を覆った構成
としたので、後工程の熱処理で仮に酸化されてグレイン
が成長しても、キャパシタ用の薄い酸化膜に接して−る
第１ポリシリコン部分は常にグレインの大きさは揃い。
６カの不均衡が生じる事がない。
従って、キャパシタ用酸化膜にかかるストレスはどこで
も均一となり高い信頼性を確保する事が可能となる。
も均一となり高い信頼性を確保する事が可能となる。
以下、この発明の実施ＰＪを図につめて説明する。第１
図にお−て、１１１〜ｉｌｌ ＃−１従来のものと同様
である。
図にお−て、１１１〜ｉｌｌ ＃−１従来のものと同様
である。
次に動作につ−て説明する。第１図のｎ−ｎ線で切断し
た断面を示すｗｃｇ図のように、上層であるワード線（
３１が下層のセルグレー） ［極ｊ２１の薄いキャパシ
タ酸化膜に接している部分ヲ榎っている。これによって
、セルプレート電極（りの第１ポリシリコンは、キャパ
シタ用の薄い酸化膜に接している部分では従来と同様、
熱処理を受けても酸化されにくく小さめグレインサイズ
のｔｔ残ることになる。
た断面を示すｗｃｇ図のように、上層であるワード線（
３１が下層のセルグレー） ［極ｊ２１の薄いキャパシ
タ酸化膜に接している部分ヲ榎っている。これによって
、セルプレート電極（りの第１ポリシリコンは、キャパ
シタ用の薄い酸化膜に接している部分では従来と同様、
熱処理を受けても酸化されにくく小さめグレインサイズ
のｔｔ残ることになる。
従って、キャパシタ用の薄い酸化膜にかかるストレスは
どこでも均一となる。
どこでも均一となる。
又、製造方法は従来と全く同様に行うことができる。
以上のように、本発明によれば、キャパシタ用の薄い酸
化膜に接している電極部分をその上層の電極で覆うこと
で、酸化膜のストレスを均一でき、従来に比べ格段に高
い信頼性を得ることができるという効果が得られる。
化膜に接している電極部分をその上層の電極で覆うこと
で、酸化膜のストレスを均一でき、従来に比べ格段に高
い信頼性を得ることができるという効果が得られる。
第１図は本発明の一実施［ＭＪ ｉｃよるＤＲＡＭメモ
リセル部の電極を示す平面図、第２図は第１図の■−■
線の断面図、第８図に従来のＤＲＡＭにおけるメモリセ
ルの電極を示す平面図、第４図は第８図のＷ−Ｗ線の断
面図、第５図は第４図のキャパシタ部拡大図である。 図にお−で、・ｌ１ｔｔフイールド活性領域、（２）は
セルグレート用電極、（３）はワード線、・４１Ｖ’；
ｔビツ線、 ６）は基板、 ６）はキャパシタ用酸化膜である。 なお、 図中同一符号は同一。 又は相当部分を 示す。
リセル部の電極を示す平面図、第２図は第１図の■−■
線の断面図、第８図に従来のＤＲＡＭにおけるメモリセ
ルの電極を示す平面図、第４図は第８図のＷ−Ｗ線の断
面図、第５図は第４図のキャパシタ部拡大図である。 図にお−で、・ｌ１ｔｔフイールド活性領域、（２）は
セルグレート用電極、（３）はワード線、・４１Ｖ’；
ｔビツ線、 ６）は基板、 ６）はキャパシタ用酸化膜である。 なお、 図中同一符号は同一。 又は相当部分を 示す。
Claims (1)
- Ｐ型、又はＮ型の半導体基板上にキャパシタを形成する
ものにおいて、前記基板を一方の電極とし、所定の厚さ
の酸化膜をはさんでその上にポリシリコン等の導体より
成る他方の電極を形成し、この電極の上層をポリシリコ
ン等の配線電極で覆つたことを特徴とする半導体電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160811A JPH0449657A (ja) | 1990-06-18 | 1990-06-18 | 半導体電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160811A JPH0449657A (ja) | 1990-06-18 | 1990-06-18 | 半導体電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449657A true JPH0449657A (ja) | 1992-02-19 |
Family
ID=15722942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160811A Pending JPH0449657A (ja) | 1990-06-18 | 1990-06-18 | 半導体電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449657A (ja) |
-
1990
- 1990-06-18 JP JP2160811A patent/JPH0449657A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061651A (en) | Method of making dram cell with stacked capacitor | |
| US4951175A (en) | Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof | |
| JP2682455B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US6444558B1 (en) | Methods of forming and programming junctionless antifuses | |
| US4985718A (en) | Semiconductor memory device of one transistor-one capacitor memory cell type | |
| US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH0221653A (ja) | 半導体装置及びその製造方法 | |
| JPH01265524A (ja) | 半導体装置 | |
| JPH0449657A (ja) | 半導体電極 | |
| JPH0131308B2 (ja) | ||
| JPH0321062A (ja) | 半導体記憶装置 | |
| US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
| JPH0427154A (ja) | 半導体記憶装置 | |
| CN113764419A (zh) | 半导体装置及其形成方法 | |
| JP3486604B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2720815B2 (ja) | 半導体装置の製造方法 | |
| JPS63208263A (ja) | 半導体装置 | |
| JPS5911665A (ja) | 半導体装置 | |
| JP3253522B2 (ja) | 半導体装置 | |
| JPH0449653A (ja) | 半導体電極 | |
| JPH0575056A (ja) | 半導体素子の製造方法 | |
| JPH0430466A (ja) | 半導体電極 | |
| JPH06350055A (ja) | 半導体記憶装置 | |
| JPH0322474A (ja) | 半導体装置の製造方法 |