JPH04501633A - 調整可能なクロック発生器回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 量　可　なりロック　ロ 発皿Ｑ技街的分野 この発明はクロック発生器回路に、更に詳しくは、幅及び位置を調整することの できるパルスを発生するためのクロック発生器に関係している。

見所Ω背景 この回路は相関形二重標本化回路を備えたダイにクロック発生器機能を組み込む ために設計された。この設計の前の問題点は、標本化保持（サンプル及びホール ド）回路に使用されたＣ？ｌＯ３伝送ゲートに接続されたクロック間のタイミン グ不整合があり且つクロック・フィールドスルーを除去するためにクランプ及び 標本パルスを再配置することができないことであった。

主型の要約 調整可能なりロック発生器回路の採択実施例においては、クロック入力、クリア 入力、及び相補的出力を有するフリップフロップが準備されている。第１緩動イ ンバータが、位相合せ入力信号、及びそれの出力信号の立上り時間を制御するた めの第１バイアス電圧を受けるために使用される。第１緩動インバータに接続さ れた入力、及びフリップフロップのクロック入力に接続された出力を有する第１ トリガ装置は出力信号がトリガ電圧に達したときに出力電圧に応答してパルス遷 移を与える。

フリップフロップの一方の出力に接続された入力、及び第２バイアス電圧に接続 された入力を有する第２緩動インバータは第２バイアス電圧によって制御される 立上り時間を持った第２出力信号を供給する。

第２緩動インバータの出力に接続された入力、及びフリップフロップのクリア入 力に接続された出力を有する第２トリガ装置は第２出力信号がトリガ電圧に達し たときに第２遷移を与え、これによってフリップフロップの相補的出力には第１ バイアス電圧のレベルにより制御されたパルス位置及び第２バイアス電圧により 制御された幅を持った信号が現れるようになる。

前述の事柄から理解され得ることであるが、改良形加減クロック発生器を提供す ることがこの発明の主な目的である。

出力パルスの位１及び幅が調整可能であるクロック発生器回路を提供することが この発明の別の目的である。

この発明のこれら及びその他の目的は、次の説明、及びこの出願の一部分を形成 しており且つ類似の文字が類似の部分を示している諸図面と共に考慮されたとき に一層明らかになるであろう。

図回少簡単久説朋 図ＩＡ及びＩＢはそれぞれこの発明の動作を理解するのに有効な波形を図解して いる。

図２は相関形二重標本化回路に結合された四つのクロック発生器を図解した概略 的構成図である。

図３は相関形二重標本化回路に結合された二つのクロック発生器を図解した概略 的構成図である。

図４はこの発明の採択実施例の概略図である。

図５は図４の採択実施例において使用された緩動インバータ及び関連のシュミッ トトリガの素子レベルの概略図である。

図６は入力信号と出力信号との間の時間遅延値を図解している。

図７は入力信号と出力信号との間のパルス幅範囲値を図解している。

採択実施例凶説朋 この発明の回路は、イーストマン・コダック社（Ｅａｓｔｅ＋ａｎ　Ｋｏｄａｋ 　Ｃｏ、）によってその部品名称ＫＡＩ−０２８０の下に製造されている形式の イメージセンサと共に使用されたときに特に有効である。このようになセンサが らの信号は図ＩＡにおいて１００ｎｓの画素幅で図示されている。この波形には 三つの部分−リセットフィールドスルー、リセットレベル、及びビデオレベル− がある、　５０ｎｓまでのパルス幅をセットすること及び１００ｎｓまでパルス を遅延させることが望まれる。この回路の調整可能なパルス出力は図ＩＢに示さ れている。

図２に言及すると、相関形二重標本化回路（ＣＤＳ）１０は、イメージセンサが らＣＣＤ出力信号を取り、この信号から雑音を除去して、連続的ビデオ信号を形 成する回路である。このＣＤＳ回路は二つのコンデンサＣｃ及びＣｓ、二つのス イッチ（ＣＬＡＭＰ　Ｓ−及びＳ緒ＰＬＥ　ＳＷ）並びに二つのソースホロワＳ ＦＩ及びＳＦ２がらなっている。図２の回路の動作の際には、クランプスイッチ ＣＬＡＭＰ　Ｓ−はセンサ信号のリセットレベルの期間中閉じられる。そしてク ランプコンデンサＣｃは電圧Ｖｃまで充電される。クランプスイッチＣＬＡ？Ｉ Ｐ　ＳＷを開いた後、クランプコンデンサＣｃにおける電圧は電圧Ｖｃに等しい ままである。それで第１ソースホロワＳＦＩの出力は、クランプコンデンサＣｃ における電圧から、センサ出力信号のリセットレベルを引き、更に現在新しいリ セットレベルに等しい第１ソースホロワＳＦＩのＶｇｓ電圧を引いたものに等し い、センサ信号のビデオレベル部分が現れた後、第１ソースホロワＳＦＩの出力 は今では、クランプコンデンサＣｃにおける電圧から、ビデオレベルを引き、第 １ソースホロワＳＦＩのＶｇｓを引いたものである。センサ信号のビデオレベル 部分の期間中、標本化スイッチＳＡＭＰＬＥ　Ｓ−は閉じられて、標本化コンデ ンサＣｓが第１ソースホロワＳＦＩの出力に等しい電圧まで充電されるようにな る。　ＳＡＭＰＬＥＳ賀が開かれた後、標本化コンデンサＣｓは電荷を、ビデオ レベルからリセットレベルを引いたものに等しく保持する。それゆえに、第２ソ ースホロワＳＦ２の出力はビデオレベルとリセットレベルとの間の差に等しい振 幅である。この振幅はセンサ画素において受信された光の強度を示している。そ れで、ＣＤＳ回路１０の標本出力波形は連続的であり、各画素の光強度の振幅で 階段状にされる。

クランプ及び標本化の両スイッチを駆動する信号のゆがみを調整し且つパルスの 幅を調整するために二つの相補的クロック発生器１２及び１６が使用されて、そ れぞれＣＬＡ）’ＩＰ　ＳＷ及びＳＡＭＰＬＥ　Ｓ−のＰＭＯＳＦＥＴＭＯＳＦ Ｅ７部分二つのクロック発生器１４及び１８はそれぞれＣＬＡ阿ｐｓｗ及びＳＡ ？ＩＰＬＥ　Ｓ−のＮＭＯＳＦＥＴ部分を制御するために使用される。各クロッ ク発生器は位相合せ信号ＰＨＩＩ又はＰＨ１２、幅調整信号、及び位置調整信号 を受ける０図２の実施例においては、パルスの位置が調整され得るならば、ゆが みを除去することができる。

ゆがみ問題が最小限であるか又は存在しない場合には図３の回路実施例が使用さ れ得る。この実施例においては相補的クロック発生器はＮＭＯ３ＦＥＴ及びＰＭ Ｏ３ＦＥＴにパルスを供給し、これによってクロック発生器１４及び１８の必要 性をなくする。

クロック発生器はＣＤＳ回路と共に示されているけれども、これらの実施例の他 の応用が可能であることは明白であろう。

図４はクロック発生器１２を形成するために使用される回路を概略的線図形式で 図示している。クロック発生器１２．１４．１６及び１８は構成上同一である。

クロック発生器はＤ形フリップフロップ２０、二つの緩動インバータ２２及び２ ４、二つのシュミットトリガ２６及び２８、並びに複数の二つのインバータ形式 ３０Ａ及び３０Ｂがらなっている。パルスを位置決めするために、到来位相合せ 信号の正縁部は、インバータ３０Ａ及び３０Ｂを通過した後、緩動インバータ２ ２によって遅らせられる。これはバイアス電圧ＶＢＩＡＳＩで行われる。しきい 値電圧レベルがシュミットトリガ２６によって満たされると、シュミットトリガ ２６はＤ形フリップフロップ２ｏのＣＬＫ人カへ鋭い遅延した立上り縁部を発生 する。フリップフロップ２ｏがらの出力信号Ｑはインバータ３０Ｂ　、　緩動イ ンバータ２４、シュミットトリガ２８及び別のインバータ３０Ｂを通って、パル ス幅を設定し、それからフリップフロップ自体をクリアして、出力の立下り縁部 を発生する。Ｑ及び１１出力はそれぞれ一体のインバータ３０Ｂ、及び増幅器３ ０Ａを通過して、調整されたクロック信号及びこれの補信号を与える。

これは、パルスの幅が設定されたときであって、出力パルスは所望の位置及び幅 において形成されている。補（反転）信号が、例えば図３に示された応用におい て、使用される場合には、それはＤ形フリップフロップ２ｏの１１出方を用いる ことによって得られる。

図５は電流源３２Ｓ　インバータ３４、及びシュミットトリガ２６からなる緩動 インバータ２２を図示している。■□１．はＭＣ５Ｉ及びＭＣ５２を通る電流を 制御する。　ＭＣ５３及び？ＩＣ５２を通って接地に到る電流はＭＣ５Ｉ及びＭ Ｃ３２を通る第１電流に等しい、入力（ＶＩＮ）が高くなると、ν２が低くなり 且つＰＭＯ５ＦＥＴ（ＭＰＩＮＶ２）がオンになって、ＭＣ５Ｉ及び？ＩＣ５４ を通る電流に等し、い出力電流力＜ＭＰＩ　ＮＶ２を流れて、ＩＮν３のゲート キャパシタンスＣｇによって形成されたキャパシタを充電することを可能にする 。それゆえに、出力電圧はこのキャパシタを充電する時間に比例して立ち上がる 。

試験点ｖｌにおける緩動インバータ２２の出力電流はＭＰＩＮＶ２を通ってＴＮ Ｖ３のＣｇに達してＩ　ＮＶ３をこれのしきい値電圧が満たされるまで充電する 。インバータＩＮＶ３の出力は低くなる０次に、ＭＳＴＩがオンにされて、電流 がそれを流れることを可能にする０次に、ｖｌにおける信号が急速にｖｏまでプ ルアップされて、■。ｕ７は鋭い正の縁部になる。

この実施例において、表１は緩動インバータ及びシュミットトリガだけにつぃて ０から６．４ボルトまでの各ＶＩＩＩＡＳに対する遅延時間を示している。この 遅延時間の範囲は４．５ｎｓないし１ｌｌｎｓである。

図６は電圧ＶＩＮ及びＶＯＵＴを例示している０表２は図４のクロック発生器に 対するＶｕｉｓｌ及びＶｌｌ＋□２の１６の異なった組合せについての結果を示 している。

図７は表２に示された時間ｔの意味を規定している。

この発明の好適な実施例であると考えられるものが示されたが、この発明の本質 的な精神から外れることなくそれに多くの変化及び変更を施し得ることは明白で あろう、それゆえに、添付の諸請求項においては、この発明の真の範囲内に入り 得るそのようなすべての変化及び変更を包含することが意図されている。

ＦＩＣ；、ＩＡ ＦＩＣ，ＩＢ 国際調査報告 国際調査報告 ■ □ □

Claims (4)

【特許請求の範囲】
1. １．クロック入力、クリア入力、及び相補的出力を有するフリップフロップ装置 、 位相合せ入力信号、及び自己の出力信号の立上り時間を制御するための第１バン アス電圧を受けるための第１緩動インバータ装置、前記の第二緩動インバータの 出力に接続された入力、及び前記のフリップフロップ装置のクロック入力に接続 された出力を有しており、前記の出力信号に応答してこれがトリガ電圧に達した ときにパルス遷移を与えることのできる第１トリガ装置、 前記のフリップフロップ装置の一方の出力に接続された第１入力、第２バイアス 電圧に接続された第２入力、及び第２バイアス電圧により制御された立上り時間 を有する第２出力信号を与えるための出力を有する第２緩動インバータ装置、前 記の第２緩動インバータ装置の出力に接続された入力、及び前記のフリップフロ ップ装置のクリア入力に接続された出力を有していて、前記の第２出力信号がト リガ電圧に達したときに信号遷移を与えることができ、これによって、前記の第 １バイアス電圧のレベルにより制御されたパルス位置及び前記の第２バイアス電 圧により制御された幅を有する信号を前記のフリップフロップ装置の相補的出力 に現れさせる第２トリガ装置、 を備えている調整可能なクロック発生器回路。
2. ２．前記の第１緩動インバータ装置への入力と前記の受信位相合せ入力信号との 間に挿入された第１インバータ装置、を更に備えている、請求項１に記載の調整 可能なクロック発生器回路。
3. ３．前記のフリップフロップの一方の相補的出力と前記の第２緩動インバータの 入力との間に挿入された第２インバータ装置、及び前記の第２トリガ装置の出力 と前記のフリップフロップ装置のクリア入力との間に挿入された第３インバータ 装置、 を更に備えている、請求項２に記載の調整可能なクロック発生器回路。
4. ４．前記のフリップフロップがＤ形フリップフロップである、請求項１の調整可 能なクロック発生器回路。