JPH10142271A - 回路基板のパターン静電容量測定方法 - Google Patents
回路基板のパターン静電容量測定方法Info
- Publication number
- JPH10142271A JPH10142271A JP8317090A JP31709096A JPH10142271A JP H10142271 A JPH10142271 A JP H10142271A JP 8317090 A JP8317090 A JP 8317090A JP 31709096 A JP31709096 A JP 31709096A JP H10142271 A JPH10142271 A JP H10142271A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- capacitance
- circuit board
- common electrode
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【課題】 被検査回路基板の表面に設けたパターンと裏
面に設けたベタパターンとが導通している場合にも、そ
の表面パターンの静電容量の測定を行なえるようにす
る。 【解決手段】 表面に複数のパターン２８を設けた被検
査回路基板２４の裏面側に、それ等の全ての表面パター
ン２８に共通な電極１０を配置し、その回路基板２４と
共通電極１０との間に絶縁層３０を介在して、その測定
の対象とした表面パターン２８にプローブ１６を接触し
て高位又は低位の電圧を加え、共通電極１０に低位又は
高位の電圧を加えて、その表面パターン２８に流れる電
流を測定し、その表面パターンと共通電極１０との間の
静電容量を算出する。
面に設けたベタパターンとが導通している場合にも、そ
の表面パターンの静電容量の測定を行なえるようにす
る。 【解決手段】 表面に複数のパターン２８を設けた被検
査回路基板２４の裏面側に、それ等の全ての表面パター
ン２８に共通な電極１０を配置し、その回路基板２４と
共通電極１０との間に絶縁層３０を介在して、その測定
の対象とした表面パターン２８にプローブ１６を接触し
て高位又は低位の電圧を加え、共通電極１０に低位又は
高位の電圧を加えて、その表面パターン２８に流れる電
流を測定し、その表面パターンと共通電極１０との間の
静電容量を算出する。
Description
【０００１】
【発明の属する技術分野】本発明はＸ−Ｙ方式インサー
キットテスタ、ベアボードテスタ等の回路基板検査装置
による回路基板のパターン静電容量測定方法に関する。
キットテスタ、ベアボードテスタ等の回路基板検査装置
による回路基板のパターン静電容量測定方法に関する。
【０００２】
【従来の技術】従来、実装基板即ち多数の電子部品等を
半田付けしたプリント基板はインサーキットテスタを用
いて、その基板の必要な測定点に適宜プローブの先端を
接触させ、それ等の各部品の有無を電気的に検出し、或
いは各部品の特性値を電気的に測定する等して基板の良
否の判定を行っている。特に、Ｘ−Ｙ方式インサーキッ
トテスタでは被検査回路基板を乗せて固定する測定台上
にＸ−Ｙユニットを設置し、そのＸ軸方向に可動するア
ームの上にＹ軸方向に可動するＺ軸ユニットを備え、そ
のＺ軸ユニットでプローブをＺ軸方向に可動可能に支持
している。そして、検査時にはＸ−Ｙユニットを制御し
て、プローブを基板の上方からＸ軸、Ｙ軸、Ｚ軸方向に
それぞれ適宜移動し、予め設定した各測定点に順次接触
する。それ故、Ｘ−Ｙ方式インサーキットテスタは多品
種少量生産の回路基板の検査に適する。
半田付けしたプリント基板はインサーキットテスタを用
いて、その基板の必要な測定点に適宜プローブの先端を
接触させ、それ等の各部品の有無を電気的に検出し、或
いは各部品の特性値を電気的に測定する等して基板の良
否の判定を行っている。特に、Ｘ−Ｙ方式インサーキッ
トテスタでは被検査回路基板を乗せて固定する測定台上
にＸ−Ｙユニットを設置し、そのＸ軸方向に可動するア
ームの上にＹ軸方向に可動するＺ軸ユニットを備え、そ
のＺ軸ユニットでプローブをＺ軸方向に可動可能に支持
している。そして、検査時にはＸ−Ｙユニットを制御し
て、プローブを基板の上方からＸ軸、Ｙ軸、Ｚ軸方向に
それぞれ適宜移動し、予め設定した各測定点に順次接触
する。それ故、Ｘ−Ｙ方式インサーキットテスタは多品
種少量生産の回路基板の検査に適する。
【０００３】このようなＸ−Ｙ方式インサーキットテス
タを用いて、プリント基板に設けた配線パターンの静電
容量の測定を行なうと、パターンの断線、ショート等を
検査することができる。その際、図９に示すような板体
を共通電極１０にし、その上に複数のパターン１２（１
２ａ、……１２ｆ）を設けた表面を上にして検査の対象
となるプリント基板１４を乗せる。そして、測定の対象
としたパターン１２ａにプローブ１６を接触し、そのプ
ローブ１６に計測部１８に備えた交流電圧源２０から高
位又は低位の電圧を加え、共通電極１０に低位又は高位
の電圧を加えると、そのパターン１２ａに流れる電流を
交流電流計２２により測定し、それ等の電圧値と電流値
とからパターン１２ａと共通電極１０の間の静電容量を
算出できる。なお、静電容量Ｃは電圧の実効値をＥ、電
流の実効値をＩ、周波数をｆとすると、Ｃ＝Ｉ／２πｆ
Ｅの式より算出できる。
タを用いて、プリント基板に設けた配線パターンの静電
容量の測定を行なうと、パターンの断線、ショート等を
検査することができる。その際、図９に示すような板体
を共通電極１０にし、その上に複数のパターン１２（１
２ａ、……１２ｆ）を設けた表面を上にして検査の対象
となるプリント基板１４を乗せる。そして、測定の対象
としたパターン１２ａにプローブ１６を接触し、そのプ
ローブ１６に計測部１８に備えた交流電圧源２０から高
位又は低位の電圧を加え、共通電極１０に低位又は高位
の電圧を加えると、そのパターン１２ａに流れる電流を
交流電流計２２により測定し、それ等の電圧値と電流値
とからパターン１２ａと共通電極１０の間の静電容量を
算出できる。なお、静電容量Ｃは電圧の実効値をＥ、電
流の実効値をＩ、周波数をｆとすると、Ｃ＝Ｉ／２πｆ
Ｅの式より算出できる。
【０００４】このようにしてパターン１２ａの静電容量
を算出した後、先に良基板により求めておいた基準値と
比較することにより、パターン１２ａの静電容量が小さ
い時には断線、大きい時にはショートと判定する。な
お、共通電極１０は全てのパターン１２に共通な電極で
あるため、他の各パターン１２ｂ、……１２ｆについて
も同様の判定を行なえる。
を算出した後、先に良基板により求めておいた基準値と
比較することにより、パターン１２ａの静電容量が小さ
い時には断線、大きい時にはショートと判定する。な
お、共通電極１０は全てのパターン１２に共通な電極で
あるため、他の各パターン１２ｂ、……１２ｆについて
も同様の判定を行なえる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな共通電極１０を用いても、図１０に示すようにプリ
ント基板２４の裏面にベタパターン２６が設けられてお
り、表面の例えばパターン２８ａとベタパターン２６と
が導通していると、そのベタパターン２６にレジストが
施されていない場合、パターン２８ａと共通電極１０も
導通するため、パターン２８ａの静電容量を測定するこ
とができない。それ故、パターン２８ａの断線、ショー
ト等を検査できい。なお、ベタパターン２６にレジスト
が施されていても、スルホールがあるとその部分が絶縁
されていないためやはり問題がある。
うな共通電極１０を用いても、図１０に示すようにプリ
ント基板２４の裏面にベタパターン２６が設けられてお
り、表面の例えばパターン２８ａとベタパターン２６と
が導通していると、そのベタパターン２６にレジストが
施されていない場合、パターン２８ａと共通電極１０も
導通するため、パターン２８ａの静電容量を測定するこ
とができない。それ故、パターン２８ａの断線、ショー
ト等を検査できい。なお、ベタパターン２６にレジスト
が施されていても、スルホールがあるとその部分が絶縁
されていないためやはり問題がある。
【０００６】本発明はこのような従来の問題点に着目し
てなされたものであり、第１に被検査回路基板の表面に
設けたパターンと裏面に設けたベタパターンが導通して
いる場合にも、その表面パターンの静電容量の測定を行
なえる回路基板のパターン静電容量測定方法を提供する
ことを目的とする。
てなされたものであり、第１に被検査回路基板の表面に
設けたパターンと裏面に設けたベタパターンが導通して
いる場合にも、その表面パターンの静電容量の測定を行
なえる回路基板のパターン静電容量測定方法を提供する
ことを目的とする。
【０００７】又、第２に被検査回路基板の表面に設けた
パターンと裏面に設けたベタパターンが導通している場
合にも、その表面パターンの静電容量の測定を行なえる
ばかりでなく、検査スピードを高速化できる回路基板の
パターン静電容量測定方法を提供することを目的とす
る。
パターンと裏面に設けたベタパターンが導通している場
合にも、その表面パターンの静電容量の測定を行なえる
ばかりでなく、検査スピードを高速化できる回路基板の
パターン静電容量測定方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による第１目的対応の回路基板のパターン静
電容量測定方法では表面に複数のパターンを設けた被検
査回路基板の裏面側に、それ等の全ての表面パターンに
共通な電極を配置し、その測定の対象とした表面パター
ンにプローブを接触して高位又は低位の電圧を加え、共
通電極に低位又は高位の電圧を加えて、その表面パター
ンに流れる電流を測定し、その表面パターンと共通電極
間の静電容量を算出するという手順を踏む。そして、回
路基板と共通電極間に絶縁層を介在することを特徴とす
る。
に、本発明による第１目的対応の回路基板のパターン静
電容量測定方法では表面に複数のパターンを設けた被検
査回路基板の裏面側に、それ等の全ての表面パターンに
共通な電極を配置し、その測定の対象とした表面パター
ンにプローブを接触して高位又は低位の電圧を加え、共
通電極に低位又は高位の電圧を加えて、その表面パター
ンに流れる電流を測定し、その表面パターンと共通電極
間の静電容量を算出するという手順を踏む。そして、回
路基板と共通電極間に絶縁層を介在することを特徴とす
る。
【０００９】又、第２目的対応の回路基板のパターン静
電容量測定方法では表面に複数のパターンを設けた被検
査回路基板の裏面側に、それ等の全ての表面パターンに
共通な電極を配置し、複数本の各プローブを同時に全表
面パターンから選んだ対応する各表面パターンにそれぞ
れ接触して、その共通電極に高位又は低位の電圧を加
え、測定の対象とした表面パターンに低位又は高位の電
圧を加えて、その表面パターンに流れる電流を測定し、
その表面パターンと共通電極間の静電容量を算出すると
いう手順を踏む。そして、その回路基板と共通電極間に
絶縁層を介在し、プローブが接触した測定しない各表面
パターンに共通電極と同一電位電圧を印加することを特
徴とする。
電容量測定方法では表面に複数のパターンを設けた被検
査回路基板の裏面側に、それ等の全ての表面パターンに
共通な電極を配置し、複数本の各プローブを同時に全表
面パターンから選んだ対応する各表面パターンにそれぞ
れ接触して、その共通電極に高位又は低位の電圧を加
え、測定の対象とした表面パターンに低位又は高位の電
圧を加えて、その表面パターンに流れる電流を測定し、
その表面パターンと共通電極間の静電容量を算出すると
いう手順を踏む。そして、その回路基板と共通電極間に
絶縁層を介在し、プローブが接触した測定しない各表面
パターンに共通電極と同一電位電圧を印加することを特
徴とする。
【００１０】
【発明の実施の形態】以下、添付図面に基づいて、本発
明の実施の形態を説明する。図１は本発明を適用した１
プローブ移動型のＸ−Ｙ方式インサーキットテスタによ
る被検査回路基板のパターン静電容量測定時の回路図で
ある。本発明による回路基板のパターン静電容量測定方
法では共通電極１０の上面全域にプラスチック製等の絶
縁シート３０を付着して使用する。それ故、図１０で示
す従来のものと異なり、共通電極１０の上に被検査回路
基板２４を乗せても、絶縁シート３０が絶縁層となっ
て、被検査回路基板２４と共通電極１０との間に介在す
る。そして、被検査回路基板２４の表面にある例えばパ
ターン２８ａと裏面にあるパターン２６とが導通してい
ても、ベタパターン２６と共通電極１０とは導通しなく
なる。
明の実施の形態を説明する。図１は本発明を適用した１
プローブ移動型のＸ−Ｙ方式インサーキットテスタによ
る被検査回路基板のパターン静電容量測定時の回路図で
ある。本発明による回路基板のパターン静電容量測定方
法では共通電極１０の上面全域にプラスチック製等の絶
縁シート３０を付着して使用する。それ故、図１０で示
す従来のものと異なり、共通電極１０の上に被検査回路
基板２４を乗せても、絶縁シート３０が絶縁層となっ
て、被検査回路基板２４と共通電極１０との間に介在す
る。そして、被検査回路基板２４の表面にある例えばパ
ターン２８ａと裏面にあるパターン２６とが導通してい
ても、ベタパターン２６と共通電極１０とは導通しなく
なる。
【００１１】そこで、従来と同様にして測定の対象とし
た表面の１箇所のパターン２８に１本のプローブ１６を
接触し、そのパターン２８に計測部１８に備えた交流電
圧源２０から高位電圧を加え、共通電極１０に低位電圧
を加えると、そのパターン２８に流れる電流を交流電流
計２２により測定し、それ等の電圧値と電流値とからパ
ターン２８と共通電極１０の間の静電容量Ｃを算出でき
る。その際、パターン２８ａの静電容量Ｃａはパターン
２８ａとベタパターン２６とが導通しているため、図２
示すようにベタパターン２６と共通電極１０との間の静
電容量Ｃ2 と等しくなる。
た表面の１箇所のパターン２８に１本のプローブ１６を
接触し、そのパターン２８に計測部１８に備えた交流電
圧源２０から高位電圧を加え、共通電極１０に低位電圧
を加えると、そのパターン２８に流れる電流を交流電流
計２２により測定し、それ等の電圧値と電流値とからパ
ターン２８と共通電極１０の間の静電容量Ｃを算出でき
る。その際、パターン２８ａの静電容量Ｃａはパターン
２８ａとベタパターン２６とが導通しているため、図２
示すようにベタパターン２６と共通電極１０との間の静
電容量Ｃ2 と等しくなる。
【００１２】又、他の各パターン２８（２８ｂ、……２
８ｆ）の静電容量Ｃ（Ｃｂ、……Ｃｆ）は各パターン２
８（２８ｂ、……２８ｆ）とベタパターン２６との間の
静電容量をＣ1 （Ｃ1ｂ、……Ｃ1ｆ）とし、ベタパター
ン２６と共通電極１０との間の静電容量をＣ2 とする
と、各パターン２８につき図３に示すように両静電容量
Ｃ1 とＣ2 は直列接続になるため、各パターン２８の静
電容量ＣはＣ＝Ｃ1 ・Ｃ2 ／（Ｃ1 ＋Ｃ2 ）となる。し
かも、裏面のパターンがベタパターン２６であると、Ｃ
1 ≪Ｃ2 であるため、Ｃ≒Ｃ1 となる。それ故、各パタ
ーン２８ｂ、……２８ｆの静電容量Ｃｂ、……Ｃｆはそ
れぞれＣｂ≒Ｃ1b、……Ｃf≒Ｃ1f となる。この結果、
パターン２８ａとベタパターン２６とが導通していて
も、全ての各パターン２８につき静電容量Ｃをそれぞれ
算出できることになり、各パターン２８の断線、ショー
ト等の判定を行なえる。なお、各パターン２８に低位電
圧を加え、共通電極１０に高位電圧を加えてもよい。
８ｆ）の静電容量Ｃ（Ｃｂ、……Ｃｆ）は各パターン２
８（２８ｂ、……２８ｆ）とベタパターン２６との間の
静電容量をＣ1 （Ｃ1ｂ、……Ｃ1ｆ）とし、ベタパター
ン２６と共通電極１０との間の静電容量をＣ2 とする
と、各パターン２８につき図３に示すように両静電容量
Ｃ1 とＣ2 は直列接続になるため、各パターン２８の静
電容量ＣはＣ＝Ｃ1 ・Ｃ2 ／（Ｃ1 ＋Ｃ2 ）となる。し
かも、裏面のパターンがベタパターン２６であると、Ｃ
1 ≪Ｃ2 であるため、Ｃ≒Ｃ1 となる。それ故、各パタ
ーン２８ｂ、……２８ｆの静電容量Ｃｂ、……Ｃｆはそ
れぞれＣｂ≒Ｃ1b、……Ｃf≒Ｃ1f となる。この結果、
パターン２８ａとベタパターン２６とが導通していて
も、全ての各パターン２８につき静電容量Ｃをそれぞれ
算出できることになり、各パターン２８の断線、ショー
ト等の判定を行なえる。なお、各パターン２８に低位電
圧を加え、共通電極１０に高位電圧を加えてもよい。
【００１３】しかしながら、このような測定方法では各
パターン２８の静電容量Ｃを測定する毎に、プローブ１
６を１本Ｚ軸方向に上げ下げする等して移動しなければ
ならないため、パターンの数が多いと測定時間がかなり
必要となり、検査をスピード化することができない。そ
こで、複数本のプローブを同時に上げ下げする等して移
動することが考えられる。例えば、図４に示すように３
本のプローブ１６（１６ａ、１６ｂ、１６ｃ）を同時に
下げて対応する各パターン２８（２８ａ、２８ｂ、２８
ｃ）にそれぞれ接触する。その際、本出願人が先に提示
した特願平６−１７２１３６号等に示す多ピンプローブ
ユニットを用いるとよい。なお、３２は測定の対象とす
るパターン２８を選ぶスキャナである。
パターン２８の静電容量Ｃを測定する毎に、プローブ１
６を１本Ｚ軸方向に上げ下げする等して移動しなければ
ならないため、パターンの数が多いと測定時間がかなり
必要となり、検査をスピード化することができない。そ
こで、複数本のプローブを同時に上げ下げする等して移
動することが考えられる。例えば、図４に示すように３
本のプローブ１６（１６ａ、１６ｂ、１６ｃ）を同時に
下げて対応する各パターン２８（２８ａ、２８ｂ、２８
ｃ）にそれぞれ接触する。その際、本出願人が先に提示
した特願平６−１７２１３６号等に示す多ピンプローブ
ユニットを用いるとよい。なお、３２は測定の対象とす
るパターン２８を選ぶスキャナである。
【００１４】しかし、例えばパターン２８ｂの静電容量
Ｃｂを測定しようとして、図５に示すように共通電極１
０に高位電圧Ｈを加え、パターン２８ｂに低位電圧Ｌを
加えると、バス線のように各パターンが至近距離で隣接
している場合や内層にベタパターンを含む場合等にはプ
ローブ２８ａ、ｂ間に浮遊の静電容量Ｃ01が存在し、プ
ローブ１６b、c間に浮遊の静電容量Ｃ02が存在するた
め、静電容量Ｃb として誤ってＣ01＋Ｃ1b＋Ｃ02・Ｃ1c
／（Ｃ02＋Ｃ1c）を測定してしまい、Ｃ1bを測定できな
い。又、図６に示すように測定しないプローブ１６ａ、
ｃの電位電圧をガード（アース）にすると、ガード効果
でベタパターン２６と導通しているパターン２８ａに電
流が流れて、パターン２８ｂに電流が流れなくなるた
め、Ｃ1bを測定できない。
Ｃｂを測定しようとして、図５に示すように共通電極１
０に高位電圧Ｈを加え、パターン２８ｂに低位電圧Ｌを
加えると、バス線のように各パターンが至近距離で隣接
している場合や内層にベタパターンを含む場合等にはプ
ローブ２８ａ、ｂ間に浮遊の静電容量Ｃ01が存在し、プ
ローブ１６b、c間に浮遊の静電容量Ｃ02が存在するた
め、静電容量Ｃb として誤ってＣ01＋Ｃ1b＋Ｃ02・Ｃ1c
／（Ｃ02＋Ｃ1c）を測定してしまい、Ｃ1bを測定できな
い。又、図６に示すように測定しないプローブ１６ａ、
ｃの電位電圧をガード（アース）にすると、ガード効果
でベタパターン２６と導通しているパターン２８ａに電
流が流れて、パターン２８ｂに電流が流れなくなるた
め、Ｃ1bを測定できない。
【００１５】そこで、パターン２８ａの静電容量Ｃａを
測定する場合には、図７に示すように共通電極１０に高
位電圧Ｈを加え、パターン２８ａに低位電圧Ｌを加え、
更に測定しない各パターン２８ｂ、ｃに共通電極１０と
同一の高位電圧Ｈをそれぞれ加える。すると、各パター
ン２８ｂ、ｃと浮遊の静電容量Ｃ02にはいずれも電流が
流れないため、静電容量Ｃ1b、Ｃ1c、Ｃ02の影響がなく
なって測定値ＣはＣ＝Ｃ01＋Ｃ2 となる。そこで、測定
物たる被検査回路基板２４のない状態で浮遊の静電容量
Ｃ01を測定して測定値Ｃより差し引くとＣ−Ｃ01＝Ｃ2
となり、パターン２８ａの静電容量Ｃａを測定できる。
測定する場合には、図７に示すように共通電極１０に高
位電圧Ｈを加え、パターン２８ａに低位電圧Ｌを加え、
更に測定しない各パターン２８ｂ、ｃに共通電極１０と
同一の高位電圧Ｈをそれぞれ加える。すると、各パター
ン２８ｂ、ｃと浮遊の静電容量Ｃ02にはいずれも電流が
流れないため、静電容量Ｃ1b、Ｃ1c、Ｃ02の影響がなく
なって測定値ＣはＣ＝Ｃ01＋Ｃ2 となる。そこで、測定
物たる被検査回路基板２４のない状態で浮遊の静電容量
Ｃ01を測定して測定値Ｃより差し引くとＣ−Ｃ01＝Ｃ2
となり、パターン２８ａの静電容量Ｃａを測定できる。
【００１６】又、パターン２８ｂの静電容量Ｃｂを測定
する場合には、図８に示すように共通電極１０に高位電
圧Ｈを加え、パターン２８ｂに低位電圧Ｌを加え、更に
測定しない各パターン２８ａ、ｃに共通電極１０と同一
の高位電圧Ｈをそれぞれ加える。すると、パターン２８
ｃには電流が流れないため、静電容量Ｃ1cの影響がなく
なって測定値ＣはＣ＝Ｃ01＋Ｃ02＋Ｃ1bとなる。但し、
Ｃ≪Ｃ2 である。そこで、被検査回路基板２４のない状
態でＣ01、Ｃ02を測定してＣより差し引くとＣ−Ｃ01−
Ｃ02＝Ｃ1bとなり、パターン２８ｂの静電容量Ｃｂを測
定できる。又、パターン２８ｃの静電容量Ｃｃについて
も同様にして静電容量Ｃc をＣc ＝Ｃ1cと測定できる。
又、残りの各パターン２８ｄ、ｅ、ｆについても３本の
プローブ１６を同時に上げ下げする等して移動し、同様
にして静電容量Ｃｄ、Ｃｅ、Ｃｆをそれぞれ測定でき
る。なお、測定の対象としたパターン２８に高位電圧を
加え、プローブ６０が接触した測定しない各パターン２
８と共通電極１０に低位電圧を加えてもよい。
する場合には、図８に示すように共通電極１０に高位電
圧Ｈを加え、パターン２８ｂに低位電圧Ｌを加え、更に
測定しない各パターン２８ａ、ｃに共通電極１０と同一
の高位電圧Ｈをそれぞれ加える。すると、パターン２８
ｃには電流が流れないため、静電容量Ｃ1cの影響がなく
なって測定値ＣはＣ＝Ｃ01＋Ｃ02＋Ｃ1bとなる。但し、
Ｃ≪Ｃ2 である。そこで、被検査回路基板２４のない状
態でＣ01、Ｃ02を測定してＣより差し引くとＣ−Ｃ01−
Ｃ02＝Ｃ1bとなり、パターン２８ｂの静電容量Ｃｂを測
定できる。又、パターン２８ｃの静電容量Ｃｃについて
も同様にして静電容量Ｃc をＣc ＝Ｃ1cと測定できる。
又、残りの各パターン２８ｄ、ｅ、ｆについても３本の
プローブ１６を同時に上げ下げする等して移動し、同様
にして静電容量Ｃｄ、Ｃｅ、Ｃｆをそれぞれ測定でき
る。なお、測定の対象としたパターン２８に高位電圧を
加え、プローブ６０が接触した測定しない各パターン２
８と共通電極１０に低位電圧を加えてもよい。
【００１７】
【発明の効果】以上説明した本発明によれば、請求項１
記載の発明では被検査回路基板の表面に設けたパターン
と裏面に設けたベタパターンとが導通状態になっている
場合にも、その回路基板と共通電極との間に絶縁層を介
在することにより、その表面パターンの静電容量を測定
することができる。
記載の発明では被検査回路基板の表面に設けたパターン
と裏面に設けたベタパターンとが導通状態になっている
場合にも、その回路基板と共通電極との間に絶縁層を介
在することにより、その表面パターンの静電容量を測定
することができる。
【００１８】又、請求項２記載の発明では被検査回路基
板と共通電極間に絶縁層を介在し、複数本の各プローブ
を同時に全表面パターンから選んだ対応する各表面パタ
ーンにそれぞれ接触して、プローブが接触した測定しな
い各表面パターンに共通電極と同一の高位又は低位の電
圧を印加するため、プローブが接触した測定しない各パ
ターンの影響をなくし、表面パターンと裏面のベタパタ
ーンとが導通状態になっている場合にも、その表面パタ
ーンの静電容量を測定することができる。そして、検査
スピードを高速化できる。
板と共通電極間に絶縁層を介在し、複数本の各プローブ
を同時に全表面パターンから選んだ対応する各表面パタ
ーンにそれぞれ接触して、プローブが接触した測定しな
い各表面パターンに共通電極と同一の高位又は低位の電
圧を印加するため、プローブが接触した測定しない各パ
ターンの影響をなくし、表面パターンと裏面のベタパタ
ーンとが導通状態になっている場合にも、その表面パタ
ーンの静電容量を測定することができる。そして、検査
スピードを高速化できる。
【図１】本発明を適用した１プローブ移動型のＸ−Ｙ方
式インサーキットテスタによる被検査回路基板のパター
ン静電容量測定時の回路図である。
式インサーキットテスタによる被検査回路基板のパター
ン静電容量測定時の回路図である。
【図２】同１プローブ移動型のＸ−Ｙ方式インサーキッ
トテスタによる裏面のベタパターンと導通する表面パタ
ーンの静電容量測定等価回路を示す図である。
トテスタによる裏面のベタパターンと導通する表面パタ
ーンの静電容量測定等価回路を示す図である。
【図３】同１プローブ移動型のＸ−Ｙ方式インサーキッ
トテスタによる裏面のベタパターンと導通しない表面パ
ターンの静電容量測定等価回路を示す図である。
トテスタによる裏面のベタパターンと導通しない表面パ
ターンの静電容量測定等価回路を示す図である。
【図４】本発明を適用した３プローブ同時移動型のＸ−
Ｙ方式インサーキットテスタによる被検査回路基板のパ
ターン静電容量測定時の回路図である。
Ｙ方式インサーキットテスタによる被検査回路基板のパ
ターン静電容量測定時の回路図である。
【図５】同３プローブ同時移動型のＸ−Ｙ方式インサー
キットテスタによるプローブが接触した測定しない各表
面パターンの浮遊静電容量結合を示す裏面のベタパター
ンと導通しない表面パターンの静電容量測定等価回路図
である。
キットテスタによるプローブが接触した測定しない各表
面パターンの浮遊静電容量結合を示す裏面のベタパター
ンと導通しない表面パターンの静電容量測定等価回路図
である。
【図６】同３プローブ同時移動型のＸ−Ｙ方式インサー
キットテスタによるプローブが接触した測定しない各表
面パターンのガード効果を示す裏面のベタパターンと導
通しない表面パターンの静電容量測定等価回路図であ
る。
キットテスタによるプローブが接触した測定しない各表
面パターンのガード効果を示す裏面のベタパターンと導
通しない表面パターンの静電容量測定等価回路図であ
る。
【図７】同３プローブ同時移動型のＸ−Ｙ方式インサー
キットテスタによるプローブが接触した測定しない各表
面パターンの影響をなくした裏面のベタパターンと導通
する表面パターンの静電容量測定等価回路を示す図であ
る。
キットテスタによるプローブが接触した測定しない各表
面パターンの影響をなくした裏面のベタパターンと導通
する表面パターンの静電容量測定等価回路を示す図であ
る。
【図８】同３プローブ同時移動型のＸ−Ｙ方式インサー
キットテスタによるプローブが接触した測定しない各表
面パターンの影響をなくした裏面のベタパターンと導通
しない表面パターンの静電容量測定等価回路を示す図で
ある。
キットテスタによるプローブが接触した測定しない各表
面パターンの影響をなくした裏面のベタパターンと導通
しない表面パターンの静電容量測定等価回路を示す図で
ある。
【図９】従来の１プローブ移動型のＸ−Ｙ方式インサー
キットテスタによる被検査回路基板のパターン静電容量
測定時の回路図である。
キットテスタによる被検査回路基板のパターン静電容量
測定時の回路図である。
【図１０】同１プローブ移動型のＸ−Ｙ方式インサーキ
ットテスタによる裏面のベタパターンと導通する表面パ
ターンの静電容量測定不能状態を示す回路図である。
ットテスタによる裏面のベタパターンと導通する表面パ
ターンの静電容量測定不能状態を示す回路図である。
１０…共通電極 １６…プローブ １８…計測部 ２０
…交流電圧源 ２２…交流電流計 ２４…被検査回路基
板 ２６…ベタパターン ２８…表面パターン３０…絶
縁シート
…交流電圧源 ２２…交流電流計 ２４…被検査回路基
板 ２６…ベタパターン ２８…表面パターン３０…絶
縁シート
Claims (2)
- 【請求項１】 表面に複数のパターンを設けた被検査回
路基板の裏面側に、それ等の全ての表面パターンに共通
な電極を配置し、その測定の対象とした表面パターンに
プローブを接触して高位又は低位の電圧を加え、共通電
極に低位又は高位の電圧を加えて、その表面パターンに
流れる電流を測定し、その表面パターンと共通電極間の
静電容量を算出する回路基板のパターン静電容量測定方
法において、上記回路基板と共通電極間に絶縁層を介在
することを特徴とする回路基板のパターン静電容量測定
方法。 - 【請求項２】 表面に複数のパターンを設けた被検査回
路基板の裏面側に、それ等の全ての表面パターンに共通
な電極を配置し、複数本の各プローブを同時に全表面パ
ターンから選んだ対応する各表面パターンにそれぞれ接
触して、その共通電極に高位又は低位の電圧を加え、測
定の対象とした表面パターンに低位又は高位の電圧を加
えて、その表面パターンに流れる電流を測定し、その表
面パターンと共通電極間の静電容量を算出する回路基板
のパターン静電容量測定方法において、上記回路基板と
共通電極間に絶縁層を介在し、プローブが接触した測定
しない各表面パターンに共通電極と同一電位電圧を印加
することを特徴とする回路基板のパターン静電容量測定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31709096A JP3599929B2 (ja) | 1996-11-12 | 1996-11-12 | 回路基板のパターン静電容量測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31709096A JP3599929B2 (ja) | 1996-11-12 | 1996-11-12 | 回路基板のパターン静電容量測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142271A true JPH10142271A (ja) | 1998-05-29 |
| JP3599929B2 JP3599929B2 (ja) | 2004-12-08 |
Family
ID=18084329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31709096A Expired - Fee Related JP3599929B2 (ja) | 1996-11-12 | 1996-11-12 | 回路基板のパターン静電容量測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599929B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003207535A (ja) * | 2002-01-17 | 2003-07-25 | Nec Corp | プリント基板検査方法及びプリント基板検査装置 |
| JP2010156650A (ja) * | 2009-01-05 | 2010-07-15 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
| JP2010216827A (ja) * | 2009-03-13 | 2010-09-30 | Hioki Ee Corp | 回路基板の良否判定方法 |
| JP2011106972A (ja) * | 2009-11-18 | 2011-06-02 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
| KR101182649B1 (ko) | 2010-12-30 | 2012-09-14 | 주식회사 유라코퍼레이션 | 이동형 회로검사 장치 |
| JP2014528232A (ja) * | 2011-09-13 | 2014-10-23 | ルノー エス．ア．エス． | バッテリ充電器の容量性フィルタの監視方法 |
-
1996
- 1996-11-12 JP JP31709096A patent/JP3599929B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003207535A (ja) * | 2002-01-17 | 2003-07-25 | Nec Corp | プリント基板検査方法及びプリント基板検査装置 |
| JP2010156650A (ja) * | 2009-01-05 | 2010-07-15 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
| JP2010216827A (ja) * | 2009-03-13 | 2010-09-30 | Hioki Ee Corp | 回路基板の良否判定方法 |
| JP2011106972A (ja) * | 2009-11-18 | 2011-06-02 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
| KR101182649B1 (ko) | 2010-12-30 | 2012-09-14 | 주식회사 유라코퍼레이션 | 이동형 회로검사 장치 |
| JP2014528232A (ja) * | 2011-09-13 | 2014-10-23 | ルノー エス．ア．エス． | バッテリ充電器の容量性フィルタの監視方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3599929B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228982B2 (ja) | インサーキット試験装置 | |
| JP2994259B2 (ja) | 基板検査方法および基板検査装置 | |
| US5517110A (en) | Contactless test method and system for testing printed circuit boards | |
| JP3285215B2 (ja) | 導体装置検査方法及び装置 | |
| CN101799507B (zh) | 印刷线路板检查装置和检查方法 | |
| JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
| JPH06160457A (ja) | 回路板試験装置 | |
| US6452410B1 (en) | Apparatus and method for electrolytic bare board testing | |
| EP0773445A2 (en) | Inspection apparatus of conductive patterns | |
| JP3599929B2 (ja) | 回路基板のパターン静電容量測定方法 | |
| JPH04503105A (ja) | 電気回路の試験 | |
| JP4277398B2 (ja) | 配線板の検査装置 | |
| JP5420277B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
| JP2005315775A (ja) | 片面移動式プローブを用いた４端子検査方法及び４端子検査用治具 | |
| JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
| ATE285078T1 (de) | Vorrichtung und verfahren zur prüfung von unbestückten gedruckten schaltungen | |
| JP3788129B2 (ja) | 配線板の検査装置および検査方法 | |
| JP4467027B2 (ja) | 電気回路の断線検査方法 | |
| US4379992A (en) | Printed circuit board electronic tester | |
| JP2002131365A (ja) | 検査方法及び検査装置 | |
| JP2006200973A (ja) | 回路基板検査方法およびその装置 | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |