JPH0451084B2 - - Google Patents
Info
- Publication number
- JPH0451084B2 JPH0451084B2 JP60006844A JP684485A JPH0451084B2 JP H0451084 B2 JPH0451084 B2 JP H0451084B2 JP 60006844 A JP60006844 A JP 60006844A JP 684485 A JP684485 A JP 684485A JP H0451084 B2 JPH0451084 B2 JP H0451084B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- stage
- differential amplifier
- amplifier
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 13
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、受信機の中間周波増幅器の構成に関
し、特に、移動無線或いはテレメータ等に使用す
るのに適した受信電界の検出方式に関するもので
ある。
し、特に、移動無線或いはテレメータ等に使用す
るのに適した受信電界の検出方式に関するもので
ある。
従来の技術
本発明の先行技術としては、例えば、マイクロ
エレクトロニクス アンド リライアビリテイ、
第16号、第345頁〜第366頁・バーガモンプレス社
1977年発行（Microelectronics and Reliability、
vol.16、PP.345〜366.Pergamon Press、1977）
が存在する。本発明の従来例として開示されてい
る第３図の回路構成は上記文献に示されている
CA3089なるIC中の一部を抽出したものである。
その他上記文献中における本明細書の第３図と関
係する部分はFig１，Fig２，Fig１０，Fig１１，
Fig１２及びその説明文である。
エレクトロニクス アンド リライアビリテイ、
第16号、第345頁〜第366頁・バーガモンプレス社
1977年発行（Microelectronics and Reliability、
vol.16、PP.345〜366.Pergamon Press、1977）
が存在する。本発明の従来例として開示されてい
る第３図の回路構成は上記文献に示されている
CA3089なるIC中の一部を抽出したものである。
その他上記文献中における本明細書の第３図と関
係する部分はFig１，Fig２，Fig１０，Fig１１，
Fig１２及びその説明文である。
従来、電界検出機能を有する中間周波増幅器の
構成は、第３図に示すように、多段の増幅器（ト
ランジスタＱ１′〜Ｑ１０′から成る第１段、トラ
ンジスタＱ１１′〜Ｑ１９′から成る第２段、トラ
ンジスタＱ２０′〜Ｑ２７′から成る第３段）の各
段の出力をコンデンサＣ８′，Ｃ９′，Ｃ１０′を
介して整流し、夫々の段の整流電流波形を加算し
て電界レベル情報を出していた。
構成は、第３図に示すように、多段の増幅器（ト
ランジスタＱ１′〜Ｑ１０′から成る第１段、トラ
ンジスタＱ１１′〜Ｑ１９′から成る第２段、トラ
ンジスタＱ２０′〜Ｑ２７′から成る第３段）の各
段の出力をコンデンサＣ８′，Ｃ９′，Ｃ１０′を
介して整流し、夫々の段の整流電流波形を加算し
て電界レベル情報を出していた。
発明が解決しようとする問題点
上記従来の中間周波増幅器の構成において、信
号の整流はダイオードＱ２８′，Ｑ２９′，Ｑ３
０′；Ｑ３２′，Ｑ３３′，Ｑ３４′；Ｑ３５′，Ｑ
３６′，Ｑ３７′を使つているので、特に温度特性
が悪くなり、温度特性を補償するためには回路が
複雑になるという欠点がある。
号の整流はダイオードＱ２８′，Ｑ２９′，Ｑ３
０′；Ｑ３２′，Ｑ３３′，Ｑ３４′；Ｑ３５′，Ｑ
３６′，Ｑ３７′を使つているので、特に温度特性
が悪くなり、温度特性を補償するためには回路が
複雑になるという欠点がある。
また、整流器は上述のようにダイオードを用い
る半波整流方式であることにより、各々にコンデ
ンサＣ８′，Ｃ９′，Ｃ１０′が必要であり、従つ
て、中間周波数を下げると、その分大きなコンデ
ンサが必要となる。従つて、IC化する場合には
上述のコンデンサを形成するためにチツプサイズ
が大きくなる。また、コンデンサを外付けにして
チツプサイズを小さくするためには各段毎に外付
けコンデンサが必要となる。このために、外付け
コンデンサ用の端子が増えてIC化には不利であ
つた。また、整流器が上述のようにダイオードを
用いたものであり、従つて、トランジスタＱ１′
〜Ｑ１０′から成る第１段目の差動増幅器が飽和
するまでの信号入力までしか検出出来ない。ダイ
ナミツクレンジを広げるために多段化して差動増
幅器の総利得を上げていつても、上述の飽和レベ
ルで最大入力レベルが決定され十分なダイナミツ
クレンジが得られなかつた。
る半波整流方式であることにより、各々にコンデ
ンサＣ８′，Ｃ９′，Ｃ１０′が必要であり、従つ
て、中間周波数を下げると、その分大きなコンデ
ンサが必要となる。従つて、IC化する場合には
上述のコンデンサを形成するためにチツプサイズ
が大きくなる。また、コンデンサを外付けにして
チツプサイズを小さくするためには各段毎に外付
けコンデンサが必要となる。このために、外付け
コンデンサ用の端子が増えてIC化には不利であ
つた。また、整流器が上述のようにダイオードを
用いたものであり、従つて、トランジスタＱ１′
〜Ｑ１０′から成る第１段目の差動増幅器が飽和
するまでの信号入力までしか検出出来ない。ダイ
ナミツクレンジを広げるために多段化して差動増
幅器の総利得を上げていつても、上述の飽和レベ
ルで最大入力レベルが決定され十分なダイナミツ
クレンジが得られなかつた。
一方、入力信号検出電圧のログ特性に対する直
線性からのずれはその偏差を小さくするために、
一般的に上述した差動増幅器１段当りの利得を下
げてかつ多段化し、上述した整流器の段数も差動
増幅器の段数に合わせる必要がある。従つて、上
述のようにコンデンサも整流器の段数だけ必要と
なり、上述した欠点がいずれもいつそう拡大され
る。
線性からのずれはその偏差を小さくするために、
一般的に上述した差動増幅器１段当りの利得を下
げてかつ多段化し、上述した整流器の段数も差動
増幅器の段数に合わせる必要がある。従つて、上
述のようにコンデンサも整流器の段数だけ必要と
なり、上述した欠点がいずれもいつそう拡大され
る。
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、上述した欠点を
改善し、低い中間周波数から動作し、入力電界検
出電圧の温度特性に優れ、直線性に優れた高い入
力信号レベルでも動作する広いダイナミツクレン
ジの電界検出機能を有する新規な中間周波増幅回
路を小さな回路規模で提供することにある。
であり、従つて本発明の目的は、上述した欠点を
改善し、低い中間周波数から動作し、入力電界検
出電圧の温度特性に優れ、直線性に優れた高い入
力信号レベルでも動作する広いダイナミツクレン
ジの電界検出機能を有する新規な中間周波増幅回
路を小さな回路規模で提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る電界強
度検出機能付中間周波増幅回路は、エミツタが共
通に接続されたトランジスタ付より成る差動増幅
器がｎ段あり、それぞれの差動増幅器の出力が順
次次段の入力となるように接続された中間周波増
幅器を構成し、前記差動増幅器の各段に於ける入
力信号を第１の入力とする第１の入力対と前記差
動増幅器の各段に於ける出力信号を第２の入力と
する第２の入力対とから成る二重平衡型差動増幅
器が前記差動増幅器に対応してｎ個あり、前記ｎ
個の二重平衡型差動増幅器のそれぞれの正相出力
電流を加算する回路により、入力交流信号レベル
に対する直流電圧を出力することのできる機能を
持つ中間周波増幅回路に於いて、前記初段の二重
平衡型差動増幅器の第１の入力対はエミツタがエ
ミツタ抵抗を介さずに共通に接続された第１の差
動トランジスタ対とエミツタがエミツタ抵抗を介
して共通に接続された第２の差動トランジスタ対
とが互いに並列に接続されて成ることを特徴とす
る。
度検出機能付中間周波増幅回路は、エミツタが共
通に接続されたトランジスタ付より成る差動増幅
器がｎ段あり、それぞれの差動増幅器の出力が順
次次段の入力となるように接続された中間周波増
幅器を構成し、前記差動増幅器の各段に於ける入
力信号を第１の入力とする第１の入力対と前記差
動増幅器の各段に於ける出力信号を第２の入力と
する第２の入力対とから成る二重平衡型差動増幅
器が前記差動増幅器に対応してｎ個あり、前記ｎ
個の二重平衡型差動増幅器のそれぞれの正相出力
電流を加算する回路により、入力交流信号レベル
に対する直流電圧を出力することのできる機能を
持つ中間周波増幅回路に於いて、前記初段の二重
平衡型差動増幅器の第１の入力対はエミツタがエ
ミツタ抵抗を介さずに共通に接続された第１の差
動トランジスタ対とエミツタがエミツタ抵抗を介
して共通に接続された第２の差動トランジスタ対
とが互いに並列に接続されて成ることを特徴とす
る。
発明の実施例
次に本発明をその好ましい一実施例について図
面を参照しながら具体的に説明する。
面を参照しながら具体的に説明する。
第１図は本発明の一実施例を示し、４段構成の
場合についての回路構成図である。
場合についての回路構成図である。
第１図において、トランジスタＱ１〜Ｑ１４は
第１段目の両波整流器を構成し、トランジスタＱ
１５〜Ｑ２６は第２段目の両波整流器を構成し、
トランジスタＱ２７〜Ｑ３８は第３段目の両波整
流器を構成し、トランジスタＱ３９〜Ｑ５０は第
４段目の両波整流器を構成し、トランジスタＱ５
１，Ｑ５２は上記第１段目から第４段目までの両
波整流器の負荷電流を加算するカレントミラー回
路を構成し、抵抗Ｒ２３とコンデンサＣ１により
平滑化された直流電圧をVsとして出力している。
第１段目の両波整流器を構成し、トランジスタＱ
１５〜Ｑ２６は第２段目の両波整流器を構成し、
トランジスタＱ２７〜Ｑ３８は第３段目の両波整
流器を構成し、トランジスタＱ３９〜Ｑ５０は第
４段目の両波整流器を構成し、トランジスタＱ５
１，Ｑ５２は上記第１段目から第４段目までの両
波整流器の負荷電流を加算するカレントミラー回
路を構成し、抵抗Ｒ２３とコンデンサＣ１により
平滑化された直流電圧をVsとして出力している。
今、IF入力信号VINはトランジスタＱ１，Ｑ２
から成る第１段目の差動増幅器で増幅された後、
トランジスタＱ３，Ｑ４でレベルシフトされ、順
次増幅とレベルシフトを繰り返し、トランジスタ
Ｑ４１，Ｑ４２の出力でIF出力Voとして出力さ
れる。
から成る第１段目の差動増幅器で増幅された後、
トランジスタＱ３，Ｑ４でレベルシフトされ、順
次増幅とレベルシフトを繰り返し、トランジスタ
Ｑ４１，Ｑ４２の出力でIF出力Voとして出力さ
れる。
一方、IF入力信号VINが次第に大きくなると、
二重平衡型差動増幅器は後段の第４段目から順次
飽和していく。
二重平衡型差動増幅器は後段の第４段目から順次
飽和していく。
ここで、まず第４段目の二重平衡型差動増幅器
の飽和レベルについて説明する。上述の二重平衡
型差動増幅器は掛算器であるから、トランジスタ
Ｑ４７，Ｑ４８のペース対に入力される第１の入
力V4とトランジスタＱ４３〜Ｑ４６のベース対
に入力される第２の入力Voのいずれに対しても
飽和する。
の飽和レベルについて説明する。上述の二重平衡
型差動増幅器は掛算器であるから、トランジスタ
Ｑ４７，Ｑ４８のペース対に入力される第１の入
力V4とトランジスタＱ４３〜Ｑ４６のベース対
に入力される第２の入力Voのいずれに対しても
飽和する。
しかるに、第４の差動増幅器の入力レベルV4
と出力レベルVoとの関係はVo≧V4であるから、
前記第４段目の二重平衡型差動増幅器の飽和は第
１の入力V4の振幅により決定される。このとき
の飽和振幅レベルは、 V4≧2VT ……(1) である。
と出力レベルVoとの関係はVo≧V4であるから、
前記第４段目の二重平衡型差動増幅器の飽和は第
１の入力V4の振幅により決定される。このとき
の飽和振幅レベルは、 V4≧2VT ……(1) である。
但し、VT＝kT／ｑ
ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：単位電子電荷
第３段目の二重平衡型差動増幅器についても同
様に、 V3≧2VT ……(2) 第２段目の二重平衡型差動増幅器についても同
様に、 V2≧2VT ……(3) 第１段目の二重平衡型差動増幅器については、
以下の通りである。
様に、 V3≧2VT ……(2) 第２段目の二重平衡型差動増幅器についても同
様に、 V2≧2VT ……(3) 第１段目の二重平衡型差動増幅器については、
以下の通りである。
まず、定電流源I2で構成される差動増幅器につ
いては、 VIN≧2VT ……(4) 定電流源I3で構成される差動増幅器について
は、R6＝R7＝RE1として VIN≧2VT＋RE1I3 ……(5) ここで、2VT＜RE1I3に選ぶと、第１段目の二
重平衡型差動増幅器の飽和は、 VIN≧2VT＋RE1I3 ……(6) なる入力信号レベルに対して起こる。即ち、第１
段目の二重平衡型差動増幅器の飽和レベルは
20log（１＋RE1I3／2VT）dB改善される。換言すると、 IF増幅器の電界強度検出可能な入力信号レベル
の範囲は全体として従来型に比して20log
（RE1I3／2VT）dB改善される。
いては、 VIN≧2VT ……(4) 定電流源I3で構成される差動増幅器について
は、R6＝R7＝RE1として VIN≧2VT＋RE1I3 ……(5) ここで、2VT＜RE1I3に選ぶと、第１段目の二
重平衡型差動増幅器の飽和は、 VIN≧2VT＋RE1I3 ……(6) なる入力信号レベルに対して起こる。即ち、第１
段目の二重平衡型差動増幅器の飽和レベルは
20log（１＋RE1I3／2VT）dB改善される。換言すると、 IF増幅器の電界強度検出可能な入力信号レベル
の範囲は全体として従来型に比して20log
（RE1I3／2VT）dB改善される。
第２図の実線は第１図における出力部シンク電
流Isの特性を入力信号レベルVIN（dB値）につい
て示したものである。破線は、トランジスタＱ１
１，Ｑ１２、抵抗Ｒ６，Ｒ７、定電流源I3を取り
はずした場合を示す。
流Isの特性を入力信号レベルVIN（dB値）につい
て示したものである。破線は、トランジスタＱ１
１，Ｑ１２、抵抗Ｒ６，Ｒ７、定電流源I3を取り
はずした場合を示す。
発明の効果
以上、実施例で説明したように、本発明によれ
ば、初段の二重平衡型差動増幅器の第１の入力と
なるトランジスタ対にエミツタ抵抗が挿入された
トランジスタ対を並列接続することで、大信号入
力まで検出でき、広いダイナミツクレンジにわた
る電界検出機能が得られる。
ば、初段の二重平衡型差動増幅器の第１の入力と
なるトランジスタ対にエミツタ抵抗が挿入された
トランジスタ対を並列接続することで、大信号入
力まで検出でき、広いダイナミツクレンジにわた
る電界検出機能が得られる。
また、第１図からわかる様に、両波整流器とし
て二重平衡型差動増幅器を用いることにより位相
を合せられ、前述の半波整流器の場合に各段毎に
必要とされた整流器用のコンデンサを省くことが
できる。
て二重平衡型差動増幅器を用いることにより位相
を合せられ、前述の半波整流器の場合に各段毎に
必要とされた整流器用のコンデンサを省くことが
できる。
従つて、本発明によれば、上記整流器用コンデ
ンサをICチツプ上に集積化する必要がなく、小
チツプ面積で低周波数から動作する電界強度検出
機能を実現できる利点もある。
ンサをICチツプ上に集積化する必要がなく、小
チツプ面積で低周波数から動作する電界強度検出
機能を実現できる利点もある。
第１図は本発明の一実施例を４段で構成した場
合の回路図である。 Ｑ１〜Ｑ５２……トランジスタ、Ｒ１〜Ｒ２３
……抵抗、Ｃ１……コンデンサ、Vcc……電源電
圧、I1，I2，I3……定電流源、Is……出力部シン
ク電流、VIN……IF入力信号、Vo……IF出力信
号。 第２図は第１図の回路構成における出力部シン
ク電流Is対IF入力電圧VINの特性（実線）を示し、
出力電圧Vsは Vs＝Vcc−R23・Is で求められる。第２図の破線は第１図でトランジ
スタＱ１１，Ｑ１２、抵抗Ｒ６，Ｒ７、定電流源
Isを取りはずした場合の特性を示す。第３図は３
段の差動増幅回路から構成される従来の回路例を
示すものである。 Ｑ１′〜Ｑ５０′……トランジスタ、Ｄ１′……
ダイオード、Ｒ１′〜Ｒ４３′……抵抗、Ｃ１′〜
Ｃ１１′……コンデンサ、Ｓ−METER OUT…
…電界検出レベル出力端子、Vcc……電源電圧。
合の回路図である。 Ｑ１〜Ｑ５２……トランジスタ、Ｒ１〜Ｒ２３
……抵抗、Ｃ１……コンデンサ、Vcc……電源電
圧、I1，I2，I3……定電流源、Is……出力部シン
ク電流、VIN……IF入力信号、Vo……IF出力信
号。 第２図は第１図の回路構成における出力部シン
ク電流Is対IF入力電圧VINの特性（実線）を示し、
出力電圧Vsは Vs＝Vcc−R23・Is で求められる。第２図の破線は第１図でトランジ
スタＱ１１，Ｑ１２、抵抗Ｒ６，Ｒ７、定電流源
Isを取りはずした場合の特性を示す。第３図は３
段の差動増幅回路から構成される従来の回路例を
示すものである。 Ｑ１′〜Ｑ５０′……トランジスタ、Ｄ１′……
ダイオード、Ｒ１′〜Ｒ４３′……抵抗、Ｃ１′〜
Ｃ１１′……コンデンサ、Ｓ−METER OUT…
…電界検出レベル出力端子、Vcc……電源電圧。
Claims (1)
- １ エミツタが共通に接続されたトランジスタ対
より成る差動増幅器がｎ段あり、それぞれの差動
増幅器の出力が順次次段の入力となる様に接続さ
れた中間周波増幅器を構成し、前記差動増幅器の
各段に於ける入力信号を第１の入力とする第１の
入力対と前記差動増幅器の各段に於ける出力信号
を第２の入力とする第２の入力対とから成る二重
平衡型差動増幅器が前記差動増幅器に対応してｎ
個あり、前記ｎ個の二重平衡型差動増幅器のそれ
ぞれの正相出力電流を加算する回路により、入力
交流信号レベルに対する直流電圧を出力すること
のできる機能を持つ中間周波増幅回路に於いて、
前記初段の二重平衡型差動増幅器の第１の入力対
はエミツタがエミツタ抵抗を介さずに共通に接続
された第１の差動トランジスタ対とエミツタがエ
ミツタ抵抗を介して共通に接続された第２の差動
トランジスタ対とが互いに並列に接続されて成る
ことを特徴とする電界強度検出機能付中間周波増
幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006844A JPS61166207A (ja) | 1985-01-18 | 1985-01-18 | 電界強度検出機能付中間周波増幅回路 |
| US06/800,831 US4680553A (en) | 1985-01-18 | 1985-11-22 | Intermediate frequency amplifier with signal strength detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006844A JPS61166207A (ja) | 1985-01-18 | 1985-01-18 | 電界強度検出機能付中間周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166207A JPS61166207A (ja) | 1986-07-26 |
| JPH0451084B2 true JPH0451084B2 (ja) | 1992-08-18 |
Family
ID=11649549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006844A Granted JPS61166207A (ja) | 1985-01-18 | 1985-01-18 | 電界強度検出機能付中間周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166207A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766744A (ja) * | 1993-08-30 | 1995-03-10 | Nec Corp | 電界検出回路 |
| JP2002118432A (ja) | 2000-10-06 | 2002-04-19 | Niigata Seimitsu Kk | 電界強度検出回路およびリミッタアンプ |
-
1985
- 1985-01-18 JP JP60006844A patent/JPS61166207A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166207A (ja) | 1986-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418494A (en) | Variable gain amplifier for low supply voltage systems | |
| US4019118A (en) | Third harmonic signal generator | |
| KR20020081135A (ko) | 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 | |
| US5081378A (en) | Logarithmic amplifier | |
| US4187537A (en) | Full-wave rectifier | |
| US4513209A (en) | Level detector | |
| US3917991A (en) | Differential circuit with improved signal balance | |
| JPH0447488B2 (ja) | ||
| US4906915A (en) | Voltage to absolute value current converter | |
| JPH0451084B2 (ja) | ||
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| US4318050A (en) | AM Detecting circuit | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| US4613776A (en) | Voltage to current conversion circuit | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| US4167708A (en) | Transistor amplifier | |
| JPH0622304B2 (ja) | 対数ｉｆ増幅回路 | |
| US4831337A (en) | Wideband amplifier | |
| JPS62237805A (ja) | 電圧増幅回路 | |
| US4199732A (en) | Amplifying circuit | |
| JPS631454Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPS61170105A (ja) | 電界強度検出機能付中間周波増幅回路 | |
| JPH0464213B2 (ja) | ||
| JPS6113405B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |