JPH0451090B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、サーチチユーニングのスタート後受
信機のチユーニングを所定の順方向に進め、受信
信号に応答して逆転させると共にチユーニングが
略々正しくなつたときに停止させるよう機能する
フオワード−リバース−ストツプ回路と、サーチ
チユーニング動作の再スタート時に同じ送信局に
同調されるを阻止する最終サーチ送信局阻止回路
と、サーチチユーニング動作によりサーチされた
チユーニングを変えることができる手動制御回路
とを有するサーチチユーニング回路を具えた受信
機に関するものである。

「IEEE.Transactions on Consumer
Electronics」（1979、No.４、pp606〜620）に上述
のタイプの受信機が開示されており、この受信機
においては最終サーチ送信局阻止回路は、サーチ
チユーニング回路の再スタート後の複数ステツプ
の間、逆転及び停止動作を行なわせる信号に対す
る応答を抑圧する回路である。サーチチユーニン
グ回路でサーチされたチユーニングデータは手動
制御回路で変えることができる。この変更したチ
ユーニングにより得られたチユーニングデータを
必要に応じチユーニングデータストアにストアす
ることができる。このことは不正確なチユーニン
グデータ、例えばAFC捕捉レンジ外のチユーニ
ングデータがストアされる原因にしばしばなるこ
とが確かめられている。

本発明の目的は手動チユーニング動作後にその
前のサーチチユーニング動作によりサーチされた
チユーニングデータを再度迅速にサーチし得るよ
うにすることにある。

本発明は、この目的のために、頭書に記載した
タイプの受信機において、最終サーチ送信局阻止
回路は出力端子をフオワード−リバース−ストツ
プ回路のリバースリセツト入力端子に結合した第
１トリガ回路を具えるものとし、該第１トリガ回
路はフオワード−リバース−ストツプ回路のリバ
ース出力信号と近同調信号との組合せでセツトさ
れると共に最終サーチ送信局阻止回路を不作動に
する制御素子と受信状態信号とによりリセツトさ
れるようにしてあることを特徴とする。

この手段のために、サーチチユーニング動作が
再スタートされる時に、サーチチユーニング回路
は最終サーチ送信局に同調するため、それに関連
するチユーニングデータを極めて迅速に再び捜し
出すことができる。

本発明受信機を更に発展させた例においては、
サーチチユーニングスタート信号と遠同調信号と
の組合わせでセツトされると共に前記第１トリガ
回路の出力信号によりリセツトされる第２トリガ
回路を具える遠同調メモリ回路を設け、その第２
トリガ回路の出力端子をフオワード−リバース−
ストツプ回路のリバースセツト入力端子に結合す
る。

この結果として、サーチチユーニング回路によ
り最后にサーチされた送信局をチユーニング回路
のかなり大きな順方向離同調後でも再サーチする
ことが可能になる。

更に本発明受信機の他の発展例においては、手
動制御回路を第３トリガ回路のセツト入力端子に
結合し、そのリセツト入力端子をフオワード−リ
バース−ストツプ回路のフオワードセツト入力端
子に、その出力端子をゲート回路を経て第１トリ
ガ回路のリセツト入力端子に結合し、該ゲート回
路の他方の入力端子を最終サーチ送信局阻止回路
を不作動にする前記制御素子に結合する。このよ
うにすると、最終サーチ送信局阻止回路が手動チ
ユーニング動作後に不作動になるため、最終チユ
ーニング動作がサーチチユーニング動作であつた
ときは同一送信局へのサーチ動作は行なわれな
い。

図面につき本発明を説明する。

図は本発明受信機の一実施例のブロツク回路図
を示す。

図においてチユーニング電圧は受信機のセクシ
ヨン３の入力端子１に供給される。このセクシヨ
ン３はこのチユーニング電圧に応答して同調さ
れ、送信波の受信時にAFC信号を出力端子５に
発生すると共にライン同期信号を出力端子７に発
生する。出力端子９からはラインフライバツク信
号が出力される。ここで、受信機はテレビジヨン
受信機であるものとする。ラジオ受信機の場合に
は出力端子７は整流されたAFC信号を、出力端
子９はAVC信号を出力する。

セクシヨン３の出力端子５はチユーニング信号
発生器１３の入力端子１１に接続され、この発生
器は出力端子１５からセクシヨン３の入力端子１
に受信機のチユーニングを決定するチユーニング
信号を供給する。

このチユーニング信号は、例えば入力端子１７
又は１９に供給されるパルスにより或はチユーニ
ングメモリ２１にストアされているチユーニング
データによりカウントアツプ又はカウントダウン
し得るカウンタの出力側に配置したデジタル−ア
ナログ変換器から得られる。この受信機セクシヨ
ンのその他の部分は既知であつて本発明の理解に
重要でないので、簡単のため図示を省略した。

チユーニング信号発生器１３の入力端子１７又
は１９のパルスはそれぞれANDゲート２３及び
２５から得られる。これらゲートの一方の入力端
子は周波数が入力端子３１に供給される受信状態
信号により決まるパルス発生器２９の出力端子に
接続され、他方の入力端子はそれぞれORゲート
３３及び３５の出力端子に接続される。これら
ORゲートの一方の入力端子は手動制御回路３７
に接続され、この制御回路により論理値“１”信
号を受信機の手動調整のためにORゲート３３，
３５の何れか一方に供給することができる。

ORゲート３３及び３５の他方の入力端子はそ
れぞれフオワード−リバース−ストツプ回路４３
のフオワード出力端子及びリバース出力端子４１
に接続される。この回路は最終サーチ送信局阻止
回路４５と相まつてサーチチユーニング回路の一
部を構成する。

このサーチチユーニング回路はフオワードスタ
ート信号をフオワード−リバース−ストツプ回路
４３のフオワードスタート入力端子４７に供給す
ることにより始動させることができる。このフオ
ワードスタート信号はパルス発生器５１の出力端
子４９から受信され、このパルス発生器はORゲ
ート５５の出力端子に接続されたその入力端子５
３に論理値“１”信号が供給されたときに論理値
“１”パルスを発生する。これはORゲート５５
の一方の入力端子に接続されたチユーニングスタ
ートスイツチ５７を閉じたときに生ずる。

フオワード−リバース−ストツプ回路４３のフ
オワードスタート入力端子４７に供給された
“１”パルスは第１のＤ−フリツプフロツプ６１
のクロツク信号入力端子５９に供給されてこれを
セツトする。このＤ−フリツプフロツプはそのＤ
−入力端子６３が正電圧に接続されているため、
その出力端子６５は論理値“１”になり、この出
力端子に接続されたフオワード−リバース−スト
ツプ回路４３の出力端子３９も論理値“１”にな
り、その結果受信機のチユーニングが順方向に行
なわれる。送信波の受信中、AFC信号がセクシ
ヨン３の出力端子５に発生し、この信号がスレシ
ホルド回路６９の入力端子６７に供給される。こ
のスレシホルド回路はこの信号に応答して近同調
信号又は遠同調信号を出力端子７１及び７３にそ
れぞれ出力する。

受信機のセクシヨン３の出力端子７及び９の信
号は一致回路７９の入力端子７５及び７７にそれ
ぞれ供給される。この一致回路はその出力端子８
１から受信状態信号を出力し、この信号はライン
同期信号とラインフライバツク信号とが一致する
ときに論理値“１”になる。この論理値“１”信
号は送信波の受信時にパルス発生器２９により発
生される信号の周波数を減少させ、その結果とし
てサーチ速度を減少させる。

スレシホルド回路６９の出力端子７３の遠同調
信号はチユーニングが遠くまで進み過ぎたときに
零になる。この信号はフオワード−リバース−ス
トツプ回路４３の遠同調入力端子８３に供給され
る。この入力端子は第２のＤ−フリツプフロツプ
８７のクロツク信号入力端子８５に接続され、そ
のＤ−入力端子８９は第１のＤ−フリツプフロツ
プ６１の出力端子６５に接続されている。前述し
たように第１のＤ−フリツプフロツプの出力端子
は論理値“１”であるため、第２のＤ−フリツプ
フロツプ８７の出力端子９１も論理値“１”にな
る。この出力端子９１はORゲート９３を経て第
１のＤ−フリツプフロツプ６１のリセツト入力端
子に接続されているため、この出力端子９１の信
号は第１のＤ−フリツプフロツプ６１をリセツト
する。このとき、第２のＤ−フリツプフロツプ８
７の出力端子９１に接続されているフオワード−
リバース−ストツプ回路４３のリバースストロー
ク出力端子４１が論理値“１”になり、フオワー
ドストローク出力端子３９が論理値“０”にな
り、受信機のチユーニングが逆方向に進む。

この逆方向チユーニングはスレシホルド回路６
９の出力端子７１からの近同調信号により停止さ
れる。この信号はチユーニングが正しい値に極め
て近いときに論理値“０”になり、最終サーチ送
信局阻止回路４５の入力端子９５を経て第３のＤ
−フリツプフロツプ９９のクロツク信号入力端子
に供給されこれをセツトする。このＤ−フリツプ
フロツプのＤ−入力端子１０１は第２のＤ−フリ
ツプフロツプ８７の出力端子９１に接続されてい
るので、この第３のＤ−フリツプフロツプ９９は
第１トリガ回路として機能する。

このとき、第３のＤ−フリツプフロツプ９９の
出力端子１０３は論理値“１”になり、これによ
りORゲート１０５を経て第２のＤ−フリツプフ
ロツプ８７のリセツト入力端子１０７が論理値
“１”によつてこの第２のＤ−フリツプフロツプ
８７がリセツトされ、逆方向のチユーニングが停
止する。第３のＤ−フリツプフロツプ９９のリセ
ツト入力端子１０９はORゲート１１１の出力端
子に接続される。このORゲートの一方の入力端
子は一致回路７９の出力端子８１から受信状態信
号を受信する。この結果、第１トリガ回路として
機能する第３のＤ−フリツプフロツプ９９はサー
チチユーニング回路の再スタート時に最終サーチ
送信局阻止回路として動作する。これはこの第３
のＤ−フリツプフロツプ９９は第２のＤ−フリツ
プフロツプ８７を、受信状態信号が再び論理値
“１”になつて第３のＤ−フリツプフロツプ９９
をリセツトして第２のＤ−フリツプフロツプ８７
のリセツト入力端子１０７のリセツト信号を消去
するまでリセツト状態に維持するためである。

第１トリガ回路として動作する第３のＤ−フリ
ツプフロツプ９９はORゲート１１１の第２入力
端子に供給される信号でリセツトすることもで
き、この信号は制御素子１１５を動作したときに
ANDゲート１１３から受信し得る。即ち、制御
素子１１５の動作に応答して２分の１分周器１１
７が状態を変化し、その出力端子１１９から論理
値“１”信号を出力し、この信号がパルス発生器
１２１に供給され、この発生器がパルスを発生し
てANDゲート１１３の一方の入力端子に供給す
る。このANDゲート１１３の他方の入力端子は
後に詳述するように受信機の最終チユーニング動
作が手動チユーニング回路３７による手動チユー
ニングであつたときに論理値“１”になる。

従つて、最終チユーニング動作が手動チユーニ
ングであつた場合には第３のＤ−フリツプフロツ
プ９９は制御素子１１５が駆動されるときにOR
ゲート１１１の出力信号でリセツトされ、この結
果サーチチユーニング回路の最終サーチ送信局の
再サーチ阻止がキヤンセルされる。

この場合にはフオワード−リバース−ストツプ
回路４３のフオワードスタート入力端子４７に供
給されるスタートパルスに応答してサーチチユー
ニング回路を再スタートさせることによりサーチ
チユーニング回路によつて最終サーチ送信局に再
び同調させることができる。この再同調は、遠同
調メモリ回路１２３が存在するために、受信機が
手動チユーニング回路３７により次の送信局側に
大きく離調されており、その結果受信機がサーチ
チユーニング回路が順方向にスタートされたとき
に受信機が最終サーチ送信局の良好な受信が得ら
れるチユーニングレンジの外に動くときでも可能
である。

遠同調メモリ１２３は第２トリガ回路として機
能する第４のＤ−フリツプフロツプ１２５を具え
る。このフリツプフロツプのクロツク信号入力端
子１２７はパルス発生器５１の出力端子４９から
のスタート信号を受信し、そのＤ−入力端子１２
９はスレシホルド回路６９の出力端子７３からの
遠同調信号を受信する。このとき、この第４のフ
リツプフロツプ１２５の出力端子１３１は論理値
“１”になり、これによりこの出力端子に接続さ
れた第２のＤ−フリツプフロツプ８７のセツト入
力端子１３３も論理値“１”になつてこれがセツ
トされ、これによりフオワード−リバース−スト
ツプ回路４３のリバースストローク状態が生じ、
サーチチユーニング回路は依然として最終サーチ
送信局に同調する。第４のＤ−フリツプフロツプ
１２５のリセツト入力端子１３５はORゲート１
０５の出力端子に接続されているため、この第４
のＤ−フリツプフロツプ１２５もサーチチユーニ
ング回路の停止時にリセツトされる。

ORゲート９３及び１０５は手動制御回路３７
に接続されたORゲート１３７の出力端子に接続
された入力端子も有するため、受信機のチユーニ
ングが手動的に行なわれる場合にはサーチチユー
ニング回路は停止状態に調整される。

ORゲート１３７の出力信号と、フオワード及
びリバース出力端子３９及び４１の信号と、一致
回路７９の出力端子８１の受信状態信号はORゲ
ート１３９にも供給され、このORゲートの出力
はチユーニング信号発生器１３の入力端子に供給
され、AFC信号を手動チユーニング中、サーチ
チユーニング中及び良好な受信が得られるチユー
ニングレンジ外のときにスイツチオフさせる。

ORゲート１３７の出力信号は第３トリガ回路
のセツト入力端子１４３にも供給される。このト
リガ回路のリセツト入力端子１４７はパルス発生
器５１の出力端子４９に接続される。従つて、こ
の第３トリガ回路１４５の状態は最終チユーニン
グ動作が手動であつたかサーチチユーニング動作
であつたかを示す。手動であつた場合には第３ト
リガ回路１４５の出力端子１４９は論理値“１”
になり、その結果ANDゲート１１３の前述の入
力端子及びORゲート５５の他方の入力端子に接
続されたANDゲート１５１の一入力端子も論理
値“１”になる。

ANDゲート１５１の他の入力端子は２分の１
分周器１１７の出力端子１１９及びスイツチ１５
３に接続される。スイツチ１５３はチユーニング
データメモリ回路２１の書込命令信号入力端子１
５７にも接続される。チユーニングデータメモリ
回路２１の書込準備命令入力端子は２分の１分周
器１１７の出力端子１１９に接続される。

制御素子１１５が初めて駆動されたときは、２
分の１分周器１１７は前述したように論理値
“１”状態になり、その結果として、前述したよ
うに、サーチチユーニング動作が手動チユーニン
グ動作後に再スタートされるときは最終サーチ局
へのチユーニングが可能になる。制御素子が再び
駆動されると、２分の１分周器１１７の出力端子
１１９は論理値“０”状態になり、この状態では
パルス発生器１２１は信号を出力せず、従つて制
御素子１１５の１回目と２回目の駆動間における
手動チユーニング動作は第３のＤ−フリツプフロ
ツプ９９の状態を変更し得ない。チユーニングデ
ータメモリ回路２１に対する書込準備命令はもと
に戻り、その結果、制御素子１１５の１回目の駆
動でスタートした準備プログラムがその最初の状
態にリセツトされる。

制御スイツチが始めて駆動され且つ手動チユー
ニング動作が行なわれていない場合にスイツチ１
５３を閉じると、この場合には制御素子１１５の
駆動により最終サーチ送信局阻止回路４５がリセ
ツト状態に調整されているので最終サーチ送信局
にチユーニングするサーチチユーニング動作が
ANDゲート１５１、ORゲート５５及びパルス発
生器５１を経て開始される。遅延回路１５５によ
る遅延のために書込命令はこのサーチチユーニン
グ動作後にチユーニングデータメモリ２１の書込
命令入力端子１５７に供給され、このサーチチユ
ーニングで補正されたチユーニングデータがこの
メモリに書込まれる。従つて誤つた値のチユーニ
ングデータがチユーニングデータメモリ２１に書
込まれることはあり得ない。

必要に応じ、２分の１分周器１１７及びスイツ
チ１５３に接続されたANDゲート１５１の入力
端子を省略し、その結果として制御素子１１５を
駆動する度に最終サーチ送信局へのサーチチユー
ニング動作が手動チユーニング動作後に開始され
るようにすることもできる。もつと簡単な例では
必要に応じ第３トリガ回路１４５も省略し、
ANDゲート１１３及び１５１及びパルス発生器
１２１を単なる接続線と置換することもできる。

最終サーチ送信局へのチユーニング阻止をサー
チチユーニング回路の再スタート時に不作動にす
るのに遠同調メモリ回路１２３の存在は以上の記
載から理解されるように絶対に必要な条件ではな
い。

第１及び第２トリガ回路として機能する第３及
び第４のＤ−フリツプフロツプ９９及び１２５は
必要に応じ他のトリガ回路、例えばセツト−リセ
ツトトリガと置換し、これらトリガをそれぞれ入
力端子１０１，９７及び１２９，１２７の組合せ
信号でセツトさせるようにしてもよい。

以上の説明においてセツト及びリセツトの表現
は、所望の入力又は出力信号の論理値を逆に選択
するとき或は他のタイプのフリツプフロツプを使
用するときは入れ換えてもよいこと勿論である。

フオワード−リバース−ストツプ回路は必要に
応じ上述の実施例とは異なる構成のものとするこ
とができる。他の回路部分も特許請求の範囲に記
載する条件を満足する限り実施例と異なる構成に
することができる。

尚、特許請求の範囲には図符号を加入してある
がこれは実施例との対応を明確にするためであつ
て本発明の範囲をこれに限定する意味ではない。

【図面の簡単な説明】

図面は本発明受信機の一実施例のブロツク回路
図である。 １……チユーニング電圧入力端子、３……受信
セクシヨン、５……AFC信号出力端子、７……
ライン同期信号出力端子、９……ラインフライバ
ツク信号出力端子、１３……チユーニング信号発
生器、１５……チユーニング信号出力端子、１７
……カウントアツプパルス入力端子、１９……カ
ウントダウン入力端子、２１……チユーニングデ
ータメモリ、２９……パルス発生器、３７……手
動制御回路、３９……フオワードストロークスタ
ート出力端子、４１……リバースストロークスタ
ート出力端子、４３……フオワード−リバース−
ストツプ回路、４５……最終サーチ送信局阻止回
路、５１……パルス発生器、５７……サーチスタ
ートスイツチ、６１……第１のＤ−フリツプフロ
ツプ、６９……スレシホルド回路、７１……近同
調信号出力端子、７３……遠同調信号出力端子、
７９……一致回路、８１……受信状態出力信号、
８７……第２のＤ−フリツプフロツプ、９９……
第３のＤ−フリツプフロツプ（第１トリガ回路）、
１１５……制御素子、１１９……２分の１分周
器、１２１……パルス発生器、１２５……第２ト
リガ回路、１４５……第３トリガ回路、１５３…
…書込スイツチ、１５５……遅延回路、１５７…
…書込入力端子、１５９……書込準備入力端子。

Claims (1)

1. 【特許請求の範囲】 １ サーチチユーニング動作のスタート後受信機
   のチユーニングを所定の順方向に進め、受信信号
   に応答して逆転させ、チユーニングが略々正しく
   なつたときに停止させるよう機能するフオワード
   −リバース−ストツプ回路と、サーチチユーニン
   グ動作の再スタート時に同じ送信局に同調される
   のを阻止する最終サーチ送信局阻止回路と、サー
   チチユーニング動作によりサーチされたチユーニ
   ングを変えることができる手動制御回路とを有す
   るサーチチユーニング回路を具える受信機におい
   て、前記最終サーチ送信局阻止回路４５は第１ト
   リガ回路９９を具え、その出力端子１０３を前記
   フオワード−リバース−ストツプ回路４３のリバ
   ースリセツト入力端子１０７に結合し、且つ前記
   第１トリガ回路９９は前記フオワード−リバース
   −ストツプ回路４３のリバース出力信号９１，１
   ０１と近同調信号７１，９７の組合わせでセツト
   すると共に、前記最終サーチ送信局阻止回路を不
   作動にする制御素子１１５と受信状態信号１０
   ９，１１１，８１とによりリセツトするようにし
   たことを特徴とする受信機。 ２ 特許請求の範囲１記載の受信機において、サ
   ーチチユーニングスタート信号１２７，４９と遠
   同調信号１２９，７３との組合せでセツトされる
   と共に前記第１トリガ回路９９の出力信号１３
   ５，１０５，１０３によりリセツトされる第２ト
   リガ回路１２５を具える遠同調メモリ回路１２３
   を具え、該第２トリガ回路の出力端子１３１を前
   記フオワード−リバース−ストツプ回路４３のリ
   バースセツト入力端子１３３に結合してあること
   を特徴とする受信機。 ３ 特許請求の範囲１又は２記載の受信機におい
   て、前記手動制御回路３７は第３トリガ回路１４
   ５のセツト入力端子１４３に結合し、該第３トリ
   ガ回路のリセツト入力端子１４７は前記フオワー
   ド−リバース−ストツプ回路４３のフオワードセ
   ツト入力端子に結合すると共にその出力端子１４
   ９はゲート回路１１３を経て前記第１トリガ回路
   のリセツト入力端子に結合し、該ゲート回路１１
   ３の他方の入力端子は前記最終サーチ送信局阻止
   回路４５を不作動にする前記制御素子１１５に結
   合してあることを特徴とする受信機。 ４ 特許請求の範囲１、２又は３記載の受信機に
   おいて、前記手動制御回路３７は前記フオワード
   −リバース−ストツプ回路４３のフオワードリセ
   ツト入力端子９５及びリバースリセツト入力端子
   １０７に結合してあることを特徴とする受信機。