JPH0451513A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0451513A JPH0451513A JP2161006A JP16100690A JPH0451513A JP H0451513 A JPH0451513 A JP H0451513A JP 2161006 A JP2161006 A JP 2161006A JP 16100690 A JP16100690 A JP 16100690A JP H0451513 A JPH0451513 A JP H0451513A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- measuring
- dimensions
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造用フォトマスクに
関する。
関する。
本発明は、半導体集積回路装置の製造用フォトマスクに
おいて、指定寸法を測定するためのパターンを各機能セ
ル毎に設けることによって、機能セルが描画合成された
フォトマスクの寸法の誤差を許容範囲内に納めるように
したものである。
おいて、指定寸法を測定するためのパターンを各機能セ
ル毎に設けることによって、機能セルが描画合成された
フォトマスクの寸法の誤差を許容範囲内に納めるように
したものである。
第２図は従来技術による半導体集積回路装置の製造用フ
ォトマスクの概略図である。機能セルが１つの時の、２
１はフォトマスクを構成している機能セル、２５は機能
セル２１に配置された指定寸法測定用のパターンである
。指定寸法を測定するためのパターンは、データ描画後
のフォトマスクの仕上がり寸法もしくは半導体製造時の
ウェハーの仕上がり寸法の測定用として、機能セルの任
意の場所に配置していた。フォトマスクでの指定寸法は
、描画前の測定用パターンの寸法と描画後の測定用パタ
ーンの寸法とを比較して、誤差が許容範囲内であるかを
検査するのに用いていた。
ォトマスクの概略図である。機能セルが１つの時の、２
１はフォトマスクを構成している機能セル、２５は機能
セル２１に配置された指定寸法測定用のパターンである
。指定寸法を測定するためのパターンは、データ描画後
のフォトマスクの仕上がり寸法もしくは半導体製造時の
ウェハーの仕上がり寸法の測定用として、機能セルの任
意の場所に配置していた。フォトマスクでの指定寸法は
、描画前の測定用パターンの寸法と描画後の測定用パタ
ーンの寸法とを比較して、誤差が許容範囲内であるかを
検査するのに用いていた。
しかし、近年半導体業界では、より付加価値の高い製品
を提供するために、半導体記憶回路（ＲＡＭ、ＲＯＭ、
またはそれに似た機能を持つ回路） ヲ内蔵したマイク
ロプロセッサ−などの大規模な回路の開発が著しい。こ
れらマイクロプロセッサ−には、集積度の大きい記憶回
路やあらゆる演算処理を行う制御回路が多数台まれ、マ
イクロプロセッサ−を構成する回路素子数は莫大なもの
となる。そして、描画装置の制約からこのような大規模
な回路は、１つの機能セルとしてフォトマスクに描画す
る前に合成することができない。
を提供するために、半導体記憶回路（ＲＡＭ、ＲＯＭ、
またはそれに似た機能を持つ回路） ヲ内蔵したマイク
ロプロセッサ−などの大規模な回路の開発が著しい。こ
れらマイクロプロセッサ−には、集積度の大きい記憶回
路やあらゆる演算処理を行う制御回路が多数台まれ、マ
イクロプロセッサ−を構成する回路素子数は莫大なもの
となる。そして、描画装置の制約からこのような大規模
な回路は、１つの機能セルとしてフォトマスクに描画す
る前に合成することができない。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは回路規模に応じて複数の機能セル
に分割し、かつマスクを構成する全ての機能セルに対し
てご仕上がり寸法の誤差を少なくした半導体集積回路装
置を提供するところにある。
の目的とするところは回路規模に応じて複数の機能セル
に分割し、かつマスクを構成する全ての機能セルに対し
てご仕上がり寸法の誤差を少なくした半導体集積回路装
置を提供するところにある。
（ｉｆｌを解決するための手段〕
本発明の半導体集積回路装置は、フォトマスクに描画合
成される複数の機能セルを有し、各機能セル毎に指定寸
法を測定するためのパターンを設けたことを特徴とする
。
成される複数の機能セルを有し、各機能セル毎に指定寸
法を測定するためのパターンを設けたことを特徴とする
。
第１図は本発明の実施例における複数の機能セルを有し
、かつ全ての機能セルに指定寸法を測定するためのパタ
ーンを設けた、描画合成時のフォトマスクの概略図であ
る。
、かつ全ての機能セルに指定寸法を測定するためのパタ
ーンを設けた、描画合成時のフォトマスクの概略図であ
る。
本発明においては、大規模な回路を複数のブロックに分
割し、各々のブロックを１つ１つの機能セルとして割り
当て、回路を構成している全ての機能セル毎に指定寸法
を測定するためのパターンを設ける。これら複数の機能
セルをある１つのマスクについて描画合成して得られた
フォトマスクの概略図が第１図であり、１，２，５．４
はフォトマスクを構成している各々が１つの機能セル、
５．６は機能セル１に配置された指定寸法測定用のパタ
ーン、７は機能セル２に配置された指定寸法測定用のパ
ターン、８，９は機能セル６に配置された指定寸法測定
用のパターン、１０は機能セル４に配置された指定寸法
測定用のパターンである。
割し、各々のブロックを１つ１つの機能セルとして割り
当て、回路を構成している全ての機能セル毎に指定寸法
を測定するためのパターンを設ける。これら複数の機能
セルをある１つのマスクについて描画合成して得られた
フォトマスクの概略図が第１図であり、１，２，５．４
はフォトマスクを構成している各々が１つの機能セル、
５．６は機能セル１に配置された指定寸法測定用のパタ
ーン、７は機能セル２に配置された指定寸法測定用のパ
ターン、８，９は機能セル６に配置された指定寸法測定
用のパターン、１０は機能セル４に配置された指定寸法
測定用のパターンである。
ここで示しである機能セルは、回路全体の規模によって
分割されるので、いくつもの機能セルが存在してもかま
わない。また各々の機能セルに含まれている指定寸法を
測定するパターンとしては、本実施例ではＹ字形のパタ
ーンを用いたが、寸法を測定するのに便利な形状であれ
ばいかなるパターンでもよく、配置する数は最低１つ以
上であればよい。配置する位置及び向きは、そのマスク
を構成しているデザインルールを満足する範囲内であれ
ばよい。
分割されるので、いくつもの機能セルが存在してもかま
わない。また各々の機能セルに含まれている指定寸法を
測定するパターンとしては、本実施例ではＹ字形のパタ
ーンを用いたが、寸法を測定するのに便利な形状であれ
ばいかなるパターンでもよく、配置する数は最低１つ以
上であればよい。配置する位置及び向きは、そのマスク
を構成しているデザインルールを満足する範囲内であれ
ばよい。
尚、寸法測定用のパターンは、半導体製造に必要なフォ
トマスク全てに設ける必要はなく、描画合成による仕上
がり寸法が高精度を要求されるフォトマスクに設けるだ
けでもかまわない。
トマスク全てに設ける必要はなく、描画合成による仕上
がり寸法が高精度を要求されるフォトマスクに設けるだ
けでもかまわない。
以上述べたように本発明によれば、回路全体の規模によ
って分割した機能セル毎に指定寸法を測定するためのパ
ターンを設けることＫよって、全ての機能セルの仕上が
り寸法を許容範囲内にすることができるので、フォトマ
スク製造時の加工不良が半導体製造時の不良原因に含ま
れなくなり、歩留まりの向上が計れるという効果を有す
る。
って分割した機能セル毎に指定寸法を測定するためのパ
ターンを設けることＫよって、全ての機能セルの仕上が
り寸法を許容範囲内にすることができるので、フォトマ
スク製造時の加工不良が半導体製造時の不良原因に含ま
れなくなり、歩留まりの向上が計れるという効果を有す
る。
更に寸法を測定するためのパターンの個数及び位置は任
意に決められるので、高い精度が要求される回路付近に
置（ことにより、その機能セル内での仕上がり寸法のば
らつきを抑えることができるという効果を有する。
意に決められるので、高い精度が要求される回路付近に
置（ことにより、その機能セル内での仕上がり寸法のば
らつきを抑えることができるという効果を有する。
また半導体製造時においても、この指定寸法を用いるこ
とで、各製造プロセスの加工精度を測定できるという効
果も有する。
とで、各製造プロセスの加工精度を測定できるという効
果も有する。
第１図は本発明の実施例を示すフォトマスク概略図。第
２因は従来の例を示すフォトマスク概略図。 １〜４−−・−指定寸法測定用のパターンが配置された
機能セル ５〜１０−一指定寸法測定用のパターン−・・・−機能
セル −・−・・−前走寸法測定用のパターン以 上
２因は従来の例を示すフォトマスク概略図。 １〜４−−・−指定寸法測定用のパターンが配置された
機能セル ５〜１０−一指定寸法測定用のパターン−・・・−機能
セル −・−・・−前走寸法測定用のパターン以 上
Claims (1)
- フォトマスクに描画合成される複数の機能セルを有し、
各機能セル毎に指定寸法を測定するためのパターンを設
けたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161006A JPH0451513A (ja) | 1990-06-19 | 1990-06-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161006A JPH0451513A (ja) | 1990-06-19 | 1990-06-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451513A true JPH0451513A (ja) | 1992-02-20 |
Family
ID=15726790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161006A Pending JPH0451513A (ja) | 1990-06-19 | 1990-06-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451513A (ja) |
-
1990
- 1990-06-19 JP JP2161006A patent/JPH0451513A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103995438B (zh) | 晶圆曝光布局的优化方法 | |
| CN101526753B (zh) | 工件台坐标系参数测量方法 | |
| US5095511A (en) | Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance | |
| KR20180033971A (ko) | 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법 | |
| JPH0451513A (ja) | 半導体集積回路装置 | |
| JPS5463680A (en) | Production of mask for integrated circuit | |
| US7709300B2 (en) | Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks | |
| JPH01186617A (ja) | 半導体装置 | |
| US20070099097A1 (en) | Multi-purpose measurement marks for semiconductor devices, and methods, systems and computer program products for using same | |
| JPH0451511A (ja) | 半導体集積回路装置 | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| KR960001466Y1 (ko) | 노광 장치의 칩 확대율 보정 패턴 | |
| JPH0451512A (ja) | 半導体集積回路装置 | |
| Matsuzawa et al. | Analysis of superposition errors in wafer fabrication | |
| CN120065619B (zh) | 用于光学邻近校正的方法、电子设备及存储介质 | |
| CN103995440A (zh) | 光刻机对准性能的检测方法 | |
| JPS5788451A (en) | Photomask | |
| JPS6195521A (ja) | マスクパタ−ン | |
| JPH02127641A (ja) | 半導体集積回路用レチクル | |
| JPS63296349A (ja) | 寸法測定方法 | |
| JPH04133466A (ja) | 半導体集積回路装置 | |
| JPS63305357A (ja) | デイスト−シヨンチエツクを兼ねる製品用レテイクルの組合せ | |
| JPS6141096Y2 (ja) | ||
| JPS59124127A (ja) | 電子線露光パタ−ンの評価方法 | |
| CN113281969A (zh) | 用于小尺寸图形光刻对准的光刻版及芯片光刻方法 |