JPH0451790B2 - - Google Patents
Info
- Publication number
- JPH0451790B2 JPH0451790B2 JP57088408A JP8840882A JPH0451790B2 JP H0451790 B2 JPH0451790 B2 JP H0451790B2 JP 57088408 A JP57088408 A JP 57088408A JP 8840882 A JP8840882 A JP 8840882A JP H0451790 B2 JPH0451790 B2 JP H0451790B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- step motor
- control signal
- drive
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Circuit Breakers, Generators, And Electric Motors (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ステツプモータの動作により指針等
で時刻情報などを表示する電子時計に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic timepiece that displays time information and the like using hands or the like through the operation of a step motor.
従来の電子時計の回路のブロツク図を第１図に
示し、従来の電子時計の駆動回路の回路図を第３
図に示す。第５図に入力端子に入力する信号の波
形を示す。
The block diagram of the circuit of a conventional electronic watch is shown in Figure 1, and the circuit diagram of the drive circuit of a conventional electronic watch is shown in Figure 3.
As shown in the figure. FIG. 5 shows the waveform of the signal input to the input terminal.
第１図において、発振回路２は、電源１により
動作して基準信号を出力する。分周回路３は、発
振回路２の出力信号を入力して所定の分周動作を
行う。波形合成回路４は、分周回路３の出力信号
を入力してステツプモータ６を駆動するための波
形を合成する。駆動回路５は、波形合成回路４の
出力信号を入力してステツプモータ６を駆動する
駆動パルスを出力する。 In FIG. 1, an oscillation circuit 2 is operated by a power supply 1 and outputs a reference signal. The frequency dividing circuit 3 receives the output signal of the oscillation circuit 2 and performs a predetermined frequency dividing operation. The waveform synthesis circuit 4 receives the output signal of the frequency dividing circuit 3 and synthesizes a waveform for driving the step motor 6. The drive circuit 5 inputs the output signal of the waveform synthesis circuit 4 and outputs a drive pulse for driving the step motor 6.
第３図の入力端子８には第５図ａに示す信号が
入力され、入力端子９には第５図ｃに示す信号が
入力され、入力端子１０には第５図ｄに示す信号
が入力され、入力端子１１には第５図ｂに示す信
号が入力される。 The signal shown in FIG. 5 a is input to the input terminal 8 of FIG. 3, the signal shown in FIG. 5 c is input to the input terminal 9, and the signal shown in FIG. 5 d is input to the input terminal 10. The signal shown in FIG. 5b is input to the input terminal 11.
入力信号ａ及びｂが入力されると、トランジス
タ１２及び１３がONとなり、ステツプモータ１
４に矢印イ方向の電流が所定の時間流れる。 When input signals a and b are input, transistors 12 and 13 are turned on, and the step motor 1 is turned on.
4, a current flows in the direction of arrow A for a predetermined time.
次に、入力信号ｃ及びｄが入力されると、トラ
ンジスタ１５及び１６がONとなり、ステツプモ
ータ１４に矢印ロ方向に電流が流れる。 Next, when the input signals c and d are input, the transistors 15 and 16 are turned on, and a current flows through the step motor 14 in the direction of the arrow R.
上記の動作が時計の運針間隔により異なる所定
時間の間隔で繰り返される。このようにして、時
計は一定間隔の周期に運針する。 The above operation is repeated at predetermined time intervals that vary depending on the interval at which the hands of the clock move. In this way, the hands of the clock move at regular intervals.
このような従来の電子時計の構造が、たとえば
特開昭55−51390号公報などに開示されている。 The structure of such a conventional electronic timepiece is disclosed in, for example, Japanese Patent Laid-Open No. 55-51390.
〔発明が解決しようとする課題〕
しかし、従来の電子時計において、時計として
組上がつた状態で、すなわち、ステツプモータ１
４のコイル端子の両端に駆動回路５を構成する４
つのトランジスタ１２，１３，１５，１６が接続
されている状態において、ステツプモータ１４の
性能の測定をする。この場合には、ステツプモー
タ１４のコイル端子の両端に、外部から第６図に
示すような交番電圧を与えていた。[Problems to be Solved by the Invention] However, in the conventional electronic timepiece, the step motor 1 is
The drive circuit 5 is configured on both ends of the coil terminal of 4.
The performance of the step motor 14 is measured with the three transistors 12, 13, 15, and 16 connected. In this case, an alternating voltage as shown in FIG. 6 was applied from the outside to both ends of the coil terminals of the step motor 14.
ここで、駆動回路５に電源が入つていないとき
は、４つのトランジスタ１２，１３，１５，１６
がフローテイングの状態になつている。この状態
でステツプモータ１４のコイル端子の両端に交番
電圧を与えると、各ゲートの電位が定まつていな
いため、いずれかのトランジスタがONしてしま
う。 Here, when the drive circuit 5 is not powered on, the four transistors 12, 13, 15, 16
is in a floating state. If an alternating voltage is applied to both ends of the coil terminals of the step motor 14 in this state, one of the transistors will turn on because the potential of each gate is not fixed.
さらに、トランジスタのドレイン電圧と電源と
の間に存在する寄生ダイオードにも電流が流れ
る。その結果、ステツプモータの消費電流などの
特性が正確に測定できないこととなる。 Furthermore, current also flows through a parasitic diode that exists between the drain voltage of the transistor and the power supply. As a result, characteristics such as current consumption of the step motor cannot be accurately measured.
これらの特性の測定を行う場合、一旦回路ブロ
ツクを時計からはずして交番電圧をステツプモー
タのコイル端子の両端に与え性能を測定した後、
再び回路ブロツクを時計に取りつけることが必要
という課題があつた。 When measuring these characteristics, first remove the circuit block from the clock, apply an alternating voltage to both ends of the step motor's coil terminals, and then measure the performance.
Once again, the problem was that it was necessary to attach the circuit block to the clock.
又、ステツプモータ単体での性能を測定するこ
とができたが、このときは回路を構成するトラン
ジスタの容量成分などの影響が測定できないとい
う課題があつた。 Additionally, although it was possible to measure the performance of the step motor alone, there was a problem in that it was not possible to measure the effects of the capacitance components of the transistors that make up the circuit.
そこで、この発明の目的は、従来のこのような
課題を解決するため、ステツプモータの性能測定
が、電子時計から回路ブロツクを外さずに正確に
できる構造の電子時計を得ることにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic timepiece having a structure in which the performance of a step motor can be accurately measured without removing the circuit block from the electronic timepiece, in order to solve the problems of the prior art.
この発明は、上記の課題を解決するために、電
源と、電源により動作して基準信号を出力する発
振回路と、発振回路の出力信号を入力して分周す
る分周回路と、分周回路の出力信号を入力してス
テツプモータを駆動する波形を合成する波形合成
回路と、波形合成回路の出力信号を入力してステ
ツプモータを駆動する信号を出力する駆動回路
と、駆動回路の出力する駆動パルスで動作するス
テツプモータとを有する電子時計において、電源
と前記ステツプモータのコイルの端子との間に接
続された複数のスイツチ回路を有する駆動回路
と、複数のスイツチ回路のすべてをOFFする動
作を行う制御信号発生回路と、制御信号発生回路
に制御信号を与えるための入力端子とを有する構
成とした。
In order to solve the above-mentioned problems, the present invention provides a power supply, an oscillation circuit that is operated by the power supply and outputs a reference signal, a frequency division circuit that inputs and frequency-divides the output signal of the oscillation circuit, and a frequency division circuit. a waveform synthesis circuit that inputs the output signal of the waveform synthesis circuit and synthesizes a waveform for driving the step motor; a drive circuit that inputs the output signal of the waveform synthesis circuit and outputs a signal that drives the step motor; In an electronic watch having a step motor operated by pulses, a drive circuit having a plurality of switch circuits connected between a power supply and a terminal of a coil of the step motor, and an operation for turning off all of the plurality of switch circuits. The configuration includes a control signal generation circuit for generating a control signal, and an input terminal for supplying a control signal to the control signal generation circuit.
以下に、この発明の実施例を図面に基づいて説
明する。
Embodiments of the present invention will be described below based on the drawings.
第２図に本発明の電子時計の回路のブロツク図
を示し、第４図に駆動回路の回路図を示す。 FIG. 2 shows a block diagram of the circuit of the electronic timepiece of the present invention, and FIG. 4 shows a circuit diagram of the drive circuit.
第４図において、VDD電源とステツプモータ１
９の両端子との間にPMOSトランジスタ２１及
び２２を接続する。 In Figure 4, V DD power supply and step motor 1
PMOS transistors 21 and 22 are connected between both terminals of 9.
VSS電源とステツプモータ１９の両端子との間
にNMOSトランジスタ２３及び２４を接続する。 NMOS transistors 23 and 24 are connected between the V SS power supply and both terminals of the step motor 19.
PMOSトランジスタ２１のゲート電極には、
入力端子２０からの制御信号と波形合成回路４か
らの駆動信号との論理和をとるORゲート３０が
接続される。 The gate electrode of the PMOS transistor 21 has
An OR gate 30 that calculates the logical sum of the control signal from the input terminal 20 and the drive signal from the waveform synthesis circuit 4 is connected.
PMOSトランジスタ２２のゲート電極には、
入力端子２０からの制御信号と波形合成回路４か
らの駆動信号との論理和をとるORゲート３１が
接続される。 The gate electrode of the PMOS transistor 22 has
An OR gate 31 that calculates the logical sum of the control signal from the input terminal 20 and the drive signal from the waveform synthesis circuit 4 is connected.
入力端子２０からの信号は、制御信号発生回路
１８を構成するインバータ回路２５の入力端子に
入力される。 A signal from the input terminal 20 is input to an input terminal of an inverter circuit 25 that constitutes the control signal generation circuit 18.
NMOSトランジスタ２３のゲート電極には、
インバータ回路２５の出力信号と波形合成回路４
からの駆動信号との論理積をとるANDゲート３
２が接続される。 The gate electrode of the NMOS transistor 23 has
Output signal of inverter circuit 25 and waveform synthesis circuit 4
AND gate 3 that takes the AND with the drive signal from
2 is connected.
NMOSトランジスタ２４のゲート電極には、
インバータ回路２５の出力信号と波形合成回路４
からの駆動信号との論理積をとるANDゲート３
３が接続される。 The gate electrode of the NMOS transistor 24 has
Output signal of inverter circuit 25 and waveform synthesis circuit 4
AND gate 3 that takes the AND with the drive signal from
3 is connected.
駆動回路１７は、PMOSトランジスタ２１，
２２と、NMOSトランジスタ２３，２４と、OR
ゲート３０，３１と、ANDゲート３２，３３と
によつて構成される。 The drive circuit 17 includes a PMOS transistor 21,
22, NMOS transistors 23 and 24, and OR
It is composed of gates 30 and 31 and AND gates 32 and 33.
第７図に示すように、時刻ｔにおいて、入力端
子２０にMOSトランジスタ２１，２２，２３，
２４の動作を制御する制御信号を入力する。 As shown in FIG. 7, at time t, MOS transistors 21, 22, 23,
A control signal for controlling the operation of 24 is input.
この結果、PMOSトランジスタ２１，２２の
ゲート電極にはハイレベル、NMOSトランジス
タ２３，２４のゲート電極にはローレベルの電圧
がかかるので、すべてのトランジスタがOFFす
る。 As a result, a high level voltage is applied to the gate electrodes of the PMOS transistors 21 and 22, and a low level voltage is applied to the gate electrodes of the NMOS transistors 23 and 24, so that all transistors are turned off.
次に、第６図に示すような電圧波形をステツプ
モータのコイル端子の両端に入力して性能を測定
を行う。 Next, the performance is measured by inputting a voltage waveform as shown in FIG. 6 to both ends of the coil terminals of the step motor.
ステツプモータ１９の両端に接続されている４
つのトランジスタ２１，２２，２３，２４はゲー
ト入力信号により強制的にOFFされている。こ
の結果、駆動回路を構成する４つのトランジスタ
や寄生ダイオードには電流が流れないため、ステ
ツプモータの諸特性が正確に測定できる。 4 connected to both ends of the step motor 19
The three transistors 21, 22, 23, and 24 are forcibly turned off by the gate input signal. As a result, since no current flows through the four transistors and parasitic diodes that make up the drive circuit, various characteristics of the step motor can be measured accurately.
したがつて、電子時計として組上がつた状態に
おいて、ステツプモータの諸特性を正確に測定し
たい場合には、電子時計から回路ブロツクを取り
外したり、取り付けたする操作の必要がない。 Therefore, when it is desired to accurately measure various characteristics of the step motor when the electronic timepiece is assembled, there is no need to remove or attach the circuit block from the electronic timepiece.
この発明は、以上説明したようにステツプモー
タを有する電子時計において、電源とステツプモ
ータのコイル端子との間に接続された複数のスイ
ツチ回路のすべてをOFFする動作を行う制御信
号発生回路と制御信号発生回路に制御信号を与え
るための入力端子とを有する構成としたもので下
記の効果を有する。
As explained above, in an electronic watch having a step motor, the present invention provides a control signal generating circuit and a control signal generating circuit that turn off all of a plurality of switch circuits connected between a power source and a coil terminal of the step motor. This configuration has an input terminal for supplying a control signal to the generation circuit, and has the following effects.
ステツプモータの性能を測定をするときに、
回路ブロツクを電子時計から取り外したり、再
度取り付けたりする工程が不要となる。 When measuring the performance of a step motor,
There is no need for the process of removing and reattaching the circuit block from the electronic watch.
ステツプモータの性能を測定する時間が短縮
できる。 The time required to measure step motor performance can be reduced.
ステツプモータの測定に際して、駆動回路を
構成するトランジスタや寄生ダイオードの影響
を除くことができるので、ステツプモータの諸
特性の測定が正確に行える。 When measuring a step motor, the effects of transistors and parasitic diodes constituting the drive circuit can be removed, so various characteristics of the step motor can be accurately measured.
第１図は従来の電子時計の回路のブロツク図、
第２図は本発明の電子時計の実施例の回路のブロ
ツク図、第３図は従来の電子時計の駆動回路の回
路図、第４図は本発明の電子時計の実施例の駆動
回路の回路図、第５図は電子時計の駆動回路のト
ランジスタのゲートに与える駆動波形を示す図、
第６図はステツプモータのコイル両端に与える電
圧波形を示す図、第７図は本発明の電子時計の制
御信号を示す図である。
１……電源、２……発振回路、３……分周回
路、４……波形合成回路、５，１７……駆動回
路、６，１４，１９……ステツプモータ、７……
制御信号発生回路、８，９，１０，１１，２０，
２６，２７，２８，２９……入力端子、１２，１
３，１５，１６，２１，２２，２３，２４……ト
ランジスタ、１８……制御信号発生回路、２５…
…インバータ、３０，３１……ORゲート、３
２，３３……ANDゲート。
Figure 1 is a block diagram of the circuit of a conventional electronic watch.
FIG. 2 is a block diagram of a circuit of an embodiment of an electronic timepiece of the present invention, FIG. 3 is a circuit diagram of a drive circuit of a conventional electronic timepiece, and FIG. 4 is a circuit diagram of a drive circuit of an embodiment of an electronic timepiece of the present invention. Figure 5 is a diagram showing the drive waveform applied to the gate of the transistor of the drive circuit of the electronic watch.
FIG. 6 is a diagram showing the voltage waveform applied to both ends of the coil of the step motor, and FIG. 7 is a diagram showing the control signal of the electronic timepiece of the present invention. 1... Power supply, 2... Oscillation circuit, 3... Frequency dividing circuit, 4... Waveform synthesis circuit, 5, 17... Drive circuit, 6, 14, 19... Step motor, 7...
Control signal generation circuit, 8, 9, 10, 11, 20,
26, 27, 28, 29...Input terminal, 12, 1
3, 15, 16, 21, 22, 23, 24...Transistor, 18...Control signal generation circuit, 25...
...Inverter, 30, 31...OR gate, 3
2,33...AND gate.
Claims (1)
する発振回路と、前記発振回路の出力信号を入力
して分周する分周回路と、前記分周回路の出力信
号を入力してステツプモータを駆動する波形を合
成する波形合成回路と、前記波形合成回路の出力
信号を入力してステツプモータを駆動する信号を
出力する駆動回路と、前記駆動回路の出力する駆
動パルスで動作するステツプモータとを有する電
子時計において、 前記電源と前記ステツプモータのコイルの端子
との間に接続された複数のスイツチ回路を有する
駆動回路と、 前記複数のスイツチ回路のすべてをOFFする
動作を行う制御信号発生回路と、 前記制御信号発生回路に制御信号を与えるため
の入力端子と、 を有することを特徴とする電子時計。[Scope of Claims] 1. A power supply, an oscillation circuit that is operated by the power supply and outputs a reference signal, a frequency division circuit that receives and divides the output signal of the oscillation circuit, and a frequency division circuit that divides the output signal of the frequency division circuit. a waveform synthesis circuit for synthesizing input waveforms to drive the step motor; a drive circuit for inputting the output signal of the waveform synthesis circuit and outputting a signal for driving the step motor; and a drive pulse output from the drive circuit. An electronic timepiece having an operating step motor, comprising: a drive circuit having a plurality of switch circuits connected between the power source and a terminal of a coil of the step motor; and an operation for turning off all of the plurality of switch circuits. 1. An electronic timepiece comprising: a control signal generation circuit for generating a control signal; and an input terminal for supplying a control signal to the control signal generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088408A JPS58205871A (en) | 1982-05-25 | 1982-05-25 | Electronic time piece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088408A JPS58205871A (en) | 1982-05-25 | 1982-05-25 | Electronic time piece |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205871A JPS58205871A (en) | 1983-11-30 |
| JPH0451790B2 true JPH0451790B2 (en) | 1992-08-20 |
Family
ID=13941967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088408A Granted JPS58205871A (en) | 1982-05-25 | 1982-05-25 | Electronic time piece |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205871A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102485A (en) * | 1988-10-11 | 1990-04-16 | Seiko Epson Corp | Drive circuit for pointer type electronic watch |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5551390A (en) * | 1978-10-11 | 1980-04-15 | Seiko Instr & Electronics Ltd | Measuring device for electronic watch |
-
1982
- 1982-05-25 JP JP57088408A patent/JPS58205871A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205871A (en) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3824447A (en) | Booster circuit | |
| US4039973A (en) | Initiation circuit in a crystal-controlled oscillator | |
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| US5493543A (en) | Capacitive charge pump driver circuit for piezoelectric alarm | |
| US4259686A (en) | Circuit for producing a polarity-reversed voltage with opposite polarity to that of a power supply voltage | |
| EP0175935B1 (en) | Integrated circuit for arithmetic operation and display | |
| JPH0775330A (en) | Semiconductor device | |
| US4060802A (en) | Driving circuit for a liquid crystal display device | |
| US4148015A (en) | Electronic timepiece with an electrochromic display | |
| JPS584492B2 (en) | Dynamitsukubunshiyu Cairo | |
| JPH0451790B2 (en) | ||
| US3950940A (en) | Electronic timepiece | |
| US4352169A (en) | Electronic timepiece | |
| US4096412A (en) | Driver circuit for electrochromic display device | |
| GB1464993A (en) | Crystal oscillator type electronic timepiece | |
| HK86287A (en) | Integrated circuit for a timepiece | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| JPH0449672B2 (en) | ||
| JPH0248873Y2 (en) | ||
| JP4077786B2 (en) | Pulse circuit | |
| SU909661A1 (en) | Electronic wrist-watch | |
| JPS5827698B2 (en) | Multilevel signal generator | |
| JP2617930B2 (en) | Pulse output circuit | |
| JPH0126252B2 (en) | ||
| KR0179902B1 (en) | Output driving circuit of CMOS transistor |