JPH0451790B2 - - Google Patents
Info
- Publication number
- JPH0451790B2 JPH0451790B2 JP57088408A JP8840882A JPH0451790B2 JP H0451790 B2 JPH0451790 B2 JP H0451790B2 JP 57088408 A JP57088408 A JP 57088408A JP 8840882 A JP8840882 A JP 8840882A JP H0451790 B2 JPH0451790 B2 JP H0451790B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- step motor
- control signal
- drive
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Circuit Breakers, Generators, And Electric Motors (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ステツプモータの動作により指針等
で時刻情報などを表示する電子時計に関する。
で時刻情報などを表示する電子時計に関する。
従来の電子時計の回路のブロツク図を第１図に
示し、従来の電子時計の駆動回路の回路図を第３
図に示す。第５図に入力端子に入力する信号の波
形を示す。
示し、従来の電子時計の駆動回路の回路図を第３
図に示す。第５図に入力端子に入力する信号の波
形を示す。
第１図において、発振回路２は、電源１により
動作して基準信号を出力する。分周回路３は、発
振回路２の出力信号を入力して所定の分周動作を
行う。波形合成回路４は、分周回路３の出力信号
を入力してステツプモータ６を駆動するための波
形を合成する。駆動回路５は、波形合成回路４の
出力信号を入力してステツプモータ６を駆動する
駆動パルスを出力する。
動作して基準信号を出力する。分周回路３は、発
振回路２の出力信号を入力して所定の分周動作を
行う。波形合成回路４は、分周回路３の出力信号
を入力してステツプモータ６を駆動するための波
形を合成する。駆動回路５は、波形合成回路４の
出力信号を入力してステツプモータ６を駆動する
駆動パルスを出力する。
第３図の入力端子８には第５図ａに示す信号が
入力され、入力端子９には第５図ｃに示す信号が
入力され、入力端子１０には第５図ｄに示す信号
が入力され、入力端子１１には第５図ｂに示す信
号が入力される。
入力され、入力端子９には第５図ｃに示す信号が
入力され、入力端子１０には第５図ｄに示す信号
が入力され、入力端子１１には第５図ｂに示す信
号が入力される。
入力信号ａ及びｂが入力されると、トランジス
タ１２及び１３がONとなり、ステツプモータ１
４に矢印イ方向の電流が所定の時間流れる。
タ１２及び１３がONとなり、ステツプモータ１
４に矢印イ方向の電流が所定の時間流れる。
次に、入力信号ｃ及びｄが入力されると、トラ
ンジスタ１５及び１６がONとなり、ステツプモ
ータ１４に矢印ロ方向に電流が流れる。
ンジスタ１５及び１６がONとなり、ステツプモ
ータ１４に矢印ロ方向に電流が流れる。
上記の動作が時計の運針間隔により異なる所定
時間の間隔で繰り返される。このようにして、時
計は一定間隔の周期に運針する。
時間の間隔で繰り返される。このようにして、時
計は一定間隔の周期に運針する。
このような従来の電子時計の構造が、たとえば
特開昭55−51390号公報などに開示されている。
特開昭55−51390号公報などに開示されている。
〔発明が解決しようとする課題〕
しかし、従来の電子時計において、時計として
組上がつた状態で、すなわち、ステツプモータ１
４のコイル端子の両端に駆動回路５を構成する４
つのトランジスタ１２，１３，１５，１６が接続
されている状態において、ステツプモータ１４の
性能の測定をする。この場合には、ステツプモー
タ１４のコイル端子の両端に、外部から第６図に
示すような交番電圧を与えていた。
組上がつた状態で、すなわち、ステツプモータ１
４のコイル端子の両端に駆動回路５を構成する４
つのトランジスタ１２，１３，１５，１６が接続
されている状態において、ステツプモータ１４の
性能の測定をする。この場合には、ステツプモー
タ１４のコイル端子の両端に、外部から第６図に
示すような交番電圧を与えていた。
ここで、駆動回路５に電源が入つていないとき
は、４つのトランジスタ１２，１３，１５，１６
がフローテイングの状態になつている。この状態
でステツプモータ１４のコイル端子の両端に交番
電圧を与えると、各ゲートの電位が定まつていな
いため、いずれかのトランジスタがONしてしま
う。
は、４つのトランジスタ１２，１３，１５，１６
がフローテイングの状態になつている。この状態
でステツプモータ１４のコイル端子の両端に交番
電圧を与えると、各ゲートの電位が定まつていな
いため、いずれかのトランジスタがONしてしま
う。
さらに、トランジスタのドレイン電圧と電源と
の間に存在する寄生ダイオードにも電流が流れ
る。その結果、ステツプモータの消費電流などの
特性が正確に測定できないこととなる。
の間に存在する寄生ダイオードにも電流が流れ
る。その結果、ステツプモータの消費電流などの
特性が正確に測定できないこととなる。
これらの特性の測定を行う場合、一旦回路ブロ
ツクを時計からはずして交番電圧をステツプモー
タのコイル端子の両端に与え性能を測定した後、
再び回路ブロツクを時計に取りつけることが必要
という課題があつた。
ツクを時計からはずして交番電圧をステツプモー
タのコイル端子の両端に与え性能を測定した後、
再び回路ブロツクを時計に取りつけることが必要
という課題があつた。
又、ステツプモータ単体での性能を測定するこ
とができたが、このときは回路を構成するトラン
ジスタの容量成分などの影響が測定できないとい
う課題があつた。
とができたが、このときは回路を構成するトラン
ジスタの容量成分などの影響が測定できないとい
う課題があつた。
そこで、この発明の目的は、従来のこのような
課題を解決するため、ステツプモータの性能測定
が、電子時計から回路ブロツクを外さずに正確に
できる構造の電子時計を得ることにある。
課題を解決するため、ステツプモータの性能測定
が、電子時計から回路ブロツクを外さずに正確に
できる構造の電子時計を得ることにある。
この発明は、上記の課題を解決するために、電
源と、電源により動作して基準信号を出力する発
振回路と、発振回路の出力信号を入力して分周す
る分周回路と、分周回路の出力信号を入力してス
テツプモータを駆動する波形を合成する波形合成
回路と、波形合成回路の出力信号を入力してステ
ツプモータを駆動する信号を出力する駆動回路
と、駆動回路の出力する駆動パルスで動作するス
テツプモータとを有する電子時計において、電源
と前記ステツプモータのコイルの端子との間に接
続された複数のスイツチ回路を有する駆動回路
と、複数のスイツチ回路のすべてをOFFする動
作を行う制御信号発生回路と、制御信号発生回路
に制御信号を与えるための入力端子とを有する構
成とした。
源と、電源により動作して基準信号を出力する発
振回路と、発振回路の出力信号を入力して分周す
る分周回路と、分周回路の出力信号を入力してス
テツプモータを駆動する波形を合成する波形合成
回路と、波形合成回路の出力信号を入力してステ
ツプモータを駆動する信号を出力する駆動回路
と、駆動回路の出力する駆動パルスで動作するス
テツプモータとを有する電子時計において、電源
と前記ステツプモータのコイルの端子との間に接
続された複数のスイツチ回路を有する駆動回路
と、複数のスイツチ回路のすべてをOFFする動
作を行う制御信号発生回路と、制御信号発生回路
に制御信号を与えるための入力端子とを有する構
成とした。
以下に、この発明の実施例を図面に基づいて説
明する。
明する。
第２図に本発明の電子時計の回路のブロツク図
を示し、第４図に駆動回路の回路図を示す。
を示し、第４図に駆動回路の回路図を示す。
第４図において、VDD電源とステツプモータ１
９の両端子との間にPMOSトランジスタ２１及
び２２を接続する。
９の両端子との間にPMOSトランジスタ２１及
び２２を接続する。
VSS電源とステツプモータ１９の両端子との間
にNMOSトランジスタ２３及び２４を接続する。
にNMOSトランジスタ２３及び２４を接続する。
PMOSトランジスタ２１のゲート電極には、
入力端子２０からの制御信号と波形合成回路４か
らの駆動信号との論理和をとるORゲート３０が
接続される。
入力端子２０からの制御信号と波形合成回路４か
らの駆動信号との論理和をとるORゲート３０が
接続される。
PMOSトランジスタ２２のゲート電極には、
入力端子２０からの制御信号と波形合成回路４か
らの駆動信号との論理和をとるORゲート３１が
接続される。
入力端子２０からの制御信号と波形合成回路４か
らの駆動信号との論理和をとるORゲート３１が
接続される。
入力端子２０からの信号は、制御信号発生回路
１８を構成するインバータ回路２５の入力端子に
入力される。
１８を構成するインバータ回路２５の入力端子に
入力される。
NMOSトランジスタ２３のゲート電極には、
インバータ回路２５の出力信号と波形合成回路４
からの駆動信号との論理積をとるANDゲート３
２が接続される。
インバータ回路２５の出力信号と波形合成回路４
からの駆動信号との論理積をとるANDゲート３
２が接続される。
NMOSトランジスタ２４のゲート電極には、
インバータ回路２５の出力信号と波形合成回路４
からの駆動信号との論理積をとるANDゲート３
３が接続される。
インバータ回路２５の出力信号と波形合成回路４
からの駆動信号との論理積をとるANDゲート３
３が接続される。
駆動回路１７は、PMOSトランジスタ２１，
２２と、NMOSトランジスタ２３，２４と、OR
ゲート３０，３１と、ANDゲート３２，３３と
によつて構成される。
２２と、NMOSトランジスタ２３，２４と、OR
ゲート３０，３１と、ANDゲート３２，３３と
によつて構成される。
第７図に示すように、時刻ｔにおいて、入力端
子２０にMOSトランジスタ２１，２２，２３，
２４の動作を制御する制御信号を入力する。
子２０にMOSトランジスタ２１，２２，２３，
２４の動作を制御する制御信号を入力する。
この結果、PMOSトランジスタ２１，２２の
ゲート電極にはハイレベル、NMOSトランジス
タ２３，２４のゲート電極にはローレベルの電圧
がかかるので、すべてのトランジスタがOFFす
る。
ゲート電極にはハイレベル、NMOSトランジス
タ２３，２４のゲート電極にはローレベルの電圧
がかかるので、すべてのトランジスタがOFFす
る。
次に、第６図に示すような電圧波形をステツプ
モータのコイル端子の両端に入力して性能を測定
を行う。
モータのコイル端子の両端に入力して性能を測定
を行う。
ステツプモータ１９の両端に接続されている４
つのトランジスタ２１，２２，２３，２４はゲー
ト入力信号により強制的にOFFされている。こ
の結果、駆動回路を構成する４つのトランジスタ
や寄生ダイオードには電流が流れないため、ステ
ツプモータの諸特性が正確に測定できる。
つのトランジスタ２１，２２，２３，２４はゲー
ト入力信号により強制的にOFFされている。こ
の結果、駆動回路を構成する４つのトランジスタ
や寄生ダイオードには電流が流れないため、ステ
ツプモータの諸特性が正確に測定できる。
したがつて、電子時計として組上がつた状態に
おいて、ステツプモータの諸特性を正確に測定し
たい場合には、電子時計から回路ブロツクを取り
外したり、取り付けたする操作の必要がない。
おいて、ステツプモータの諸特性を正確に測定し
たい場合には、電子時計から回路ブロツクを取り
外したり、取り付けたする操作の必要がない。
この発明は、以上説明したようにステツプモー
タを有する電子時計において、電源とステツプモ
ータのコイル端子との間に接続された複数のスイ
ツチ回路のすべてをOFFする動作を行う制御信
号発生回路と制御信号発生回路に制御信号を与え
るための入力端子とを有する構成としたもので下
記の効果を有する。
タを有する電子時計において、電源とステツプモ
ータのコイル端子との間に接続された複数のスイ
ツチ回路のすべてをOFFする動作を行う制御信
号発生回路と制御信号発生回路に制御信号を与え
るための入力端子とを有する構成としたもので下
記の効果を有する。
ステツプモータの性能を測定をするときに、
回路ブロツクを電子時計から取り外したり、再
度取り付けたりする工程が不要となる。
回路ブロツクを電子時計から取り外したり、再
度取り付けたりする工程が不要となる。
ステツプモータの性能を測定する時間が短縮
できる。
できる。
ステツプモータの測定に際して、駆動回路を
構成するトランジスタや寄生ダイオードの影響
を除くことができるので、ステツプモータの諸
特性の測定が正確に行える。
構成するトランジスタや寄生ダイオードの影響
を除くことができるので、ステツプモータの諸
特性の測定が正確に行える。
第１図は従来の電子時計の回路のブロツク図、
第２図は本発明の電子時計の実施例の回路のブロ
ツク図、第３図は従来の電子時計の駆動回路の回
路図、第４図は本発明の電子時計の実施例の駆動
回路の回路図、第５図は電子時計の駆動回路のト
ランジスタのゲートに与える駆動波形を示す図、
第６図はステツプモータのコイル両端に与える電
圧波形を示す図、第７図は本発明の電子時計の制
御信号を示す図である。 １……電源、２……発振回路、３……分周回
路、４……波形合成回路、５，１７……駆動回
路、６，１４，１９……ステツプモータ、７……
制御信号発生回路、８，９，１０，１１，２０，
２６，２７，２８，２９……入力端子、１２，１
３，１５，１６，２１，２２，２３，２４……ト
ランジスタ、１８……制御信号発生回路、２５…
…インバータ、３０，３１……ORゲート、３
２，３３……ANDゲート。
第２図は本発明の電子時計の実施例の回路のブロ
ツク図、第３図は従来の電子時計の駆動回路の回
路図、第４図は本発明の電子時計の実施例の駆動
回路の回路図、第５図は電子時計の駆動回路のト
ランジスタのゲートに与える駆動波形を示す図、
第６図はステツプモータのコイル両端に与える電
圧波形を示す図、第７図は本発明の電子時計の制
御信号を示す図である。 １……電源、２……発振回路、３……分周回
路、４……波形合成回路、５，１７……駆動回
路、６，１４，１９……ステツプモータ、７……
制御信号発生回路、８，９，１０，１１，２０，
２６，２７，２８，２９……入力端子、１２，１
３，１５，１６，２１，２２，２３，２４……ト
ランジスタ、１８……制御信号発生回路、２５…
…インバータ、３０，３１……ORゲート、３
２，３３……ANDゲート。
Claims (1)
- 【特許請求の範囲】 １ 電源と、電源により動作して基準信号を出力
する発振回路と、前記発振回路の出力信号を入力
して分周する分周回路と、前記分周回路の出力信
号を入力してステツプモータを駆動する波形を合
成する波形合成回路と、前記波形合成回路の出力
信号を入力してステツプモータを駆動する信号を
出力する駆動回路と、前記駆動回路の出力する駆
動パルスで動作するステツプモータとを有する電
子時計において、 前記電源と前記ステツプモータのコイルの端子
との間に接続された複数のスイツチ回路を有する
駆動回路と、 前記複数のスイツチ回路のすべてをOFFする
動作を行う制御信号発生回路と、 前記制御信号発生回路に制御信号を与えるため
の入力端子と、 を有することを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088408A JPS58205871A (ja) | 1982-05-25 | 1982-05-25 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088408A JPS58205871A (ja) | 1982-05-25 | 1982-05-25 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205871A JPS58205871A (ja) | 1983-11-30 |
| JPH0451790B2 true JPH0451790B2 (ja) | 1992-08-20 |
Family
ID=13941967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088408A Granted JPS58205871A (ja) | 1982-05-25 | 1982-05-25 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205871A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102485A (ja) * | 1988-10-11 | 1990-04-16 | Seiko Epson Corp | 指針型電子時計用駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5551390A (en) * | 1978-10-11 | 1980-04-15 | Seiko Instr & Electronics Ltd | Measuring device for electronic watch |
-
1982
- 1982-05-25 JP JP57088408A patent/JPS58205871A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205871A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3824447A (en) | Booster circuit | |
| US4039973A (en) | Initiation circuit in a crystal-controlled oscillator | |
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| US5493543A (en) | Capacitive charge pump driver circuit for piezoelectric alarm | |
| US4259686A (en) | Circuit for producing a polarity-reversed voltage with opposite polarity to that of a power supply voltage | |
| EP0175935B1 (en) | Integrated circuit for arithmetic operation and display | |
| JPH0775330A (ja) | 半導体装置 | |
| US4060802A (en) | Driving circuit for a liquid crystal display device | |
| US4148015A (en) | Electronic timepiece with an electrochromic display | |
| JPS584492B2 (ja) | ダイナミツクブンシユウカイロ | |
| JPH0451790B2 (ja) | ||
| US3950940A (en) | Electronic timepiece | |
| US4352169A (en) | Electronic timepiece | |
| US4096412A (en) | Driver circuit for electrochromic display device | |
| GB1464993A (en) | Crystal oscillator type electronic timepiece | |
| HK86287A (en) | Integrated circuit for a timepiece | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| JPH0449672B2 (ja) | ||
| JPH0248873Y2 (ja) | ||
| JP4077786B2 (ja) | パルス回路 | |
| SU909661A1 (ru) | Электронные наручные часы | |
| JPS5827698B2 (ja) | 多値信号発生装置 | |
| JP2617930B2 (ja) | パルス出力回路 | |
| JPH0126252B2 (ja) | ||
| KR0179902B1 (ko) | 씨모스 트랜지스터의 출력 구동회로 |