JPH045193B2

JPH045193B2 -

Info

Publication number: JPH045193B2
Application number: JP57232565A
Authority: JP
Priority date: 1982-12-27
Filing date: 1982-12-27
Publication date: 1992-01-30
Also published as: JPS59125788A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、メモリに記憶されている所定の楽
音情報を読出して再生し自動演奏を行なう自動演
奏装置に関する。

〔従来技術〕

従来から、メモリ内の楽音情報を読出し再生し
て自動演奏を行なう電子楽器が開発され、実用化
されている。

〔従来技術の問題点〕

先頭の楽音情報が休符を示す情報になつている
楽曲を自動演奏させる場合、自動演奏の開始を指
示してから実際に楽音が発生し始めるまでの間に
無音状態が続き好ましくない。

〔発明の目的〕

休符から始まる楽曲の自動演奏を行う場合であ
つても、自動演奏の開始の指示後直ちに楽音の発
生が開始されるような自動演奏装置を実現するこ
とである。

〔発明の要点〕休符から始まる楽曲の自動演奏を開始する際
に、該休符を無視したり該休符の休符長を短縮し
たりするようにした点である。

〔実施例〕

以下、図面を参照してこの発明の実施例を説明
する。第１図は自動演奏機能を備えた電子楽器の
全体構成を示す回路図である。鍵盤スイツチ部１
には、複数の鍵と、音色、ビブラート、サステイ
ン、ステレオの音像定位、ノーマルリズム、フル
インリズム、自動伴奏等、各種効果を得るための
各種スイツチ、更に、後述するRAM（ランダム
アクセスメモリ）のチヤンネル指定スイツチ等が
備えられている。例えば、リセツトスイツチ１
Ａ、リバーススイツチ１Ｂ、レコードスイツチ１
Ｃ、エンドキー１Ｄ等であり、これら機能につい
ては後述する。そしてCPU（中央処理装置）２
は、周期的にバスラインＢ１を介しキースキヤン
信号を出力して鍵盤スイツチ部１をスキヤンし、
またこれに応じて鍵盤スイツチ部１からは、各鍵
やスイツチからの出力信号が出力してバスライン
Ｂ２を介し、CPU２に与えられる。CPU２はこ
れに対して、例えば楽音作成部３に対しバスライ
ンＢ３を介し楽音生成指令情報を与え、メロデイ
や自動伴奏の楽音信号を作成させ、それを定位制
御部４に供給させる。また、CPU２は、前記
RAM５内にプリセツトされている音像定位情報
にしたがつた制御情報をバラインＢ４に出力し
て、前記音像定位制御部４へ与え、前記楽音信号
に対する音像定位を設定させて左右のスピーカ６
Ｒ、６Ｌへ対応する信号を出力させ、楽音を放音
させる。

RAM５は、CPU２がバスラインＢ５を介して
アドレスレジスタ７に供給するアドレス制御情報
にしたがつてデータの読出し、書込みの各動作を
制御される。そして、CPU２とRAM５間ではバ
スラインＢ６を介してデータの授受が行なわれ
る。この場合、RAM５には楽曲の音高、音長、
休符を示す楽音情報（以後、便宜上メロデイ情報
と称する。）と、音色、ビブラート、サステイン、
音像定位、フイルインリズムのオン、オフ等の各
種の効果を得るための演奏情報が異なるエリアに
夫々記憶される。そしてアドレスレジスタ７には
前記メロデイ情報と演奏情報との各々に対して１
づつ独立したアドレスカウンタが設けられてお
り、これにより、自動演奏時には、前記メロデイ
情報と演奏情報とがメロデイ進行にしたがつて、
並列的に且つ同時に読出され、自動演奏が行なえ
るようになつている。

録音部８は、CPU２からバスラインＢ７を介
して与えられる時間情報（データD₇〜D₀）およ
び再生部９からバスラインＢ１１を介し与えられ
る時間情報（データTD₇〜TD₀）から音長を表わ
す時間情報（データI₇〜I₀）を作成し、バスライ
ンＢ８を介し、CPU２へ供給し、RAM５へ前記
メロデイ情報または演奏情報として書込ませる。

再生部９は、RAM５から再生時に読出される
前記メロデイ情報および演奏情報にしたがつた情
報をCPU２からバスラインＢ９を介し与えられ
て再生処理のためのデータを作成し、それをバス
ラインＢ１０を介しCPU２に与え、また、前述
したように、録音時において録音部８に対し、時
間情報を与える。なお、CPU２はこの電子楽器
のすべての動作を制御するプロセツサであり、そ
の詳細については説明を省略する。また、前記録
音部８、再生部９は共に、前記アドレスカウンタ
を２つ設けたことと同一理由により、同一回路が
複数設けられ、夫々独立して動作するようになつ
ている。

次に、第２図を参照して、前記鍵盤スイツチ部
１上の他のスイツチ類につき説明する。スタート
スイツチ１Ｅは、録音スタート指令を入力するた
めのスイツチである。また、第１チヤンネル指定
スイツチ１Ｆ１、第２チヤンネル指定スイツチ１
Ｆ２は夫々、前記RAM５の第１チヤンネル、第
２チヤンネルを指定するスイツチであり、メロデ
イの楽音情報の録音時に前記レコードスイツチ１
Ｃと同時に操作する。この場合スイツ１Ｆ１と１
Ｃとを同時に操作すると、第１チヤンネルが指定
され、スタートスイツチ１Ｅを操作した後、鍵を
操作すると、所定のメロデイの楽音情報がRAM
５に書込まれる。他方、スイツチ１Ｆ２と１Ｃと
を同時に操作すると、第２チヤンネルが指定さ
れ、スタートスイツチ１Ｅを操作した後、鍵を操
作すると、他のメロデイの楽音情報がRAM５に
書込まれる。而して、例えば第１チヤンネルには
じめにメロデイを書込んでおいたとすると、第２
チヤンネルに他のメロデイを書込むときには、ス
イツチ１Ｆ１のみをオンした後、前記スイツチ１
Ｆ２と１Ｃとを共に同時に操作し、次にスタート
スイツチ１Ｅを操作することにより、第１チヤン
ネルのメロデイが再生され、それを聞きながら第
２チヤンネルに他のメロデイを書き込めるように
なつている。更に、プレイスイツチ１Ｇは、上述
のようにしてRAM５の第１チヤンネルおよび第
２チヤンネルに夫々書込んだ２つのメロデイを同
時に読出し再生させて自動演奏させるためのスイ
ツチである。

次に、第３図により前記録音部８の構成を説明
する。PRラツチ１１には、通常は再生部９内の
後述するUP／downカウンタの計数出力がデータ
TD₇〜TD₀としてトランスフアゲート群１２を介
し入力し、CPU２が信号LATを出力するとき、
それをラツチする。また、再生時に一時再生動作
が停止されてリバーススイツチ１Ｂの操作により
巻き戻しが行なわれ、次いであらたな録音が開始
されたときには、PRラツチ１１のラツチデータ
がCPU２を介して、前記再生部８内の後述する
フルアダーへ送出されると共に、逆にそのときの
前記フルアダーの出力データがCPU２を介し、
データD₇〜D₀として、トランフアーゲート群１
３を更に介し、PRラツチ１１へラツチされる。
そして、PRラツチ１１へラツチされたデータは、
減算器１４のＢ入力端子（Ｂ７〜Ｂ０）へ印加さ
れる。また、減算器１４のＡ入力端子（Ａ７〜Ａ
０）には、前記データTD₇…TD₀が入力する。而
して減算器１４は、Ａ入力端子の入力データから
Ｂ入力端子の入力データを減算し、その結果デー
タＩ７〜Ｉ０をCPU２を介して、RAM５へ送出
し記憶させる。このデータＩ７〜Ｉ０は、メロデ
イ情報の場合にはキーオン時間およびキーオフ時
間を与える時間データを示し、他方、効果の前記
他の楽音情報の場合には、その効果の発生期間を
示す時間データである。なお、トランスフアーゲ
ート群１２は、CPU２が出力する信号CHをイン
バータ１５を介してそのゲートに印加され、また
トラスフアーゲート群１３は、信号CHをそのゲ
ートに直接印加されて共にゲート制御される。

次に、前記再生部９の構成を第６図を参照して
説明する。UP／downカウンタ１７は、８ビツト
構成のカウンタであり、CPU２が録音や再生の
開始時にクリア信号CLRを出力してクリアされ
たのちは、テンポ発振器１８がその出力端子Ｐか
ら出力する信号にもとづくクロツクを計数する計
数動作を行なう。

茲で、前記テンポ発振器１８の発振出力の周波
数はテンポボリユーム１９によつて可変であり、
そしてテンポ発振器１８の出力は、アンドゲート
２０に入力する。このアンドゲート２０の他端に
は、テンポストツプスイツチESWの出力が入力
してゲート制御を行なわれ、而してアンドゲート
２０の出力はＴ型フリツプフロツプ２１およびト
ランスフアーゲート２３に入力する。また、フリ
ツプフロツプ２１のセツト出力は、Ｔ型フリツプ
フロツプ２２およびトランスフアーゲート２４に
入力する。更にフリツプフロツプ２２のセツト出
力は、トランスフアーゲート２５に入力する。そ
してトランスフアーゲート２３，２４，２５の各
ゲートには夫々、何れか１個のみがオン状態とな
る三連ロツク式スイツチからなるテンポ加速スイ
ツチCSW、ノーマルスイツチFSW、スローテン
ポスイツチDSWの各出力が印加され、ゲート制
御される。そして各トランスフアーゲート２３，
２４，２５の各出力が前記クロツクとしてUP／
downカウンタ１７にオアゲート３７を介し印加
され、計数される。而してフリプフロツプ２１，
２２は分周回路を形成し、テンポ発振器１８の出
力に対してフリツプフロツプ２１，２２の各出力
は夫々、その周波数が1/2、1/4となつている。

更に、またテンポ発振器１８は図示の如く、そ
の出力端子Hiから、前記出力端子Ｐから出力す
る信号より高速（高周波数）の信号を出力し、ト
ランスフアーゲート３６，オアゲート３７を介し
前記up／downカウンタ１７へクロツクとして印
加する。これはRAM５の少なくとも何れか一方
のチヤンネルのメロデイの最初の楽音情報として
休符情報が含まれていた場合、CPU２は、その
休符情報を検出してから、実際に発音される第１
楽音の楽音情報が読出されるまでの間、前記トラ
ンスフアーゲート３６を開成させる“１”レベル
のゲート制御信号FFを出力して前記高速のクロ
ツクをup／downカウンタ１７に印加し、これに
より、RAM５に対する早送りの読出し処理を行
なわせて休符情報による無音期間の発生を禁止す
るためである。

前記up／downカウンタ１７のアツプカウント
動作およびダウンカウント動作の制御は夫々、フ
リツプフロツプ２６のセツト出力信号UP
によつて行なわれる。即ち、フリツプフロツプ２
６のセツト入力端子Ｓ、リセツト入力端子Ｒには
夫々、二連ロツク式スイツチから成る順転スイツ
チBSW、逆転スイツチASW（第１図のリバース
スイツチ１Ｂと同一）の各出力が入力している。
そして、UP／DOWNカウンタ１７の各ビツト出
力は対応する排他的オアゲート２７₇〜２７₀の各
一端に入力するほか、データTD₇〜TD₀として録
音部８へ送出される。また、排他的オアゲート２
７₇〜２７₀の各他端には、容量８ビツトのNEラ
ツチ２８の対応する各ビツト出力が入力してい
る。そして、排他的オアゲート２７₇〜２７₀の各
出力はノアゲート２９に入力し、更にノアゲート
２９の出力は一致信号として、CPU２へ供給さ
れる。即ち、排他的オアゲート２７₇〜２７₀およ
びノアゲート２９は、一致回路を形成している。

前記NEラツチ２８は、CPU２がラツチクロツ
クを出力するときに、フルアダー３０のＳ出力端
子S₇〜S₀からの加算または減算の結果データがラ
ツチされる。また、NEラツチ２８は、録音動作
および再生動作の開始時においては、CPU２が
出力するクリア信号CLRを印加されてクリアさ
れる。前記フルアダー３０のＡ入力端子A₇〜A₀
には、NEラツチ２８をラツチデータがトランス
フアーゲート群３１を介し帰還して入力する。ま
た、Ｂ入力端子B₇〜B₀には、排他的オアゲート
３２₇〜３２₀の出力が入力し、更にキヤリー入力
端子C_INには、アンドゲート３３の出力がインバ
ータ３４、トランスフアーゲート３５を介して入
力している。而して排他的オアゲート３２₇〜３
２₀の各一端には録音部８内のPRラツチ１１から
の時間データが再生時の巻き戻しを行なつたのち
訂正のためのあらゆる録音動作を行なうときの鍵
操作に応じて入力する。また、各他端には、前記
アンドゲート３３の出力がインバータ３４、トラ
ンスフアーゲート３５を介し印加されている。

アンドゲート３３にはフリツプフロツプ３３の
セツト出力およびCPU２が出力する信号Ｒが入
力している。この信号Ｒは、通常は“１”として
出力され、而して前記録音訂正時に一時的に
“０”として出力される。そしてアンドゲート３
３の出力はCPU２へ送出される。また、トラン
スフアーゲート群３１およびトランスフアーゲー
ト３５はCPU２が出力する信号CHRによつてゲ
ート制御されるが、この信号CHRは録音時に修
正を行なう場合に一時的に“０”としてCPU２
か出力される信号である。更に前記トランスフア
ーゲート群３１から出力するNEラツチのラツチ
データは再生時のデータ修正時に前記PRラツチ
１１へ送出される。

更に減算器３８のＡ入力端子、Ｂ入力端子に
は、夫々、NEラツチ２８のラツチデータ、up／
downカウンタ１７の計数値データが夫々入力し
ており、而して減算器３８は、前記RAM５の早
送り処理の際、ラツチデータから計数値データを
減算し、その結果データをNEラツチ２８に与え
てラツチさせる。

次に第９図の楽譜に示す２つの曲（輪唱形態の
曲）をRAM５の第１チヤンネル、第２チヤンネ
ルに夫々録音し、またそれらを再生する動作を説
明する。先ず、録音の場合の動作から第４図のフ
ローチヤートを参照して説明する。而して最初に
再生される曲を、前記第１チヤンネルに、後の曲
を第２チヤンネルに録音するものと仮定する。ま
た、曲のメロデイ情報は、鍵盤スイツチ部１の鍵
操作による通常の演奏によつてRAM５に書込ま
れる。

録音開始に先だつてレコードスイツチ１Ｃと第
１チヤンネル指定スイツチ１Ｆ１とを同時押し
し、RAM５の第１チヤンネルに対し録音指令を
入力する。次にスタートスイツチ１Ｅをオンし、
録音スタート指令の入力後、最初の曲の演奏を開
始する。而してクリア信号の出力は、バスライン
Ｂ２を介しCPU２に入力し、CPU２はこれに応
じて第４図のフローチヤートのステツプRM₁の
処理を行なう。即ち、クリア信号CLRをバスラ
インＢ７，Ｂ９に夫々出力し、PRラツチ１１、
NEラツチ２８、UP／downカウンタ１７を夫々
クリアする。次いでCPU２はアドレスレジスタ
７内のメロデイ情報に対するアドレスカウンタに
対し、RAM５のメロデイ情報に対する先頭番地
を設定するためのアドレス制御情報をバスライン
Ｂ５に出力して設定する（ステツプRM₂）。次に
CPU２はバスラインＢ６にデータNOPを出力し
て、RAM５の前記先頭番地（０番地）に書込
む。第５図にその記憶状態を模式的に示してい
る。而して、このデータNOP（NO
OPERATION）は、休符を示すデータである。
以上はステツプRM₃の処理である。そして次に
CPU２はアドレスレジスタ７の前記アドレスカ
ウンタ（以下は単にアドレスレジスタ７で代弁す
る）を＋１するステツプRM₄のインクリメント
処理を行ない、１番地を設定する。次にリセツト
スイツチ１Ａのオン操作の有無の判断処理がステ
ツプS₅によつて行なわれる。而して、このリセツ
トスイツチ１Ａは録音訂正を行なう際にオン操作
するスイツチであり、オンすると、ステツプ
RM₁の処理に戻り、初期状態に設定される。他
方、オンされていないときには、ステツプRM₆
に進行し、エンドキー１Ｄがオン操作されたか否
かが判断される。而してこのエンドキー１Ｄは、
メロデイ情報の入力終了時にオンしてRAM５に
入力した前記メロデイ情報の最後にエンドコード
を書込むためのスイツチであり、したがつてエン
ドキー１Ｄをオンしたとき（Ｙ「YES」）には、
ステツプRM₇に進行して上述した処理が実行さ
れる。然し、いまはエンドキー１Ｄはオンされな
いから（Ｎ「NO」）、ステツプRM₈に進行し、リ
バーススイツチ１Ｂ（逆転スイツチASW）がオン
されたか否かの判断処理が実行される。而してオ
ンしたときには、ステツプRM₉の録音待機状態
へ移るための処理が実行されるが、この処理につ
いては、後に詳細に説明する。そしていまは勿
論、リバースイツチ１Ｂはオンされていず、ステ
ツプRM₁₀に進行し、鍵操作の有無が判断され
る。そして第９図の最初の曲のメロデイの第１楽
音（音高C₃の楽音）の鍵がオンされてメロデイ
演奏が実際に開始されるまでの間は、ステツプ
RM₁₀、RM₅、RM₆、RM₈、RM₁₀、…が繰返さ
れる。そしてC₃の鍵が演奏開始後、２分休符分
の時間をおいてオンされると、ステツプRM₁₁に
進行し、押鍵か離鍵かの判断処理が実行され、押
鍵であるかステツプRM₁₂に進行し、CPU２は音
高C₃のキーコードと押鍵データであるこを示す
ために、前記キーコードのMSB（最上位ビツト）
にデータ「０」を付加する処理を実行して楽音情
報を算出する。そして、それをバスラインＢ３を
介して楽音作成部３へ与え、スピーカ６Ｒ，６Ｌ
から放音される（ステツプRM₁₃）。次にステツ
プRM₁₆に進行し、CPU２は信号CHを“０”に
設定して以後の通常時は、トランスフアーゲート
群１２を常時開成させ、且つトランスフアーゲー
ト群１３を常時閉成させる。これにより再生部９
において上述したステツプRM₁のクリア処理後、
設定テンポのクロツクを入力して計数動作（な
お、いま順転スイツチBSWはオンされてフリツ
フフロツプ２６がセツトされており、アツプカウ
ント動作が実行中である）を既に実行中である
UP／downカウンタ１７の計数出力（２分休符に
相当する時間データ）がデータTD₇〜TD₀として
バスラインＢ１１、トランスフアーゲート１２群
を介してPRラツチ１１および減算器１４のＡ入
力端子へ入力されるようになる。そして、減算器
１４は、Ａ入力端への入力データからＢ入力端へ
のPRラツチ１１からの入力データを減算し、こ
の結果を時間データとしてCPU２に出力する。
次いでステツプRM₁₇の処理が実行され、CPU２
はPRラツチ１１に信号LATを印加し、そのとき
入力中のデータをPRラツチ１１にラツチさせ、
そのラツチデータを以後、保持させると共に、減
算器１４のＢ入力端子へ印加させる。一方、これ
に並行してステツプRM₁₈が実行される。而して
減算器１４の両入力端子への入力データは夫々、
２分休符の時間データと、頭初クリアされたPR
ラツチ１１のラツチデータ「０」であり、したが
つてそのときの結果データI₇〜I₀は前記２分休符
の時間データであり、RAM５の前記１番地に首
込まれる。第５図には、この結果データを２分休
符長の時間データという意味で「T8」と示すこ
とにする。次にアドレスレジスタ７は＋１されて
２番地を設定され（ステツプRM₁₉）、またこの
RAM５の２番地に既に算出されている押鍵コー
ド、即ち、前記キーコード（C₃）と押鍵データ
（「０」）が書込まれる（ステツプRM₂₀）。そして
アドレスレジスタ７が＋１されて３番地が設定さ
れ（ステツプRM₂₁）、ステツプRM₅に復帰する。

次にステツプRM₅、RM₆、RM₈を介しステツ
プRM₁₀にて前記鍵の離鍵操作が判断されると、
ステツプRM₁₄に進行して前記音高C₃のキーコー
ドと離鍵データであることを示すために前記キー
コードのMSBにデータ「１」を付加する処理を
実行し、離鍵コードを作成する。そしてそれを楽
音作成部３へ送出し、これにより前記音高C₃の
楽音が消音される（ステツプRM₁₅）。次に前記
ステツプRM₁₆を介し、ステツプRM₁₇に進行す
ると、RMラツチ１１には、前記離鍵操作時のUP／downカウンタ１７の時間デ
ータがあらたにラツチされ、以後保持され、且つ
減算器１４のＢ入力端子へ印加される。そして減
算器１４は、前記離鍵操作時にＡ入力端子に入力
する計時データからＢ入力端子へ既に入力中であ
つた前記押鍵時の計時データを減算してその結果
データを得、その時間データをRAM５の３番地
へ書込む（ステツプRM₁₈）。この場合、第５図
に示すように、このときの時間データは「T3」
であり、これは音高C₃の鍵の音長４分音符のキ
ーオン時間を表わしている。そして、ステツプ
R₁₉、RM₂₀の各処理により、第５図に示すよう
に、RAM５の４番地に前記離鍵コードが書込ま
れる。そしてステツプRM₂₁により５番地が指定
され、ステツプRM₅に戻る。

次に第２楽音の音高E₃鍵が押鍵されると、そ
のことがステツプRM₁₀で判断され、ステツプ
RM₁₁を介しステツプRM₁₂に進行してその押鍵
コードが前記音高C₃の鍵操作時同様に算出され
る。そしてステツプRM₁₃の処理により音高E₃の
楽音の作成放音が開始される。そしてステツプ
RM₁₆、RM₁₇、RM₁₈の各処理により、PRラツチ
１１には、前記音高E₃押鍵時の計時データがラ
ツチされると共に、減算器１４ではＡ入力端子へ
の前記音高E₃の押鍵時の計時データからＢ入力
端子への前記音高C₃離鍵時の計時データを減算
した結果データが得られ、RAM５の５番地へ書
込まれる。この場合、第５図に示すように、前記
結果データによる時間データは「T1」であり、
これは音高C₃の鍵のキーオフ時間を表わしてい
る。而して、前記４分音符のキーオン時間、キー
オフ時間の合計時間は「T4」となつている。ま
た、前記ステツプRM₂₀の処理後はステツプ
RM₂₁により、RAM５の次の６番地が指定され、
ステツプRM₅に戻る。

以下、前記音高E₃の離鍵時の処理は前記音高
C₃の鍵の離鍵時と同様であり、また、第９図に
したがつて第３楽音以下の各処理についても同様
である。そして最後の音符の処理が終了すると、
エンドキー１Ｄをオンし、エンドコードをRAM
５へメロデイ情報の最後のデータとして書込んで
おく。

以上のようにして、RAM５の第１チヤンネル
に第９図の最初の曲の録音が済むと、次に第２チ
ヤンネルに同一曲である第９図の後の曲を録音す
る。而してこの場合の動作は、上述した場合とほ
ぼ同一であるが、演奏開始前のスイツチ操作等が
少し異なる。即ち、最初に第１チヤンネル指定ス
イツチ１F1のみをオンする。次に、レコードス
イツチ１Ｃおよび第２チヤンネル指定スイツチ１
F2を同時オンし、次いでスタートスイツチ１Ｅ
をオンする。そして、演奏を開始する。この場
合、後述する第７図Ａ，Ｂに夫々示す再生処理の
フローチヤートにしたがつて前記第１チヤンネル
に既に書込んだ前記曲のメロデイ情報が読出され
て楽音作成部３に送出され、再生放音されるよう
になる。そして、この再生される曲に合わせて前
記後の曲を演奏し、第２チヤンネルに録音する。

第８図は、第２チヤンネルに書込まれたメロデ
イ情報の内容を示すが、曲のはじめが全休符であ
るからその１番地には、前記２分休符の２倍の時
間データ「T16」が書込まれており、また、その
他の番地のデータは、第１チヤンネルの内容と同
一である。

次にリバーススイツチ１Ｂがオンされた場合の
ステツプRM₉の処理につき説明する。このリバ
ーススイツチ１Ｂ（逆転スイツチASW）は、前記
メロデイ情報の入力時に鍵操作をまちがつたとき
にオンしてアドレスレジスタ７を所望アドレスま
で戻し、正しいメロデイ情報を録音可能な待機状
態に設定する処理が行なわれるものであり、その
場合、前記リバーススイツチ１Ｂのオン操作時に
そのときのPRラツチ１１のラツチデータがCPU
２を介し再生部９のNEラツチ２８にラツチされ
る。次いで、修正録音操作が開始される。

以上のようにしてメロデイ情報をRAM５へ書
込んだ後は、各種効果の情報、即ち、前記メロデ
イ情報以外の演奏情報があればそのRAM５の他
のチヤンネルに更に書込む。而して、この動作の
詳細説明は省略する。

次に、第７図Ａ，Ｂを参照して、上述のように
してRAM５の第１チヤンネル、第２チヤンネル
に録音した曲を夫々、単独に再生放音させるとき
の動作を説明する。

例えば、いま、第１チヤンネルの曲のみを再生
するものとすると、先ず、第１チヤンネル指定ス
イツチ１F1をオンし、次にスタートスイツチ１
Ｅをオンする。

ステツプSM₁の処理によりクリア信号が出力
し、第６図のNEラツチ２８とUP／downカウン
タ１７が共にクリアされる。次に、ステツプSM₂
の処理によりRAM５の第１チヤンネルに書込ま
れた前記メロデイ情報に対する先頭番地がアドレ
スレジスタ７に設定される。そして、RAM５か
ら処理データ「NOP」（第５図参照）が読出さ
れ、CPU２へ供給される（ステツプSM₃）。そし
てアドレスレジスタ７が＋１され、１番地が設定
される（ステツプSM₄）。そして、CPU２は、前
記データ「NOP」のMSBが“０”が“１”かの
判定処理をステツプSM₅にて行なうが、この場
合、休符を示すデータ「NOP」であるからステ
ツプSM₇に進行して楽音作成部３に対してはキー
オフ信号に相当する制御信号を出力し、また楽音
作成の実行を禁止しておく。またステツプSM₈に
進むと、RAM５の１番地から時間データ「T8」
を読出し、またアドレスレジスタ７を＋１して２
番地を設定する（ステツプSM₉）₀また１番地から
の前記時間データ「T8」をフルアダー３０のＢ
入力端子へ入力し、次いでその結果データをNE
ラツチ２８にラツチさせる（ステツプSM₁₀、
SM₁₁）。而してこの場合、いま順転スイツチ
BSWがオンされており、その結果、フリツプフ
ロツプ２６がセツト状態にあつて、アンドゲート
３３は開成され、またUP／downにカウンタ１７
には、アツプカウント指令が与えられている。そ
して信号Ｒは通常“１”として出力中であり、そ
のためアンドゲート３３の出力は、通常“１”で
あり、その信号がCPU２へ供給されると共に、
インバータ３４の出力が通常“０”となつて排他
的オアゲート３２₇〜３２₀の各一端およびフルア
ダー３０のキヤリー入力端子C_INへ夫々、トラン
スフアーゲート３５を介し供給される。なお、信
号CHRは、通常“１”として出力されており、
したがつてトランスフアーゲート３５、またはト
ランスフアーゲート群３１は通常開成している。

したがつて、前記ステツプSM₁₀、SM₁₁では、
前記時間データ「T8」が排他的オアゲート３２₇
〜３２₀により、反転されることなく、そのまま
フルアダー３０のＢ入力端子へ入力する。一方、
Ａ入力端子へは、NEラツチ２８の出力データ
（８ビツトオール“０”データ）がトランスフア
ーゲート群３１を介し入力し、したがつてそのと
きのフルアダーの結果データは「T8」となり、
NEラツチ２８へラツチされることになる。

次に、ステツプSM₁₂の判断処理では、ノアゲ
ート２９からの一致信号が“１”レベルで出力し
たか否かが判断される。而して、この場合、排他
的オアゲート２７₇〜２７₀へは夫々、UP／down
カウンタ１７の８ビツトオール“０”データと、
NEラツチ２８のラツチデータ「T8」が入力して
おり、したがつて不一致を示す“０”レベルの一
致信号がCPU２へ供給されることにより、ステ
ツプSM₁₄に進行し、而してリバーススイツチ１
Ｂが操作されてup／down信号の反転の有無が判
断され、「NO」であるから更にステツプSM₁₈に
進行し、録音中か否かが判断され、同様に
「NO」となつてステツプSM₂₀に進行し、リセツ
トスイツチ１Ａがオンされたか否かが判断され、
更に「NO」と判断されてステツプSM₁₂に復帰
する。そして、“１”レベルの一致信号が出力す
るまでの間、即ち、up／downカウンタ１７の計
数値データが時間データ「T8」に達するまでの
間、前記ステツプSM₁₂、SM₁₄、SM₁₈、SM₂₀、
SM₁₂、…が繰返され、楽音が発音されない休符
状態が続く。そして、“１”レベルの一致信号が
出力すると、２分休符の休符時間が終り、ステツ
プSM₁₃へ進行する。このステツプSM₁₃では、ア
ツプカウント中か、或いはダウンカウント中かの
判断が行なわれ、アツプカウント動作中であるこ
とが判断されてステツプSM₃に進行することにな
る。

次に、ステツプSM₃ではRAM５の２番地から
キーコード「C₃」と押鍵データ「０」、即ち、第
５図のデータ「C₃、オン」が読出されてCPU２
へ入力し、またステツプSM₄にてRAM５の３番
地が設定される。そしてステツプSM₅では、前記
押鍵データ「０」が判断され、ステツプSM₆に進
行して楽音作成部３に対しキーコード「C₃」と
キーオン信号が与えられ、その結果、前記メロデ
イの第１楽音が再生され、スピーカ６Ｒ，６Ｌか
ら放音開始されることになる。そして次にステツ
プSM₈では、RAM５の３番地から時間データ
「T3」が読出され、またステツプSM₉ではRAM
５の４番地が設定される。そして前記時間データ
「T3」はそのまま、フルアダー３０のＢ入力端子
へ印加される。一方、フルアダー３０のＡ入力端
子へはNEラツチ２８がラツチ中の時間データ
「T8」が入力中であり、したがつてフアルダー３
０のそのときの加算結果データは時間データ
「T11」と等しく、それがNEラツチ２８にあらた
にラツチされるほかに、排他的オアゲート２７₇
〜２７₀へ印加される（ステツプSM₁₁）。そして、
ステツプSM₁₂に進行し、前記一致信号が“１”
レベルで出力したか否かが判断され、而して
“１”レベルで出力するまでの間、前記ステツプ
SM₁₄、SM₁₈、SM₂₀、更にステツプSM₁₂に復帰
する各処理が夫々繰返し実行される。

そして前記キーコード「C₃」の第１楽音のオ
ン時間（時間デーダT3）が経過し、“１”レベル
の一致信号が出力すると、ステツプSM₁₃に進行
し、次いでステツプSM₃に進行し、RAM５の４
番地からキーコード「C₃」と離鍵データ「１」、
即ち、第５図のデータ「C₃、オフ」が読出され
る。また、ステツプSM₄ではRAM５の５番地が
設定される。そしてステツプSM₅では、前記離鍵
データ「１」が判断され、ステツプSM₇に進行し
て楽音作成部３に対し、キーコード「C₃」とキ
ーオフ信号が与えられ、前記第１楽音の放音が停
止される。次にステツプSM₈により、RAM５の
５番地から時間テーダ「T1」が読出され、また
ステツプSM₉ではRAM５の６番地が設定され
る。そしてステツプSM₁₀、SM₁₁により、前記時
間データ「T1」がフルアダー３０のＢ入力端子
へそのまま入力し、而してそのときＡ入力端子に
は、前回の結果データの時間データ「T11」が入
力しているから、フルアダー３０から出力する加
算結果データは「T12」となり、NEラツチ２８
にあらたにラツチされるほかに排他的オアゲート
２７₇〜２７₀へ印加される。そしてステツプ
SM₁₂に進行し、up／downカウンタ１７の計数値
が時間データ「T12」までアツプして“１”の一
致信号が出力するまでの間、前述したステツプ
SM₁₄、SM₁₈、SM₂₀、SM₁₂、…の各処理が繰返
され、而してこの間、前記第１楽音は消音してい
てキーオフ中となつている。また、“１”レベル
の一致信号が出力すると、ステツプSM₁₃に進行
し、更に、ステツプSM₃に進行する。

以上で前記第１楽音に対する再生処理が終了
し、而して、第２楽音以下の再生動作も同様に行
なわれる。

次に、前記ステツプSM₁₂において“１”の一
致信号が判断されたときに、修正作業のためにリ
バーススイツチ１Ｂを操作して、アツプカウント
をダウンカウントへ切換えた場合の動作を説明す
る。而してこの切換え操作により、フリツプフロ
ツプ２６がリセツトし、したがつてアンドゲート
３３が以後閉成して、その出力が“０”となり
CPU２およびインバータ３４に与えられる。ま
たup／downカウンタ１７には、ダウンカウント
指令が入力し、したがつてダウンカウント動作が
開始して巻戻し状態となる。そしてそのことがス
テツプSM₁₃において判断されると、第７図Ｂの
ステツプSM₂₂の処理が開始される。即ち、RAM
５からそのときのアドレスレジスタ７の番地に指
定されたエリアの処理データが読出される。例え
ば、10番地からデータ「G₃、オン」、（第５図、
第３楽音の押鍵コード）が読出される。そしてス
テツプSM₂₆により、アドレスレジスタ７は−１
されて９番地を設定される。次にステツプSM₂₄、
SM₂₅により、前記押鍵コードが判断され、あら
たに第３楽音の消音指令が与えられる。次に
RAM５の９番地から時間データ「T1」が読出さ
れ、またアドレスレジスタ７が−１されて８番地
とされる（ステツプSM₂₇、SM₂₈）。次にステツ
プSM₂₉により前記時間データ「T1」がフルアダ
ー３０に印加されるが、今の場合、信号CHRが
“１”によりインバータ３４の出力“１”がその
まま排他的オアゲート３２₇〜３２₀、フルアダー
３０のキヤリー入力端子C_INに印加される。その
結果、フルアダー３０は、Ａ入力端子へのNEラ
ツチ２８のそのときのラツチ時間データ「T16」
からＢ入力端子への前記時間データ「T1を減算
し、その結果データ「T15」をNEラツチ２８に
与えラツチさせる（ステツプSM₃₀）。したがつて
NEラツチ２８には、逆転開始されたために１番
地分巻戻された時間データ（「T15」）がラツチさ
れることになる。そしてステツプSM₁₂に進行し、
上述したように次に“１”の一致信号が出力する
までの間、ステツプSM₁₂、SM₁₄、SM₁₈、
SM₂₀、SM₁₂、…が繰返される。そして、リバー
ススイツチ１Ｂを操作してアツプカウントへ戻さ
ないうちに“１”の一致信号（前記時間データ
「T15」と一致）が出力すると、再びステツプ
SM₁₂、SM₁₃から第７図Ｂの前記フローチヤート
の処理に進行し、引続き巻戻し処理が実行され
る。そして、例えば、RAM５の６番地までが巻
戻され、第２楽音E₃が消音中にリバーススイツ
チ１Ｂを操作する。すると、ダウンカウントから
アツプカウントへ反転したことが、ステツプ
SM₁₄、SM₁₅にて判断され、ステツプSM₁₆へ進
行してアドレスレジス７が＋１され、次いでステ
ツプSM₈以下の順転方向への再生理が可能とな
る。従つて、第２楽音E₃から放音し始める。

ここで、レコードスイツチ１Ｃをオンして録音
状態を設定すると、ステツプSM₁₂、SM₁₄を介し
ステツプSM₁₈に至ると前記録音状態が判断され、
ステツプSM₁₉に進行する。そして訂正のキーが
次にオンされるまでの間は、ステツプSM₂₀、
SM₁₂、SM₁₄、SM₁₈、SM₁₉、SM₂₀、…が繰返さ
れる。そして、E₃がオフ中に修正のキー（第３
楽音G₃を修正する例えばキーF₃）をオンすると、
ステツプSM₁₉にてそのことが判断され、ステツ
プSM₂₁の録音状態へ移るための処理が実行され
る。

即ち、このステツプSM₂₁では、アドレスレジ
スタ７が−１されていまの場合、９番地が設定さ
れる。そして信号Ｒが一時的に“０”とされ、こ
れによりフルアダー３０は上述のように減算器と
して引続き作用するようにされる。そしてフルア
ダー３０はＡ入力端子へのNEラツチ２８からの
時間データ「T16」から、Ｂ入力端子へ入力する
RAM５の９番地からの時間データ「T1」を減算
し、その減算結果データ「T15」をNEラツチ２
８にラツチさせる。次いで信号Ｒは、再び“１”
に戻され、また信号CHが一時的に“１”とされ
て一時的に閉成されるトランスフアーゲート群１
３を介してNEラツチ２８からの前記時間データ
「T15」がPRラツチ１１へラツチされる。そして
信号CHは、通常の“０”に戻され、また、減算
器１４ではＡ入力端子へのup／downカウンタ１
７の計数値データ、即ち、修正した第３楽音F₃
のキーオン時の計数値データから、Ｂ入力端子へ
の前記時間データ「T15」とを減算する減算動作
が実行され、これにより第２楽音のあらたなキー
オフ時間が得られてRAM５の９番地に書込まれ
る。そして第４図のステツプRM₅に戻り、第３
楽音以下の上述した修正録音動作が可能となる。

なお、第７図ＢのステツプSM₂₆は巻戻し中に、
RAM５から離鍵コードが読出されたときの処理
であり、その離鍵コードのキーの楽音が１つ前の
番地の時間データ分再生放音開始可能となる。

第７図ＡのステツプSM₁₂において、“１”の一
致信号が出力していないとき、リバーススイツチ
１Ｂを操作して、例えばアツプカウントからダウ
ンカウントへ状態を反転させると、そのことがス
テツプSM₁₄、SM₁₅にて夫々判断され、次いでス
テツプSM₁₇に進行してアドレスレジスタ７が−
１されて巻戻し処理が行なわれ、あとは前記ステ
ツプSM₂₇へ進行して上述した巻戻し作業が可能
となる。他方、ダウンカウントからアツプカウン
トへ反転させたときには、ステツプSM₁₄、SM₁₅
はその巻戻し操作が判断され、ステツプSM₁₆へ
進行してアドレスレジスタ７が＋１され、次いで
ステツプSM₈以下の順転方向への再生処理が可能
となる。

RAM５の第２チヤンネル内のメロデイ情報
（第８図）のみを単独に再生放音する処理は、上
述した第１チヤンネルの場合と同様であり、而し
てこの第２チヤンネルの場合、最初に全休符の時
間データ「T16」が読出されるため、第１チヤン
ネルの２倍の時間だけ再生開始時から、休符状態
が続くことになる。

次に第７図Ｃのフローチヤートを参照して前記
第１チヤンネル、第２チヤンネルの２つのメロデ
イを同時に再生開始する処理の動作を説明する。
この場合、プレイスイツチ１Ｇをオンする。この
とき、スイツチS₁の処理が実行され、アドレスレ
ジスタ７はその先頭番地に１番地をプラスした１
番地が設定される。次にステツプS₂により、第１
チヤンネル、第２チヤンネルの各１番地から時間
データ「T8」、「T16」が夫々読出され、各フル
アダー３０を介し、各NEラツチ２８に夫々ラツ
チされる（スイツチS₃）。そしてCPUは信号FF
を“１”としてトランスフアーゲート３６を開成
させ、テンポ発振器１８の出力端子Hiから出力
する最高速の信号の最高速のクロツクとして取出
してup／downカウンタ１７へ印加させる。これ
により各カウンタ１７は共に、最高速のアツプカ
ウント動作を共に実行し（スイツチS₄）、また
“１”の一致信号が出力したか否かの判断処理
（スイツチS₅）を実行する。而して再生開始時か
ら各カウンタ１７の計数値データが時間データ
「T8」に達すると、第１チヤンネルにおいて先
ず、“１”の一致信号が出力し、これが判断され
てステツプS₆に進行し、信号FFが“０”に設定
されて各チヤンネルのカウンタ１７は共に、その
カウント動作を一時停止される。そしてスイツチ
S₇に進行し、各チヤンネルの各減算器３８では、
各NEラツチ２８に夫々ラツチしておいた時間デ
ータ「T8」、「T16」から現在のup／downカウン
タ１７の計数値データ「T8」を夫々減算し、各
結果データ「T0」、「T8」を夫々、対応するNE
ラツチ２８へ夫々ラツチさせる（スイツチS₈）。
そして各アドレスレジスタ７が＋１されて各チヤ
ンネルとも２番地が設定され（スイツチS₉）、次
いでステツプS₁₀に進行し、各カウンタ１７はト
ランスフアーゲート２３，２４，２５の何れかか
ら出力する設定テンポによるクロツクを計数開始
し、ステツプSM₁₂に進行して通常の再生処理動
作が開始される。即ち、以上の処理によつて、第
１チヤンネル、第２チヤンネルを同時に再生開始
したときには、いまの例では、第１チヤンネルの
最初の時間データ「T8」の時間分頭初に早送り
され、つまり、第９図の楽譜の第１チヤンネルの
２分休符が早送り処理により無視されて、直ちに
第１チヤンネルの第１楽音C₃再生放音が開始さ
れる。第１０図の楽譜は、この状態を説明するも
のであり、楽譜上では、第１チヤンネルのメロデ
イは、２分休符がなくなり、また、第２チヤンネ
ルのメロデイでは、全休符が２分休符に変更され
る状態に夫々変化する。したがつて、休符から開
始する曲があるときには、その曲の休符は無効と
なり、無音状態が発生せず、聞きづらくなくなる
ものである。

なお、前記実施例では、RAM５の２つのチヤ
ンネルに１曲ずつ、はじめに休符のある曲のメロ
デイ情報を録音しておき、次いで両チヤンネルを
同時に再生するときにのみ、前記休符を無視して
何れか一方の曲の演奏を直ちに開始させるように
したが、各チヤンネルにおいても、そのチヤンネ
ルだけを再生するときに、休符からはじまる曲の
ときには、休符をスキツプして直ちに再生放音さ
せるようにしてもよい。この場合、メモリの先頭
番地が休符情報の際は、「２」番地から読出すよ
うにすればよい。更に、前記実施例では、カウン
タの早送り機能によつて、楽曲の頭の休符をスキ
ツプさせたが、両チヤンネルの休符の時間情報を
比較して、短かい方の休符時間を両時間情報から
減じて再生処理するようにしスキツプしても差し
つかえない。また、メモリのチヤンネル数は、３
または４以上であつてもよく、勿論、メモリの数
は、１個に限らず、複数であつてもよい。

〔発明の効果〕

この発明は、以上説明したように、休符から始
まる楽曲の自動演奏を開始する際に、該休符を無
視したり該休符の休符長を短縮したりするように
したので、休符から始まる楽曲の自動演奏を行う
場合であつても、自動演奏の開始の指示後直ちに
楽音の発生が開始されるような自動演奏装置を実
現することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の電子楽器の全体
の回路構成図、第２図は鍵盤スイツチ部１の一部
のスイツチの具体的構成図、第図は録音部８の詳
細回路図、第４図はメロデイ情報の録音処理のフ
ローチヤートを示す図、第４図はRAM５におけ
る第７図に示すメロデイ情報の記憶状態図、第５
図はRAM５の第１チヤンネル内のメロデイ情報
の記憶状態図、第６図は再生部９の詳細回路図、
第７図Ａ，Ｂ，Ｃは夫々、前記メロデイ情報の再
生処理のフローチヤートを示す図、第８図は
RAM５の第２チヤンネル内のメロデイ情報の記
憶状態図、第９図は前記第１チヤンネル、第２チ
ヤンネルに録音される２つの曲を夫々示す楽譜の
図、第１０は第９図の楽譜の各曲を同時に再生さ
せたときに、表われる各曲の状態を示す楽譜の図
である。１……鍵盤スイツチ部、１Ａ……リセツトスイ
ツチ、１Ｂ（ASW）……リバーススイツチ（転転
スイツチ）、１Ｃ……レコードスイツチ、１Ｄ…
…エンドスイツチ、１Ｅ……スタートスイツチ、
１F₁……第１チヤンネル指定スイツチ、１F₂…
…第２チヤンネル指定スイツチ、１Ｇ……プレイ
スイツチ、２……CPU、３……楽音作成部、４
……定位制御部、５……RAM、６Ｒ，６Ｌ……
スピーカ、７……アドレスレジスタ、８……録音
部、９……再生部、１１……PRラツチ、１４…
…減算器、１７……up／downカウンタ、１８…
…テンポ発振器、１９……テンポボリユーム、２
１，２２，２６……フリツプフロツプ、２８……
NEラツチ、３０……フルアダー、３６……トラ
ンスフアーゲート、３８……減算器、BSW……
順転スイツチ、CSW……テンポ加速スイツチ、
DSW……スローテンポスイツチ、ESW……テン
ポストツプスイツチ、ESW……ノーマルスイツ
チ。

Claims

【特許請求の範囲】１楽音情報を記憶する記憶手段と、この記憶手段から上記楽音情報を順次読み出す
読出手段と、この読出手段により読み出された上記楽音情報
に基づいて楽曲の自動演奏を行う自動演奏手段
と、この自動演奏手段により楽曲の自動演奏を開始
する際に、上記読出手段により読み出された上記
楽音情報が休符を示す情報であるか否かを判断す
る判断手段と、この判断手段により上記読出手段により読み出
された楽音情報が休符を示す情報であると判断さ
れた場合に、当該休符を示す楽音情報を無視して
上記楽曲の自動演奏を行うよう上記自動演奏手段
を制御する制御手段と、を具備したことを特徴とする自動演奏装置。２第１の楽曲を表現する楽音情報と第２の楽曲
を表現する楽音情報とを記憶する記憶手段と、この記憶手段から上記楽音情報を順次読み出す
読出手段と、この読出手段により読み出された上記楽音情報
に基づいて上記第１の楽曲及び上記第２の楽曲の
自動演奏を行う自動演奏手段と、この自動演奏手段により上記第１の楽曲及び上
記第２の楽曲の自動演奏を開始する際に、上記読
出手段により読み出された上記第１の楽曲を表現
する楽音情報の示す第１の休符長と上記第２の楽
曲を表現する楽音情報を示す第２の休符長とを比
較し、より短い休符長を示す楽音情報に対応する
時間だけ休符処理を短縮して上記第１の楽曲及び
上記第２の楽曲の自動演奏を行うよう上記自動演
奏手段を制御する制御手段と、を具備したことを特徴とする自動演奏装置。