JPH0451967B2 - - Google Patents

Info

Publication number
JPH0451967B2
JPH0451967B2 JP62123863A JP12386387A JPH0451967B2 JP H0451967 B2 JPH0451967 B2 JP H0451967B2 JP 62123863 A JP62123863 A JP 62123863A JP 12386387 A JP12386387 A JP 12386387A JP H0451967 B2 JPH0451967 B2 JP H0451967B2
Authority
JP
Japan
Prior art keywords
pattern
area
substrate
alignment marks
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62123863A
Other languages
English (en)
Other versions
JPS6312133A (ja
Inventor
Hideki Ine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62123863A priority Critical patent/JPS6312133A/ja
Publication of JPS6312133A publication Critical patent/JPS6312133A/ja
Publication of JPH0451967B2 publication Critical patent/JPH0451967B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は比較的大面積の連続的又はとぎれない
パターンが形成されたパターン形成基板に関し、
特に液晶、集積回路、CCD、ラインセンサ等の
製造に使用する連続パターンが形成される比較的
大面積なパターン形成基板に関する。
〔従来技術および発明が解決しようとする問題点〕
近年、上述した液晶、集積回路、CCD、ライ
ンセンサ等の製造分野においては、大面積の連続
或いは途切れのないパターンを形成することが望
まれている。
特にCCD、ラインセンサの分野においては、
大面積で且つ矩形の連続パターンを形成すること
が強く望まれている。
パターンの連続性を保証するために、同一サイ
ズの単一のマスクを光学的リソグラフイー法等に
より大面積の基板に集積パターンを形成するのが
最も都合良い。
しかしながら、大面積の基板は特別困難なく作
ることができるけれども大きなマスクの製造は実
現が困難である。これは主として技術的難易およ
びそれに伴う製造コストの上昇のためである。
本発明の目的は、比較的大面積の連続的パター
ンを形成したパターン形成基板を提供すうことに
ある。
〔問題点を解決するための手段〕
本発明は前述の目的を達成するために、連続パ
ターンが形成される基板の領域を少なくとも2つ
の区域に分割し、且つこれらの区域用のアライメ
ントマークを前記領域外に前記区域ごとに形成
し、基板の各区域に転写されるパターンの構成部
分を互いに整合させている。
前述の通り大面積マスクの製造は未だ実用段階
ではない。このため本発明では、現在製造可能な
マスクのような比較的小面積なマスクが、基板に
連続的なパターンを形成するために使用される。
連続パターンが転写される同一基板内の領域(以
下パターン転写領域と称する)は、少なくとも2
つの区域に分割され、パターン転写は例えば異な
るパターン構成部分を有する少なくとも2つのマ
スクを介して区域に対して続けて行なわれる。そ
の結果一つの完全なパターンが基板に転写され
る。
従来知られているように半導体回路デバイスの
製造は、異なる回路パターンを有する異なるマス
クの使用によりウエハのような基板の同一区域に
対してパターン転写を繰り返す必要がある。パタ
ーン転写を繰り返す際、これらの異なるパターン
をお互いに高い重ね合わせ精度を重ね合わせなけ
ればならない。しかしながらマスクを使用した最
初のパターン転写に関し本質的には位置合わせ精
度は必要とされない。なぜならば、最初のパター
ン転写のときにいかなるパターンもウエハに形成
されず、且つ又転写されるマスクのパターンはそ
れ自体一体であり、一つの完全なパターンの一構
成部分ではない。
他方基板のパターン転写領域は複数の区域に分
割され、異なるパターン構成部分を有する異なる
マスクの使用により複数の区域にパターン転写を
連続的に行なうならば、それぞれ基板内の区域に
まず転写されるパターン構成部分の間でアライメ
ントを確立しなければならない。言いかえれば基
板内の複数の区域に関して第1のパターン転写す
るとき、パターン構成部分のアライメントが、基
板に形成されるべきパターンの連続性を保証する
ために望まれる。
これを達成するならば、継続的なパターン転写
工程の間基板内の区域に続けて転写されるパター
ン構成部分間のアライメントは、基板内の同一区
域に転写されるパターン構成部分と既に転写され
たパターン構成部分との間の重ね合わせ精度を追
求することによつてのみ自動的に保証される。
〔実施例の説明〕
第1図を参照するとガラス板、シリコンウエハ
等のような基板は、連続的なパターンが転写され
るパターン転写領域1を面上に有する。基板の外
側境界は図面を簡略化するために図示されていな
い。パターン転写領域1の中心は記号Cで示され
ている。パターン転写領域1は中心Cに関して上
側半分区域および下側半分区域に分割されてい
る。パターン転写領域1の長さの半分に略等しい
長さ又は幅を有するマスクが記号2で示されてい
る。マスク2の面上には、アライメントマーク3
〜6のみがお互いに関して且つマスク2の中心に
関して予め定められた位置関係に形成されてい
る。回路パターンはマスク2に形成されていな
い。アライメントマーク3および4はパターン転
写領域1の上半分区域用のものであり、アライメ
ントマーク5および6は領域1の下半分区域用の
ものである。
パターン転写領域1に対してパターンを転写す
るに先立つて、マスク2の中心がパターン転写領
域1の中心Cと一致し、アライメントマーク3お
よび5或いは4および6を連結する方向がパター
ン転写領域1の長さ方向と実質的に平行になるよ
うに、マスク2を基板の上又は上方に置く。この
配置によつてアライメントマーク3および4は、
中心Cに関して基板の上半分区域の上又は上方で
且つパターン転写領域1より他の区域の上又は上
方の位置におかれ、一方アライメントマーク5お
よび6は、パターン転写領域1より他の基板の下
半分区域の上又は上方の位置におかれる。
次にマスク2は照射源によつて照射され基板上
に塗布されたフオトレジストは、マスク2を通し
て伝達された光ビームにさらされる。これによつ
てアライメントマーク3〜6はパターン転写領域
1より他の基板の区域に転写される。アライメン
トマーク3〜6の像は既知の現像法によつて可視
化される。
上述の作業によつて実素子パターンを有する実
素子マスクと基板の間のアライメントを可能にす
るためのアライメントマークが基板に設けられ
る。
第2〜4図を参照してパターン転写領域1に対
するパターン転写を説明する。
本実施例において、一つの完全なパターンの相
補的な半分部を有する2つの実素子マスク7およ
び8は、パターン転写領域1の区域の数に従つて
使用される。マスク7および8はそれぞれ、回路
パターンの構成部分に加えて、基板のアライメン
トマーク3および4(又は5および6)に対応す
るアライメントマーク11を備えている。
アライメントマーク3,4,5,6および11
間の位置関係は予め次のとおり決定される。マス
ク7および8を並べて配置するとき確立されるマ
スク7および8のアライメントマーク11間の位
置関係は、マスクのパターン構成部分が正確な連
続パターンを画定するために正確に接続されるよ
うなものであり、アライメントマーク3〜6の間
の位置関係と正確に同一又は厳密に一致する。既
知のエレクトロンビームパターニング法等を使用
することによつて、アライメントマーク3〜6,
11をそれぞれマスク2,7および8上に、上述
の位置関係を正確に維持して容易に形成すること
ができる。
例えばパターン転写領域1の上半分区域へのパ
ターン転写を最初に望む場合、マスク7は基板の
上半分区域の上又は上方におかれ、しかる後アラ
イメントマーク間の間隔が第4図に示されるよう
にお互いに等しくなるまで特開昭53−090872号に
開示されているような既知の方法で、基板に対す
るマスク7の位置合わせがアライメントマーク
3,4および11を介して適宜行なわれる。この
位置合わせ作業が終わつたら、マスク7と基板の
上半分区域との間に正確な位置関係が確立され、
かくて基板の上半分区域の露光が行なわれる。こ
の露光中アライメントマーク11の区域と同じく
基板の下半分区域は、適当な遮蔽部材によつて露
光ビームに対して保護される。
その後類似パターン転写法がパターン転写領域
1の下半分区域に対して行なわれる。このこと
は、領域1の上半分区域に対してフオトレジスト
材料の処理をするに先立つてあるいは処理した後
のいずれかで行なうのが良い。
パターン転写領域1上へ転写されるパターン構
成部分の連続性の程度は、(もし現実に製造でき
るならば)領域1を覆う大面積を備えた単一のマ
スクで達成される連続性に対しわずかに劣るもの
である。しかしかかるわずかな劣りは以下の理由
から十分無視することができる。液晶、或る種の
IC,CCD、ラインセンサ等に必要な製造精度は
VLSIのような大面積ICに必要な精度と比べてそ
れ程きびしくない。パターン構成部分間の十分な
程度のアライメントはアライメントマーク3〜6
によつて満足される。
パターン転写領域1の区域の各々に対してパタ
ーン転写を繰り返すことを要求される場合に、基
板に形成されるアライメントマーク3〜6および
アライメントマーク11と類似の方法で次のマス
クに形成されるアライメントマークによつて、既
に転写されるパターンとのアライメントを達成し
ながら、次のマスクを通してパターン転写を繰り
返す。
第5図は、アライメントマークの位置を決定す
るときなされる考慮を説明するための図面であ
る。第5図の配置において、アライメントマーク
5および6は互いに距離Dだけ離れており、アラ
イメントマーク3および6はそれぞれ距離L4
よびL5だけ領域1の中心線9から離れている。
L4とL5の和はL2である。同じくアライメントマ
ーク3および6はそれぞれ距離L1およびL3だけ
領域1の対応する縁から離れている。アライメン
トマーク3および4により達成されるアライメン
トが誤差±Δを含むならば、回転方向の誤差即ち
Δθはtan-1(2Δ/D)で与えられる。このとき第
5図で領域1の上縁は距離L1だけアライメント
マーク3から離れているので、X方向にL1・sin
(Δθ)およびY方向にL1[1−cos(Δθ)]だけず
れることとなる。
この場合アライメントマークの位置が不等式D
>L1を満足するように決定されるならば問題は
ないが、通常、特に細長い形状のラインセンサの
場合には領域1の寸法限定により不等式D<L1
が成り立つ。このためパターン転写領域の縁部に
おいて±Δ以下の位置ずれが発生する。特にL4
=L5=0(2つのアライメントマークのみが形成
されることを意味する)が満足される場合縁部で
の重ね合わせ精度は最も悪くなる。上記の観点か
ら距離Dを大きくし、アライメントマークを区域
の対応する中心の近くの位置に即ち第5図におい
てL1=L4およびL3=L5を満足する位置に配置す
るのが好ましい。
〔発明の効果〕
以上の如く、本発明の基板によれば、比較的大
面積で連続的なパターンをその表面に有すること
ができる。
【図面の簡単な説明】
第1図は、本発明に従つて基板にアライメント
マークを形成するとき基板とマスクとの位置関係
を概略的に示した平面図である。第2図および第
3図は本発明の基板に対するパターン転写の方法
を概略的に示した平面図である。第4図はアライ
メントを達成するときアライメントマークを示す
拡大図である。第5図は、アライメントマークの
位置を決定する際なされる考慮を説明するための
図である。 1……パターン転写領域、3,4,5,6……
アライメントマーク。

Claims (1)

    【特許請求の範囲】
  1. 1 第1並び第2アライメントマークが形成され
    ているアライメントマーク領域と、実素子を構成
    するためのパターンの第1部分が前記第1アライ
    メントマークを用いて位置決めされ、所定の状態
    で焼付けられている第1実素子領域と、前記パタ
    ーンの第2部分が前記第2アライメントマークを
    用いて位置決めされ、前記第1部分に対して所定
    の状態で焼付けられている第2実素子領域を有
    し、前記第1並び第2実素子領域は前記アライメ
    ントマーク領域を挟まないように配置されている
    ことを特徴とするパターン形成基板。
JP62123863A 1987-05-22 1987-05-22 パタ−ン形成基板 Granted JPS6312133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62123863A JPS6312133A (ja) 1987-05-22 1987-05-22 パタ−ン形成基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62123863A JPS6312133A (ja) 1987-05-22 1987-05-22 パタ−ン形成基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59035330A Division JPS60180119A (ja) 1984-02-28 1984-02-28 アライメントマ−ク作成方法

Publications (2)

Publication Number Publication Date
JPS6312133A JPS6312133A (ja) 1988-01-19
JPH0451967B2 true JPH0451967B2 (ja) 1992-08-20

Family

ID=14871247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62123863A Granted JPS6312133A (ja) 1987-05-22 1987-05-22 パタ−ン形成基板

Country Status (1)

Country Link
JP (1) JPS6312133A (ja)

Also Published As

Publication number Publication date
JPS6312133A (ja) 1988-01-19

Similar Documents

Publication Publication Date Title
US4883359A (en) Alignment method and pattern forming method using the same
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
JPS6227729B2 (ja)
US6027859A (en) Semiconductor substrate having extended scribe line test structure and method of fabrication thereof
JPH0451967B2 (ja)
US5665645A (en) Method of manufacturing a semiconductor device using reticles
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH10213896A (ja) レチクル
JP2748029B2 (ja) 位置合わせマーク作成方法
JPH0362010B2 (ja)
JPH118184A (ja) 半導体装置の製造方法および半導体製造装置
JPS60180119A (ja) アライメントマ−ク作成方法
JPH0144009B2 (ja)
JP3624920B2 (ja) 露光方法
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR0147641B1 (ko) 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
JPH02135343A (ja) マスク
JPS588132B2 (ja) 集積回路製造方法
JPH0495956A (ja) リソグラフィマスク及びマスクパターン転写方法
JPS622764Y2 (ja)
JP2596415B2 (ja) 半導体装置の製造方法
JPH10154649A (ja) フォトマスクの位置合わせ方法
JPH03167817A (ja) 露光装置
JP2764925B2 (ja) 半導体装置の製造方法
JPS63309953A (ja) フオトマスク

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term