JPH0452560B2 - - Google Patents
Info
- Publication number
- JPH0452560B2 JPH0452560B2 JP57181148A JP18114882A JPH0452560B2 JP H0452560 B2 JPH0452560 B2 JP H0452560B2 JP 57181148 A JP57181148 A JP 57181148A JP 18114882 A JP18114882 A JP 18114882A JP H0452560 B2 JPH0452560 B2 JP H0452560B2
- Authority
- JP
- Japan
- Prior art keywords
- pipeline
- history information
- state
- information recording
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、パイプライン方式を用いた中央処理
装置の履歴情報記録方式に係り、特に、パイプラ
インの各ステートが有効なときのみ履歴情報の記
録を行い、該パイプラインの全ステートが無効な
ときには、該無効な期間のサイクル回数のみを記
録して、履歴情報の記録を圧縮する履歴情報記録
圧縮方式に関する。
装置の履歴情報記録方式に係り、特に、パイプラ
インの各ステートが有効なときのみ履歴情報の記
録を行い、該パイプラインの全ステートが無効な
ときには、該無効な期間のサイクル回数のみを記
録して、履歴情報の記録を圧縮する履歴情報記録
圧縮方式に関する。
(b) 従来技術の問題点
従来のパイプライン方式を用いた中央処理装置
に於ける履歴情報記録方式は、該履歴情報を書込
むメモリに、該パイプラインの各ステートの有
効、無効に関係なく、クロツクに同期して書込み
を行つており、保守業務等で必要とされない、該
パイプラインの全ステートが無効である時の各ス
テートの無効データが書込まれている。
に於ける履歴情報記録方式は、該履歴情報を書込
むメモリに、該パイプラインの各ステートの有
効、無効に関係なく、クロツクに同期して書込み
を行つており、保守業務等で必要とされない、該
パイプラインの全ステートが無効である時の各ス
テートの無効データが書込まれている。
従つて、容量に限度のあるメモリに不必要なデ
ータが書込まれており、必要とするデータが不足
するという欠点がある。
ータが書込まれており、必要とするデータが不足
するという欠点がある。
(c) 発明の目的
本発明の目的は上記欠点を除くため、パイプラ
インの各ステートが有効な時のみ、各種のデータ
を履歴情報記録メモリに書込み、且つ、該パイプ
ラインの全ステートが無効であつた期間のサイク
ル回数を書込むことにより、該パイプラインのつ
ながりも、従来通り認識できる履歴情報記録圧縮
方式を提供することにある。
インの各ステートが有効な時のみ、各種のデータ
を履歴情報記録メモリに書込み、且つ、該パイプ
ラインの全ステートが無効であつた期間のサイク
ル回数を書込むことにより、該パイプラインのつ
ながりも、従来通り認識できる履歴情報記録圧縮
方式を提供することにある。
(d) 発明の構成
本発明の構成は、パイプライン方式を用いた中
央処理装置において、パイプラインの各ステート
の有効Ｖ１，Ｖ２，〜）な時に、該パイプライン
の有効ステートのデータ（DATA１，２，３，
〜）９をメモリ１０に書き込む手段１１，１２，
１３，１７と、 パイプラインの全ステートが無効である期間の
サイクル回数CRT９を、該メモリ１０に書込む
手段１４，１５，１６とを設け、 履歴情報の記録を圧縮して記録するようにした
ものである。
央処理装置において、パイプラインの各ステート
の有効Ｖ１，Ｖ２，〜）な時に、該パイプライン
の有効ステートのデータ（DATA１，２，３，
〜）９をメモリ１０に書き込む手段１１，１２，
１３，１７と、 パイプラインの全ステートが無効である期間の
サイクル回数CRT９を、該メモリ１０に書込む
手段１４，１５，１６とを設け、 履歴情報の記録を圧縮して記録するようにした
ものである。
(e) 発明の実施例
第１図は、本発明の一実施例を示す回路ブロツ
ク図である。第２図は、第１図の動作を説明する
タイムチヤートである。
ク図である。第２図は、第１図の動作を説明する
タイムチヤートである。
第１図において、レジスタ１，２，３，４はパ
イプラインの各々ステートにおける有効信号Ｖ
１，Ｖ２，Ｖ３，Ｖ４が、それぞれ格納される。
又、レジスタ５，６，７，８には、それぞれのパ
イプラインの各ステートの上記Ｖ１，Ｖ２，Ｖ
３，Ｖ４信号に同期した各種のデータが格納され
る。レジスタ１，２，３，４の各出力は、OR回
路１７に示す如く、該OR回路１７を経てカウン
タCTR１４、及び、加算器１３、及び、ゲート
WE１２に入る。
イプラインの各々ステートにおける有効信号Ｖ
１，Ｖ２，Ｖ３，Ｖ４が、それぞれ格納される。
又、レジスタ５，６，７，８には、それぞれのパ
イプラインの各ステートの上記Ｖ１，Ｖ２，Ｖ
３，Ｖ４信号に同期した各種のデータが格納され
る。レジスタ１，２，３，４の各出力は、OR回
路１７に示す如く、該OR回路１７を経てカウン
タCTR１４、及び、加算器１３、及び、ゲート
WE１２に入る。
又、レジスタ１，２，３，４の各出力は、
NOR回路１６に入り、加算器１５を経て、カウ
ンタCTR１４を歩進させ、該カウンタCTR１４
の計数値を“＋１”する。この回路は、上記パイ
プラインの全ステートが無効であるとき、その期
間のサイクル数を、クロツク速度で計数していこ
とになる。該カウンタCTR１４の計数値は、書
込みレジスタ９の「CTR」部に１クロツク遅れ
て格納される。
NOR回路１６に入り、加算器１５を経て、カウ
ンタCTR１４を歩進させ、該カウンタCTR１４
の計数値を“＋１”する。この回路は、上記パイ
プラインの全ステートが無効であるとき、その期
間のサイクル数を、クロツク速度で計数していこ
とになる。該カウンタCTR１４の計数値は、書
込みレジスタ９の「CTR」部に１クロツク遅れ
て格納される。
第２図のタイムチヤートにおいて、カウンタ１
４として示したように、該カウンタ１４の値がｎ
であつたとすると、パイプラインの有効信号Ｖ
１，Ｖ２，Ｖ３，Ｖ４がないとき、次のクロツク
でｎ＋１となる。OR回路１７の出力は、該カウ
ンタCTR１４をリセツトする信号として機能し
ており、パイプラインのあるステートの有効信
号、例えば、Ｖ１が入ると、該カウンタCTR１
４はリセツトされる。
４として示したように、該カウンタ１４の値がｎ
であつたとすると、パイプラインの有効信号Ｖ
１，Ｖ２，Ｖ３，Ｖ４がないとき、次のクロツク
でｎ＋１となる。OR回路１７の出力は、該カウ
ンタCTR１４をリセツトする信号として機能し
ており、パイプラインのあるステートの有効信
号、例えば、Ｖ１が入ると、該カウンタCTR１
４はリセツトされる。
従つて、上記書込みレジスタ９の「CTR」部
には、パイプラインの全ステートが無効である期
間が続いている限り、その期間をクロツク速度で
計数して、そのサイクル数を記録する。｛第２図
のタイムチヤートにおける「レジスタ９CTR」
の欄参照｝ 又、書込みレジスタ９のＶ１，Ｖ２，Ｖ３，Ｖ
４には、それぞれレジスタ１，２，３，４の有効
信号が、それぞれ格納され、該書込みレジスタ９
の「DATA１，DATA２，DATA３，DATA
４」部には、それぞれ、レジスタ５，６，７，８
に格納されている各パイプラインステートの各種
データがそれぞれ格納される。
には、パイプラインの全ステートが無効である期
間が続いている限り、その期間をクロツク速度で
計数して、そのサイクル数を記録する。｛第２図
のタイムチヤートにおける「レジスタ９CTR」
の欄参照｝ 又、書込みレジスタ９のＶ１，Ｖ２，Ｖ３，Ｖ
４には、それぞれレジスタ１，２，３，４の有効
信号が、それぞれ格納され、該書込みレジスタ９
の「DATA１，DATA２，DATA３，DATA
４」部には、それぞれ、レジスタ５，６，７，８
に格納されている各パイプラインステートの各種
データがそれぞれ格納される。
そして、上記OR回路１７の出力が加算器１３
に入り、履歴情報記録メモリ１０のアドレスレジ
スタADR１１が示すアドレスが「ｍ」であつた
とすると、該アドレス「ｍ」を“＋１”して「ｍ
＋１」とすると共に、ゲート１２を開き、該履歴
情報記録メモリ１０のライトネーブルWE信号を
送出して、上記書込みレジスタ９の内容を、該履
歴情報記録メモリ１０に書込む。｛第２図のタイ
ムチヤートで、「レジスタ９、ゲート１２、レジ
スタ１１の各欄を参照｝ 従つて、該履歴情報記録メモリ１０はパイプラ
インの各ステートの有効信号Ｖ１，Ｖ２，Ｖ３，
Ｖ４の何れかが送出されているときのみ、その時
の書込みレジスタ９の内容を書込み、該パイプラ
インの全ステートが無効であると、その無効期間
のサイクル数を、該書込みレジスタ９の「CTR」
部に格納するが、該書込みレジスタ９の該履歴情
報記録メモリ１０への書込みは行われない。即
ち、該全ステートが無効である無効ステートの期
間のデータは無視される。
に入り、履歴情報記録メモリ１０のアドレスレジ
スタADR１１が示すアドレスが「ｍ」であつた
とすると、該アドレス「ｍ」を“＋１”して「ｍ
＋１」とすると共に、ゲート１２を開き、該履歴
情報記録メモリ１０のライトネーブルWE信号を
送出して、上記書込みレジスタ９の内容を、該履
歴情報記録メモリ１０に書込む。｛第２図のタイ
ムチヤートで、「レジスタ９、ゲート１２、レジ
スタ１１の各欄を参照｝ 従つて、該履歴情報記録メモリ１０はパイプラ
インの各ステートの有効信号Ｖ１，Ｖ２，Ｖ３，
Ｖ４の何れかが送出されているときのみ、その時
の書込みレジスタ９の内容を書込み、該パイプラ
インの全ステートが無効であると、その無効期間
のサイクル数を、該書込みレジスタ９の「CTR」
部に格納するが、該書込みレジスタ９の該履歴情
報記録メモリ１０への書込みは行われない。即
ち、該全ステートが無効である無効ステートの期
間のデータは無視される。
又、このとき、アドレスレジスタADR１１も、
該履歴情報記録メモリ１０のアドレスを“＋１”
しないため、該履歴情報記録メモリ１０は、該パ
イプラインのいずれかのステートが有効である時
のみ、該ステートのデータを履歴情報記録メモリ
１０に記録することができ、且つ、次の該パイプ
ラインのいずれかのステート（通常は、最初のス
テート）の有効信号Ｖ１，〜が付勢されたとき、
その時点までに計数されている。該パイプライン
の全ステートが無効である期間のサイクル数（書
込みレジスタ９の「CTR」部に格納されている）
を該履歴情報記録メモリに記録することができ
る。
該履歴情報記録メモリ１０のアドレスを“＋１”
しないため、該履歴情報記録メモリ１０は、該パ
イプラインのいずれかのステートが有効である時
のみ、該ステートのデータを履歴情報記録メモリ
１０に記録することができ、且つ、次の該パイプ
ラインのいずれかのステート（通常は、最初のス
テート）の有効信号Ｖ１，〜が付勢されたとき、
その時点までに計数されている。該パイプライン
の全ステートが無効である期間のサイクル数（書
込みレジスタ９の「CTR」部に格納されている）
を該履歴情報記録メモリに記録することができ
る。
(f) 発明の効果
以上、詳細に説明したように、本発明の履歴情
報記録圧縮方式においては、パイプラインを用い
た中央処理装置における履歴情報記録方式におい
て、パイプラインのいずれかのステートが有効が
ときのみ、各ステートの各種データを記録し、保
守業務に不要な、該パイプラインの全ステートが
無効な時の各ステートのデータを記録することな
く無視して、その全パイプラインが無効である期
間のサイクル数を記録しておいて、次の該パイプ
ラインのあるステートが有効になつたとき、上記
サイクル数と、該ステートを含む各ステートの各
種のデータを履歴情報記録メモリに記録すること
で、限度のあるメモリに必要な履歴情報のみを記
録することができ、その効果は大なるものがあ
る。
報記録圧縮方式においては、パイプラインを用い
た中央処理装置における履歴情報記録方式におい
て、パイプラインのいずれかのステートが有効が
ときのみ、各ステートの各種データを記録し、保
守業務に不要な、該パイプラインの全ステートが
無効な時の各ステートのデータを記録することな
く無視して、その全パイプラインが無効である期
間のサイクル数を記録しておいて、次の該パイプ
ラインのあるステートが有効になつたとき、上記
サイクル数と、該ステートを含む各ステートの各
種のデータを履歴情報記録メモリに記録すること
で、限度のあるメモリに必要な履歴情報のみを記
録することができ、その効果は大なるものがあ
る。
第１図は本発明の一実施例を示す回路のブロツ
ク図、第２図は第１図の動作を説明するタイムチ
ヤートである。 図面において、１，２，３，４，５，６，７，
８，９，１１はレジスタ、１０は履歴情報記録メ
モリ、又は、メモリ、１２はゲートWE、１３，
１５は加算器、１４はカウンタCTRである。
ク図、第２図は第１図の動作を説明するタイムチ
ヤートである。 図面において、１，２，３，４，５，６，７，
８，９，１１はレジスタ、１０は履歴情報記録メ
モリ、又は、メモリ、１２はゲートWE、１３，
１５は加算器、１４はカウンタCTRである。
Claims (1)
- 【特許請求の範囲】 １ パイプライン方式を用いた中央処理装置にお
いて、パイプラインの各ステートが有効（Ｖ１，
Ｖ２，〜）な時に、該パイプラインの有効ステー
トのデータ（DATA１，２，３，〜）９をメモ
リ１０に書き込む手段１１，１２，１３，１７
と、 パイプラインの全ステートが無効である期間の
サイクル回数CTR９を、該メモリ１０に書込む
手段１４，１５，１６とを設け、 履歴情報の記録を圧縮して記録することを特徴
とする履歴情報記録圧縮方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181148A JPS5969853A (ja) | 1982-10-15 | 1982-10-15 | 履歴情報記録圧縮方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181148A JPS5969853A (ja) | 1982-10-15 | 1982-10-15 | 履歴情報記録圧縮方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5969853A JPS5969853A (ja) | 1984-04-20 |
| JPH0452560B2 true JPH0452560B2 (ja) | 1992-08-24 |
Family
ID=16095719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181148A Granted JPS5969853A (ja) | 1982-10-15 | 1982-10-15 | 履歴情報記録圧縮方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5969853A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875256A (ja) * | 1981-10-28 | 1983-05-06 | Fuji Electric Co Ltd | 実行命令遂行状態のモニタ方式 |
-
1982
- 1982-10-15 JP JP57181148A patent/JPS5969853A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5969853A (ja) | 1984-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61125641A (ja) | デ−タ圧縮制御方式 | |
| JPH0452560B2 (ja) | ||
| US4833466A (en) | Pulse code modulation decommutator interfacing system | |
| SU1101832A1 (ru) | Устройство дл обработки и сжати информации | |
| SU1168958A1 (ru) | Устройство дл ввода информации | |
| SU1686451A1 (ru) | Устройство дл сопр жени источника информации с процессором | |
| SU1689957A1 (ru) | Устройство пр мого доступа в пам ть ЭВМ | |
| SU1376074A1 (ru) | Устройство дл программируемой задержки информации | |
| SU983748A1 (ru) | Устройство дл регистрации информации | |
| SU1383375A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| SU1571601A1 (ru) | Устройство дл сопр жени источника информации с процессором | |
| SU1689960A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
| SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
| SU1656545A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| SU1180908A1 (ru) | Устройство дл обмена данными между оперативной пам тью и внешним устройством | |
| SU1238091A1 (ru) | Устройство дл вывода информации | |
| SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
| SU1256034A1 (ru) | Устройство дл сопр жени двух ЭВМ с общей пам тью | |
| JPS6184746A (ja) | トレ−サ・メモリ・デ−タ記録回路 | |
| SU1183975A1 (ru) | Устройство дл сопр жени разноскоростных вычислительных устройств | |
| SU1376091A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
| SU1261010A1 (ru) | Буферное запоминающее устройство | |
| SU1730630A2 (ru) | Устройство дл сопр жени источника и приемника информации | |
| SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| SU1287237A1 (ru) | Буферное запоминающее устройство |