JPH0453063Y2 - - Google Patents
Info
- Publication number
- JPH0453063Y2 JPH0453063Y2 JP10069988U JP10069988U JPH0453063Y2 JP H0453063 Y2 JPH0453063 Y2 JP H0453063Y2 JP 10069988 U JP10069988 U JP 10069988U JP 10069988 U JP10069988 U JP 10069988U JP H0453063 Y2 JPH0453063 Y2 JP H0453063Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- closed
- open
- transistor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
［考案の目的］
（産業上の利用分野）
本考案は複数の表示器を並列接続したトランジ
スタにスイツチを接続し、マイクロコンピユータ
によりダイナミツク走査して前記スイツチの開閉
を判別するスイツチの開閉判別装置に関する。
スタにスイツチを接続し、マイクロコンピユータ
によりダイナミツク走査して前記スイツチの開閉
を判別するスイツチの開閉判別装置に関する。
（従来の技術）
第２図は一般のスイツチの開閉判別装置を示し
ており、１はマイクロコンピユータである。X1
〜X4は行線、Y1，Y2は列線であり、これらの交
点にはマトリクス状にスイツチSWが配置してス
イツチマトリクスを構成している。そして、これ
らの行線X1〜X4の一側はマイクロコンピユータ
１の入力ポートK0〜K3に接続し、他側は各々プ
ルアツプ抵抗Ｒを介して電源Ｅに接続し、列線
Y1，Y2は各々トランジスタTr1，Tr2のコレクタ
に接続し、これらトランジスタTr1，Tr2のベー
スは抵抗Ｒを介してマイクロコンピユータ１の出
力ポートF0，F1に接続している。また、トラン
ジスタTr1，Tr2のコレクタには複数の発光ダイ
オードＬが並列接続し、発光ダイオードＬは各々
抵抗Ｒを介してマイクロコンピユータ１の出力ポ
ートS0〜S4に接続している。そして、マイクロコ
ンピユータ１は随時表示データを更新し出力ポー
トS0〜S4及びF0，F1をダイナミツク駆動させ必
要な発光ダイオードＬをオンさせるとともに、ス
イツチSWの開閉を判別するためダイナミツク走
査して入力ポートK0〜K3の入力電圧を読み込ん
でいる。そして、例えば列線Y1と行線X1の交点
のスイツチSWの開閉を判別するには、列線Y1に
接続しているトランジスタTr1がオンしていると
きに、入力ポートK0の入力電圧を読み込み、こ
の入力電圧が“Ｈ”であればスイツチSWが開、
“Ｌ”であればスイツチSWが閉であるとして判
別している。ここで、“Ｈ”と“Ｌ”との判別は
マイクロコンピユータ１がＣ−MOSから構成さ
れる場合、入力電圧が４〜5Vのとき“Ｈ”，０〜
1Vのとき“Ｌ”とし、１〜4Vの間は“Ｈ”と
“Ｌ”が不定となつている。そして、従来のマイ
クロコンピユータ１はこのスイツチSWのダイナ
ミツク走査と前記発光ダイオードＬのダイナミツ
ク駆動とのタイミングを同期させていた。
ており、１はマイクロコンピユータである。X1
〜X4は行線、Y1，Y2は列線であり、これらの交
点にはマトリクス状にスイツチSWが配置してス
イツチマトリクスを構成している。そして、これ
らの行線X1〜X4の一側はマイクロコンピユータ
１の入力ポートK0〜K3に接続し、他側は各々プ
ルアツプ抵抗Ｒを介して電源Ｅに接続し、列線
Y1，Y2は各々トランジスタTr1，Tr2のコレクタ
に接続し、これらトランジスタTr1，Tr2のベー
スは抵抗Ｒを介してマイクロコンピユータ１の出
力ポートF0，F1に接続している。また、トラン
ジスタTr1，Tr2のコレクタには複数の発光ダイ
オードＬが並列接続し、発光ダイオードＬは各々
抵抗Ｒを介してマイクロコンピユータ１の出力ポ
ートS0〜S4に接続している。そして、マイクロコ
ンピユータ１は随時表示データを更新し出力ポー
トS0〜S4及びF0，F1をダイナミツク駆動させ必
要な発光ダイオードＬをオンさせるとともに、ス
イツチSWの開閉を判別するためダイナミツク走
査して入力ポートK0〜K3の入力電圧を読み込ん
でいる。そして、例えば列線Y1と行線X1の交点
のスイツチSWの開閉を判別するには、列線Y1に
接続しているトランジスタTr1がオンしていると
きに、入力ポートK0の入力電圧を読み込み、こ
の入力電圧が“Ｈ”であればスイツチSWが開、
“Ｌ”であればスイツチSWが閉であるとして判
別している。ここで、“Ｈ”と“Ｌ”との判別は
マイクロコンピユータ１がＣ−MOSから構成さ
れる場合、入力電圧が４〜5Vのとき“Ｈ”，０〜
1Vのとき“Ｌ”とし、１〜4Vの間は“Ｈ”と
“Ｌ”が不定となつている。そして、従来のマイ
クロコンピユータ１はこのスイツチSWのダイナ
ミツク走査と前記発光ダイオードＬのダイナミツ
ク駆動とのタイミングを同期させていた。
（考案が解決しようとする課題）
前記従来技術においては、ダイナミツク走査と
ダイナミツク駆動とが同じタイミングで行われ、
スイツチSWと発光ダイオードＬとが同じトラン
ジスタに接続されているため、例えば、一方のト
ランジスタTr1がオンのとき、このトランジスタ
Tr1に接続しオンしている発光ダイオードＬの数
が多くなればなる程、トランジスタTr1のコレク
タ電流が増加し、コレクタ・エミツタ間の飽和電
圧VCE(SAT)は大きくなる。このため、オンしてい
る発光ダイオードＬの数が増え飽和電圧が1Vを
越えると、そのトランジスタTr1に接続するスイ
ツチSWを閉じてもその入力ポートの入力電圧は
1V以上であるため“Ｌ”として判別されない可
能性が生じ、正確にスイツチSWの開閉が判別さ
れない問題があつた。
ダイナミツク駆動とが同じタイミングで行われ、
スイツチSWと発光ダイオードＬとが同じトラン
ジスタに接続されているため、例えば、一方のト
ランジスタTr1がオンのとき、このトランジスタ
Tr1に接続しオンしている発光ダイオードＬの数
が多くなればなる程、トランジスタTr1のコレク
タ電流が増加し、コレクタ・エミツタ間の飽和電
圧VCE(SAT)は大きくなる。このため、オンしてい
る発光ダイオードＬの数が増え飽和電圧が1Vを
越えると、そのトランジスタTr1に接続するスイ
ツチSWを閉じてもその入力ポートの入力電圧は
1V以上であるため“Ｌ”として判別されない可
能性が生じ、正確にスイツチSWの開閉が判別さ
れない問題があつた。
そこで、本考案は前記問題に基づいて成された
ものであり、オンしている表示器の影響を受けず
に、正確にスイツチの開閉を判別することができ
るスイツチの開閉判別装置を提供することを目的
とするものである。
ものであり、オンしている表示器の影響を受けず
に、正確にスイツチの開閉を判別することができ
るスイツチの開閉判別装置を提供することを目的
とするものである。
［考案の構成］
（課題を解決するための手段）
本考案は、スイツチSWをダイナミツク走査す
るとき、表示器Ｌをオフさせる手段をマイクロコ
ンピユータ１に設けたものである。
るとき、表示器Ｌをオフさせる手段をマイクロコ
ンピユータ１に設けたものである。
（作用）
スイツチSWが接続するトランジスタTrのコレ
クタには閉じたスイツチSWによる電流しか流れ
ないため、スイツチSWの正確な開閉判別が行わ
れる。
クタには閉じたスイツチSWによる電流しか流れ
ないため、スイツチSWの正確な開閉判別が行わ
れる。
（実施例）
以下、図面に基づいて本考案の一実施例を詳述
する。尚、本考案のブロツク図は第２図の一般的
なブロツク図と同一であり、異なる点はマイクロ
コンピユータ１がスイツチSWの開閉を判別する
とき、出力ポートS0〜S4を“Ｌ”にして全発光ダ
イオードＬをオフする手段を備え、スイツチSW
のダイナミツク走査と発光ダイオードＬのダイナ
ミツク駆動のタイミングをずらせたことである。
する。尚、本考案のブロツク図は第２図の一般的
なブロツク図と同一であり、異なる点はマイクロ
コンピユータ１がスイツチSWの開閉を判別する
とき、出力ポートS0〜S4を“Ｌ”にして全発光ダ
イオードＬをオフする手段を備え、スイツチSW
のダイナミツク走査と発光ダイオードＬのダイナ
ミツク駆動のタイミングをずらせたことである。
このような構成において、第１図のフローチヤ
ートに示すようにマイクロコンピユータ１は先
ず、ステツプ１にて出力ポートS0〜S4を“Ｌ”に
し発光ダイオードＬをすべてオフさせる。そし
て、ステツプ２にてスイツチSWの開閉を判別す
るため、先ず出力ポートF0に“Ｈ”を出力しト
ランジスタTr1をオンさせ、入力ポートK0〜K3
の入力電圧を検出する。この場合、トランジスタ
Tr1に流れるコレクタ電流は発光ダイオードＬが
オフしているため、閉じているスイツチSWに流
れる電流の総和のみとなる。スイツチSWに流れ
る電流は一般に発光ダイオードＬに流れる電流の
１／１０〜1/100程度であるから数多くのスイツチ
SWが閉じてもトランジスタTr1のコレクタ・エ
ミツタ間の飽和電圧は1Vより十分低い値となる。
従つて、閉じているスイツチSWに対しては確実
に対応する入力ポートK0〜K3が“Ｌ”になり、
列線Y1に接続するスイツチSWの開閉を正確に判
別できる。次いで、出力ポートF1に“Ｈ”を出
力しトランジスタTr2をオンさせ、同様に入力ポ
ートK0〜K3の入力電圧を検出することにより、
列線Y2に接続するスイツチSWの開閉を正確に判
別できる。
ートに示すようにマイクロコンピユータ１は先
ず、ステツプ１にて出力ポートS0〜S4を“Ｌ”に
し発光ダイオードＬをすべてオフさせる。そし
て、ステツプ２にてスイツチSWの開閉を判別す
るため、先ず出力ポートF0に“Ｈ”を出力しト
ランジスタTr1をオンさせ、入力ポートK0〜K3
の入力電圧を検出する。この場合、トランジスタ
Tr1に流れるコレクタ電流は発光ダイオードＬが
オフしているため、閉じているスイツチSWに流
れる電流の総和のみとなる。スイツチSWに流れ
る電流は一般に発光ダイオードＬに流れる電流の
１／１０〜1/100程度であるから数多くのスイツチ
SWが閉じてもトランジスタTr1のコレクタ・エ
ミツタ間の飽和電圧は1Vより十分低い値となる。
従つて、閉じているスイツチSWに対しては確実
に対応する入力ポートK0〜K3が“Ｌ”になり、
列線Y1に接続するスイツチSWの開閉を正確に判
別できる。次いで、出力ポートF1に“Ｈ”を出
力しトランジスタTr2をオンさせ、同様に入力ポ
ートK0〜K3の入力電圧を検出することにより、
列線Y2に接続するスイツチSWの開閉を正確に判
別できる。
そして、スイツチSWの判別の後、ステツプ３
に示すように表示データを更新し必要な発光ダイ
オードＬをオンさせるよう出力ポートS0〜S4及び
F0，F1に信号を出力する。この場合、オンする
発光ダイオードＬの数が多くなり、トランジスタ
Tr1，Tr2のコレクタ・エミツタ間の飽和電圧が
1Vを越えてもスイツチSWの開閉判別後であるた
め支障はない。
に示すように表示データを更新し必要な発光ダイ
オードＬをオンさせるよう出力ポートS0〜S4及び
F0，F1に信号を出力する。この場合、オンする
発光ダイオードＬの数が多くなり、トランジスタ
Tr1，Tr2のコレクタ・エミツタ間の飽和電圧が
1Vを越えてもスイツチSWの開閉判別後であるた
め支障はない。
このようにして、発光ダイオードＬをオフさせ
ている間に、各スイツチSWの状態を読み込むた
め、走査しているトランジスタTrのコレクタ電
流が閉じているスイツチSWによる分だけとな
り、コレクタ・エミツタ間の飽和電圧が十分低く
なり、スイツチSWの開閉判別を正確に行うこと
ができる。
ている間に、各スイツチSWの状態を読み込むた
め、走査しているトランジスタTrのコレクタ電
流が閉じているスイツチSWによる分だけとな
り、コレクタ・エミツタ間の飽和電圧が十分低く
なり、スイツチSWの開閉判別を正確に行うこと
ができる。
以上、本考案の一実施例について詳述したが、
本考案の要旨の範囲内で適宜変形できる。例え
ば、トランジスタTr1，Tr2としてNPN型の代わ
りにPNP型を用いれば、スイツチSWの開閉を判
別する“Ｈ”と“Ｌ”の論理が逆となり、また各
行線X1〜X4をプルアツプ抵抗Ｒで電源Ｅに接続
する代わりにプルダウン抵抗で接地することにな
る。また、表示器としては発光ダイオード以外の
ものも使用できる。さらに、スイツチとして４行
２列のスイツチマトリツクスを示したが、これら
の数及び表示器の数は任意であり、スイツチマト
リクス以外のスイツチにも適用できる。
本考案の要旨の範囲内で適宜変形できる。例え
ば、トランジスタTr1，Tr2としてNPN型の代わ
りにPNP型を用いれば、スイツチSWの開閉を判
別する“Ｈ”と“Ｌ”の論理が逆となり、また各
行線X1〜X4をプルアツプ抵抗Ｒで電源Ｅに接続
する代わりにプルダウン抵抗で接地することにな
る。また、表示器としては発光ダイオード以外の
ものも使用できる。さらに、スイツチとして４行
２列のスイツチマトリツクスを示したが、これら
の数及び表示器の数は任意であり、スイツチマト
リクス以外のスイツチにも適用できる。
［考案の効果］
以上詳述したように本考案によれば、スイツチ
をダイナミツク走査するとき表示器をオフさせた
ことにより、オンしている表示器の影響を受けず
に、正確にスイツチの開閉を判別することができ
るスイツチの開閉判別装置を提供することができ
る。
をダイナミツク走査するとき表示器をオフさせた
ことにより、オンしている表示器の影響を受けず
に、正確にスイツチの開閉を判別することができ
るスイツチの開閉判別装置を提供することができ
る。
第１図は本考案の一実施例を示すフローチヤー
ト、第２図は一般的なスイツチの開閉判別装置を
示すブロツク図である。 １……マイクロコンピユータ、SW……スイツ
チ、Ｌ……発光ダイオード（表示器）、Tr1，Tr2
……トランジスタ。
ト、第２図は一般的なスイツチの開閉判別装置を
示すブロツク図である。 １……マイクロコンピユータ、SW……スイツ
チ、Ｌ……発光ダイオード（表示器）、Tr1，Tr2
……トランジスタ。
Claims (1)
- 複数の表示器を並列接続したトランジスタにス
イツチを接続し、マイクロコンピユータによりダ
イナミツク走査して前記スイツチの開閉を判別す
るスイツチの開閉判別装置において、前記マイク
ロコンピユータは、前記スイツチをダイナミツク
走査するとき前記表示器をオフさせる手段を備え
たことを特徴とするスイツチの開閉判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10069988U JPH0453063Y2 (ja) | 1988-07-28 | 1988-07-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10069988U JPH0453063Y2 (ja) | 1988-07-28 | 1988-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0221929U JPH0221929U (ja) | 1990-02-14 |
| JPH0453063Y2 true JPH0453063Y2 (ja) | 1992-12-14 |
Family
ID=31329009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10069988U Expired JPH0453063Y2 (ja) | 1988-07-28 | 1988-07-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453063Y2 (ja) |
-
1988
- 1988-07-28 JP JP10069988U patent/JPH0453063Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221929U (ja) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322820A (en) | Semiconductor integrated circuit device | |
| JPH025049B2 (ja) | ||
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| US4127899A (en) | Self-quenching memory cell | |
| JPH0453063Y2 (ja) | ||
| JPS582437B2 (ja) | スリ−ステイト出力回路 | |
| US4280197A (en) | Multiple access store | |
| JPH0579967B2 (ja) | ||
| EP0069227A2 (en) | Integrated semiconductor memory and method for accessing and reading | |
| US5481211A (en) | Automatic polarity switching output circuit | |
| CA1282493C (en) | Variable clamped memory cell | |
| US5231345A (en) | Semiconductor integrated circuit device having a test circuit | |
| JPH0210518B2 (ja) | ||
| US4785422A (en) | Simultaneous read/write RAM | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JP2953633B2 (ja) | 論理ｉｃ試験機用テストベクタ発生器 | |
| US4703458A (en) | Circuit for writing bipolar memory cells | |
| JPH0526633Y2 (ja) | ||
| JPH0740231Y2 (ja) | 媒体検知装置 | |
| JPS61294686A (ja) | メモリ回路 | |
| JP2545502B2 (ja) | 記憶装置 | |
| JPH024078B2 (ja) | ||
| SU613404A1 (ru) | Запоминающее устройство | |
| JPS6231527B2 (ja) | ||
| JPS6079772A (ja) | 半導体記憶装置 |