JPH0454374B2 - - Google Patents

Info

Publication number
JPH0454374B2
JPH0454374B2 JP58011820A JP1182083A JPH0454374B2 JP H0454374 B2 JPH0454374 B2 JP H0454374B2 JP 58011820 A JP58011820 A JP 58011820A JP 1182083 A JP1182083 A JP 1182083A JP H0454374 B2 JPH0454374 B2 JP H0454374B2
Authority
JP
Japan
Prior art keywords
bump
current density
present
plating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58011820A
Other languages
English (en)
Other versions
JPS59136950A (ja
Inventor
Kentaro Kuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments and Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments and Electronics Ltd filed Critical Seiko Instruments and Electronics Ltd
Priority to JP58011820A priority Critical patent/JPS59136950A/ja
Publication of JPS59136950A publication Critical patent/JPS59136950A/ja
Publication of JPH0454374B2 publication Critical patent/JPH0454374B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関し、詳し
くは、バンプ型電極の形成方法に関する。
バンプ型電極（以下バンプと記す。）は、従来
のワイヤボンテイング法にかわる外部への電極取
り出し方として開発され、その形成方法として、
メツキ法、蒸着法等があり、本発明はそのうちメ
ツキ法に関する。
従来メツキ法によるバンブの形成方法は、第１
図において、半導体素子１上の電極２を保護膜３
で被覆した後、電極取り出し口を窓開けし、全面
にバリアメタル層４を被着し、ホトレジスト５で
パターニング後電解メツキで電流密度を一定にす
るようにしてバンブ６を形成している。
しかしこの方法によると、保護膜３及びホトレ
ジスト５の窓開け部分の断差の為、バンプ６の肩
の部分１０１に盛り上がりができてしまう。また
実際問題として、盛り上がり部には電界集中が起
きるので、盛り上がり量は、下地の断差よりも大
きいものとなる。またこのように盛り上がつたバ
ンプを用い実装した場合、第２図に示すようにバ
ンプ６とリード７との間にすき間ができてしま
い、接触不良や、断線の原因となる。
本発明は上記のごとく従来方法の欠点をなくす
べくなされたものである。以下第３図によつて本
発明を詳細に説明する。半導体素子１上に、電極
２、保護膜３、バリアメタル４、ホトレジスタ５
からなるメツキ下地層を形成し、次に例えば61〜
65に示す５段階の電解メツキを電流密度を順番に
増加させながら行う。
上記方法によれば初期段階は低電流密度の為バ
ンプは半球状に成長し、後半は電流密度を高くす
るので、肩の部分が張り出してくるので、最終的
には、表面が平坦化される。尚本発明の実験では
日本エンゲルハルト社製のメツキ液ECF−60M
（商標）を用いた場合、3μ、4μ、4μ、6μ、6μずつ
の５段階にわけて、電流密度を0.45ASD〜
1.5ASDに変化させると平坦なバンプ形状を得ら
れた。
尚この段階分けは、５段階に限らず２段階以上
をすべて含み、また連続的に変化させた場合も全
く同様である。
以上本発明によれば、バンプ表面を平坦化でき
る為、実装した場合リードとの接触面積を十分に
取れ、導通不良や断線を防ぐことができ、極めて
信頼性の高い半導体素子を得ることができる。
【図面の簡単な説明】
第１図は従来のバンプの形式方法を示す断面図
である。第２図は従来方法による実装時の問題点
を示す断面図である。第３図は本発明によるバン
プ形成方法を示す断面図である。 １……半導体素子、２……電極、３……保護
膜、４……バリアメタル、５……ホストレジス
ト、６……バンプ電極、７……リード。

Claims (1)

    【特許請求の範囲】
  1. １ 電解メツキによるバンプ電極を形成する際
    に、メツキ電流の密度を段階的あるいは連続的に
    高くしていくことによつて、バンプを段階的ある
    いは連続的に形成することを特徴とするバンプ電
    極の形成方法。
JP58011820A 1983-01-27 1983-01-27 バンプ型電極の形成方法 Granted JPS59136950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58011820A JPS59136950A (ja) 1983-01-27 1983-01-27 バンプ型電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58011820A JPS59136950A (ja) 1983-01-27 1983-01-27 バンプ型電極の形成方法

Publications (2)

Publication Number Publication Date
JPS59136950A JPS59136950A (ja) 1984-08-06
JPH0454374B2 true JPH0454374B2 (ja) 1992-08-31

Family

ID=11788418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58011820A Granted JPS59136950A (ja) 1983-01-27 1983-01-27 バンプ型電極の形成方法

Country Status (1)

Country Link
JP (1) JPS59136950A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695519B2 (ja) * 1985-12-26 1994-11-24 株式会社東芝 バンプ形成方法
JP4713290B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 金バンプ又は金配線の形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773953A (en) * 1980-10-25 1982-05-08 Nec Home Electronics Ltd Production of semiconductor device

Also Published As

Publication number Publication date
JPS59136950A (ja) 1984-08-06

Similar Documents

Publication Publication Date Title
US4320250A (en) Electrodes for concentrator solar cells, and methods for manufacture thereof
JPS59136950A (ja) バンプ型電極の形成方法
JPS59213145A (ja) 半導体装置及びその製造方法
US4222165A (en) Two-phase continuous poly silicon gate CCD
JPS628943B2 (ja)
JP2950045B2 (ja) 半導体装置の製造方法
JPH0558653B2 (ja)
JP2717166B2 (ja) 半導体装置の製造方法
JPH0587144B2 (ja)
JPS622654A (ja) 半導体装置およびその製造方法
JPH0590271A (ja) バンプ電極形成方法
JPH0465832A (ja) 半導体装置の製造方法
JPH03125469A (ja) Ｍｉｍキャパシタの構造
JPH02301142A (ja) 半導体装置における微細スルーホールの形成方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JP3047422B2 (ja) ゲート電極形成方法
JPS60163446A (ja) スル−ホ−ルの形成方法
JP2924085B2 (ja) 電極ラインの製造方法
JP2699498B2 (ja) 半導体装置の製造方法
JPS5987889A (ja) 半導体素子の製造方法
JPS5825229A (ja) 半導体装置の製造方法
JPH0464470B2 (ja)
JPS641055B2 (ja)
JPH0373549A (ja) 金属突起形成基板の製造方法
JPS6240770A (ja) 半導体装置の製造方法