JPH0454379B2 - - Google Patents
Info
- Publication number
- JPH0454379B2 JPH0454379B2 JP62214115A JP21411587A JPH0454379B2 JP H0454379 B2 JPH0454379 B2 JP H0454379B2 JP 62214115 A JP62214115 A JP 62214115A JP 21411587 A JP21411587 A JP 21411587A JP H0454379 B2 JPH0454379 B2 JP H0454379B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- lead
- substrate
- support ring
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10424—Frame holders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Cable Accessories (AREA)
- Controlling Rewinding, Feeding, Winding, Or Abnormalities Of Webs (AREA)
- Manufacturing Of Electric Cables (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は集積回路チツプを基板に接着する新
規な方法に関し、特にテープ及び集積回路チツプ
サブアセンブリの外側リードを基板に接着する新
規な方法に関する。
規な方法に関し、特にテープ及び集積回路チツプ
サブアセンブリの外側リードを基板に接着する新
規な方法に関する。
(従来の技術)
集積回路部分を製造するプロセスの一工程に、
パツケージ化がある。パツケージ化においては、
製造された半導体チツプが保護パツケージ内に収
納される。組立後の部品はテストされ、そのため
に設計された電子回路に接続される。パツケージ
は外部リードを備えているので、部品は電気回路
へ電気的に接続可能である。
パツケージ化がある。パツケージ化においては、
製造された半導体チツプが保護パツケージ内に収
納される。組立後の部品はテストされ、そのため
に設計された電子回路に接続される。パツケージ
は外部リードを備えているので、部品は電気回路
へ電気的に接続可能である。
パツケージ化プロセスの中で難しいのは、チツ
プをパツケージの外部リードに接続する部分であ
る。チツプ上の各ボンドまたは接着点が対応した
外部リードへ正しく接続されるように、注意を払
わねばならない。全て正しく接続しないと、不良
動作するかまたは全く動作しない部品が生じてし
まう。
プをパツケージの外部リードに接続する部分であ
る。チツプ上の各ボンドまたは接着点が対応した
外部リードへ正しく接続されるように、注意を払
わねばならない。全て正しく接続しないと、不良
動作するかまたは全く動作しない部品が生じてし
まう。
チツプをパツケージリードに接続する現在の方
法は、テープ自動化接着(TAB)法によつてい
る。TAB法では、複数の個々のテープサイトを
持つたポリイミドフイルム製テープを用いる。こ
こで「テープサイト」とは、半導体チツプをテー
プ自動ボンデイングするためのテープ上の1区画
を意味するものである。各テープサイトが、中心
開口を限定するフイルムの支持リングを備えてい
る。エツチング技術によつて形成された複数の導
電性フインガーが、支持リングの下側に位置す
る。各導電性フインガーは、中心開口内へと延び
た内側リードと、支持リングの外周を越えて延び
た外側リードとを有する。チツプ上の各ボンド地
点が対応した内部リードと整合するように、チツ
プが中心開口上に位置決めされる。次いで、ボン
ド地点が内部リードに接着される。その後、テー
プ及びチツプリードのサブアセンブリがテープか
ら取り出される。サブアセンブリはパツケージ基
板上に位置決めされ、外側リードがパツケージの
パツケージ外部リードに接続する対応したパツケ
ージ基板リードと整合される。次いで、外側リー
ドを基板リードにボンデイングすることによつ
て、チツプが対応したパツケージ外部リードに接
続される。
法は、テープ自動化接着(TAB)法によつてい
る。TAB法では、複数の個々のテープサイトを
持つたポリイミドフイルム製テープを用いる。こ
こで「テープサイト」とは、半導体チツプをテー
プ自動ボンデイングするためのテープ上の1区画
を意味するものである。各テープサイトが、中心
開口を限定するフイルムの支持リングを備えてい
る。エツチング技術によつて形成された複数の導
電性フインガーが、支持リングの下側に位置す
る。各導電性フインガーは、中心開口内へと延び
た内側リードと、支持リングの外周を越えて延び
た外側リードとを有する。チツプ上の各ボンド地
点が対応した内部リードと整合するように、チツ
プが中心開口上に位置決めされる。次いで、ボン
ド地点が内部リードに接着される。その後、テー
プ及びチツプリードのサブアセンブリがテープか
ら取り出される。サブアセンブリはパツケージ基
板上に位置決めされ、外側リードがパツケージの
パツケージ外部リードに接続する対応したパツケ
ージ基板リードと整合される。次いで、外側リー
ドを基板リードにボンデイングすることによつ
て、チツプが対応したパツケージ外部リードに接
続される。
テープ自動化接着法のもつと詳しい議論は、
Sze編の「VLSIテクノロジー」、(1983)559−
564頁及びJaffe著の「ハイブリツド用うつ伏せ
TAB」、部品、ハイブリツド及び製造技術に関す
るIEEE要録(1980年12月)623−533頁に記載さ
れており、これらは参照によつてここに含まれる
ものとする。
Sze編の「VLSIテクノロジー」、(1983)559−
564頁及びJaffe著の「ハイブリツド用うつ伏せ
TAB」、部品、ハイブリツド及び製造技術に関す
るIEEE要録(1980年12月)623−533頁に記載さ
れており、これらは参照によつてここに含まれる
ものとする。
テープ自動化接着法は、半導体チツプをパツケ
ージに接続する効率的な方法である。チツプのテ
ープへの自動接着を可能とするように、テープサ
イトをテープ上に配置できる。テープの正しいエ
ツチングにより、各チツプ毎の導電性フインガー
をテープサイトに高密度で実装できる。この特徴
は、チツプ当り100から300以上の接着点がしばし
ば存在する超大規模集積(VLSI)チツプの製造
において非常に重要である。
ージに接続する効率的な方法である。チツプのテ
ープへの自動接着を可能とするように、テープサ
イトをテープ上に配置できる。テープの正しいエ
ツチングにより、各チツプ毎の導電性フインガー
をテープサイトに高密度で実装できる。この特徴
は、チツプ当り100から300以上の接着点がしばし
ば存在する超大規模集積(VLSI)チツプの製造
において非常に重要である。
(発明が解決しようとする問題点)
しかし、高密度実装のテープ外側リードをパツ
ケージ基板リードと整合させ、接着するのは困難
であることが実証されている。これには次の3つ
の理由がある;(1)リードの湾曲力がテープの縦方
法及び横断方向に沿つて異なる;(2)金属の導電性
フインガーとこれらのフインガーがエツチ形成さ
れるフイルムの湾曲性が異なり、サブアセンブリ
のリードを湾曲せしめる;最後に(3)熱圧着ボンデ
イングブレードが押圧されるとき、それぞれの外
側リードにx−y方向のスライドが生じる。この
湾曲とスライドが、基板への接着前に、外側リー
ドを整合位置に保つのを難しくしている。
ケージ基板リードと整合させ、接着するのは困難
であることが実証されている。これには次の3つ
の理由がある;(1)リードの湾曲力がテープの縦方
法及び横断方向に沿つて異なる;(2)金属の導電性
フインガーとこれらのフインガーがエツチ形成さ
れるフイルムの湾曲性が異なり、サブアセンブリ
のリードを湾曲せしめる;最後に(3)熱圧着ボンデ
イングブレードが押圧されるとき、それぞれの外
側リードにx−y方向のスライドが生じる。この
湾曲とスライドが、基板への接着前に、外側リー
ドを整合位置に保つのを難しくしている。
またリードの湾曲とスライドは、リードの接着
前に、テープ及びチツプのサブアセンブリを検査
するのも困難にしている。外側リードが整合位置
から外れて湾曲するのを防ぐためには、外側リー
ドを基板リードへ素早く接着する必要がある。微
細な不整合などのエラーは、後の検査と再接着に
よつて修正しなければならない。
前に、テープ及びチツプのサブアセンブリを検査
するのも困難にしている。外側リードが整合位置
から外れて湾曲するのを防ぐためには、外側リー
ドを基板リードへ素早く接着する必要がある。微
細な不整合などのエラーは、後の検査と再接着に
よつて修正しなければならない。
これらの問題は、サブアセンブリ当りの外側リ
ード本数が10〜100で、リードピツチが0.012イン
チ(約0.03cm)以上のときは、修正管理するのが
比較的容易である。しかしながら、VLSIサブア
センブリは各サブアセンブリ当り100本以上のリ
ードを有している。それに応じて外側リードはよ
り密に実装され、リード間のピツチはより狭い。
この結果は、VLSI TABサブアセンブリのテー
プ外側リードをパツケージの基板リードに整合さ
せ、接着するのは極めて困難である。これは、
VLSI部品の効率的な製造にとつて大きな障害と
なつていた。
ード本数が10〜100で、リードピツチが0.012イン
チ(約0.03cm)以上のときは、修正管理するのが
比較的容易である。しかしながら、VLSIサブア
センブリは各サブアセンブリ当り100本以上のリ
ードを有している。それに応じて外側リードはよ
り密に実装され、リード間のピツチはより狭い。
この結果は、VLSI TABサブアセンブリのテー
プ外側リードをパツケージの基板リードに整合さ
せ、接着するのは極めて困難である。これは、
VLSI部品の効率的な製造にとつて大きな障害と
なつていた。
従つて、テープ及びチツプサブアセンブリの導
電性フインガーリードの外側リードを対応した基
板リードに接着する新規な方法が、必要とされて
いる。この新規な方法は、リードの密度に関わり
なく、多数の外側リード端部の対応した基板リー
ドへの正しい整合を可能とすべきである。また新
規な方法は、基板リードへ接着される前における
外側リードの湾曲を防止すべきである。さらに、
基板との整合後、サブアセンブリの即座の検査も
可能とすべきである。これは、テープリードの基
板への接着前におけるリードとの不整合を修正可
能とする。しかも新規な接着方法は、ボンデイン
グツールが作動されテープの外側リードを基板リ
ードに接着するとき、外側リードがスライドする
のを防ぐべきである。
電性フインガーリードの外側リードを対応した基
板リードに接着する新規な方法が、必要とされて
いる。この新規な方法は、リードの密度に関わり
なく、多数の外側リード端部の対応した基板リー
ドへの正しい整合を可能とすべきである。また新
規な方法は、基板リードへ接着される前における
外側リードの湾曲を防止すべきである。さらに、
基板との整合後、サブアセンブリの即座の検査も
可能とすべきである。これは、テープリードの基
板への接着前におけるリードとの不整合を修正可
能とする。しかも新規な接着方法は、ボンデイン
グツールが作動されテープの外側リードを基板リ
ードに接着するとき、外側リードがスライドする
のを防ぐべきである。
(問題点を解決するための手段)
この発明によれば、各テープサイトが外側リー
ドの端部上に位置するフイルム製の外側支持リン
グを備えている。各々のテープ及びチツプサブア
センブリは、内側リードのリング、内側支持リン
グ、露出された外側リードのリング、及び外側リ
ード端部の先端に接着される外側支持リングを有
する。外側支持リングが、基板への接着前に外側
リードの端部が湾曲するのを防ぐ。
ドの端部上に位置するフイルム製の外側支持リン
グを備えている。各々のテープ及びチツプサブア
センブリは、内側リードのリング、内側支持リン
グ、露出された外側リードのリング、及び外側リ
ード端部の先端に接着される外側支持リングを有
する。外側支持リングが、基板への接着前に外側
リードの端部が湾曲するのを防ぐ。
基板はサブアセンブリに対して、まず高温で、
接着性と粘着性を持つフラツクスをパツケージ基
板のボンデイングパツドに付着することによつて
準備が整えられる。基板は、フラツクスが接着性
のままであるように加熱される。テープ及びチツ
プサブアセンブリが付着フラツクスと接触するよ
うにボンデイングパツド上に位置決めされ、テー
プの外側リードが対応したパツケージ基板のリー
ドと整合される。次に、基板が冷却され、フラツ
クスを硬化させる。硬化したフラツクスがテープ
の外側支持リングを基板に接合し、テープの外側
リードを基板リードと整合した状態に保つ。
接着性と粘着性を持つフラツクスをパツケージ基
板のボンデイングパツドに付着することによつて
準備が整えられる。基板は、フラツクスが接着性
のままであるように加熱される。テープ及びチツ
プサブアセンブリが付着フラツクスと接触するよ
うにボンデイングパツド上に位置決めされ、テー
プの外側リードが対応したパツケージ基板のリー
ドと整合される。次に、基板が冷却され、フラツ
クスを硬化させる。硬化したフラツクスがテープ
の外側支持リングを基板に接合し、テープの外側
リードを基板リードと整合した状態に保つ。
この方法は、その後比較的容易に、テープの外
側リードを基板リードへ接着するのを可能とす
る。これに関連して、外側支持リングが2つの機
能を果たす。第1に、外側リードを拘束し、特に
外側リードが湾曲するのを防ぐ。第2に、外側支
持リングが基板に接着された後、外側リードを基
板リードと整合された状態に保持する。これによ
り、外側リードが湾曲したり、あるいは基板リー
ドとの整合から外れる可能性がほとんどないた
め、ボンデイングの前にリードを充分に検査でき
る中間の機会が与えられる。何等かの欠陥が検出
されたら、接着作業の前にそれを正す機会が得ら
れる。リードの動きが拘束されているので、発見
された欠陥を修正するミクロツールを使つた作業
は比較的容易である。
側リードを基板リードへ接着するのを可能とす
る。これに関連して、外側支持リングが2つの機
能を果たす。第1に、外側リードを拘束し、特に
外側リードが湾曲するのを防ぐ。第2に、外側支
持リングが基板に接着された後、外側リードを基
板リードと整合された状態に保持する。これによ
り、外側リードが湾曲したり、あるいは基板リー
ドとの整合から外れる可能性がほとんどないた
め、ボンデイングの前にリードを充分に検査でき
る中間の機会が与えられる。何等かの欠陥が検出
されたら、接着作業の前にそれを正す機会が得ら
れる。リードの動きが拘束されているので、発見
された欠陥を修正するミクロツールを使つた作業
は比較的容易である。
また外側支持リングは、ボンデイングツールが
作動させて外側リードを基板リードに接着すると
き、外側リードが所定の位置からスライドするの
も防ぐ。
作動させて外側リードを基板リードに接着すると
き、外側リードが所定の位置からスライドするの
も防ぐ。
上記の方法は特にVLSI部品の製造に適する。
(実施例)
第1図は、従来のテープ及びチツプサブアセン
ブリ100を示す。チツプ102がテープ区分1
04に接着されている。テープ区分104は、下
側面にエツチ形成された多数の導電性フインガー
108を有する1つの支持リング106を備えて
いる。各導電性フインガーは、支持リングの外周
を越えて延びた外側リード110と、チツプ10
2の下側に位置し且つそれに接着された内側リー
ド(不図示)とを有する。外側リードは拘束され
ていないので、取り扱い中に、個々のリードが1
12と114でそれぞれ示すように湾曲したり、
交差することがある。このため、開いたり、短か
つたり、あるいは不整合のリードについて初期の
検査と修正を行わずに、リードを基板に素早く接
着する必要がある。さらに、ボンデイングツール
が作動されて外側リードを基板リードに接続する
とき、個々のリードが所定の位置からスライドす
るのを防ぐことができない。
ブリ100を示す。チツプ102がテープ区分1
04に接着されている。テープ区分104は、下
側面にエツチ形成された多数の導電性フインガー
108を有する1つの支持リング106を備えて
いる。各導電性フインガーは、支持リングの外周
を越えて延びた外側リード110と、チツプ10
2の下側に位置し且つそれに接着された内側リー
ド(不図示)とを有する。外側リードは拘束され
ていないので、取り扱い中に、個々のリードが1
12と114でそれぞれ示すように湾曲したり、
交差することがある。このため、開いたり、短か
つたり、あるいは不整合のリードについて初期の
検査と修正を行わずに、リードを基板に素早く接
着する必要がある。さらに、ボンデイングツール
が作動されて外側リードを基板リードに接続する
とき、個々のリードが所定の位置からスライドす
るのを防ぐことができない。
第2図は、この発明によつてパツケージ基板1
2に接着されたテープ及びチツプサブアセンブリ
10を示す。サブアセンブリ10は、リードテー
プ14の摘出部分に接着された半導体チツプ13
を備えている。リードテープ14の下側面に、複
数の導電性フインガー16がエツチ形成されてい
る。チツプ10と基板12の間に必要な延長電気
接続を形成するのに充分な数のフインガーが存在
する。すなわち、導電性フインガーは、半導体チ
ツプの周囲に延びたポリイミドフイルム製の矩形
状内側支持リング18から外側へ延びている。各
導電性フインガーは、先端に位置した外側リード
20を有する。外側リードの端部上に、同じくポ
リイミドフイルム製の矩形状外側支持リング22
が位置する。外側支持リングの内周は内側支持リ
ングの外周から離間して位置し、外側リードの両
者間の部分23を露出せしめる。
2に接着されたテープ及びチツプサブアセンブリ
10を示す。サブアセンブリ10は、リードテー
プ14の摘出部分に接着された半導体チツプ13
を備えている。リードテープ14の下側面に、複
数の導電性フインガー16がエツチ形成されてい
る。チツプ10と基板12の間に必要な延長電気
接続を形成するのに充分な数のフインガーが存在
する。すなわち、導電性フインガーは、半導体チ
ツプの周囲に延びたポリイミドフイルム製の矩形
状内側支持リング18から外側へ延びている。各
導電性フインガーは、先端に位置した外側リード
20を有する。外側リードの端部上に、同じくポ
リイミドフイルム製の矩形状外側支持リング22
が位置する。外側支持リングの内周は内側支持リ
ングの外周から離間して位置し、外側リードの両
者間の部分23を露出せしめる。
テープ及びチツプサブアセンブリ10が、基板
マウントパツド24上に位置される。基板マウン
トパツド24に、パツケージの外部リード(不図
示)に接続される基板リード26が埋設されてい
る。サブアセンブリ10は基板上に、各外側リー
ドが対応した基板リード上にくるように位置決め
される。サブアセンブリ10は、外側支持リング
22のコーナー30において、フラツクス28の
付着によつて基板に保持されている。
マウントパツド24上に位置される。基板マウン
トパツド24に、パツケージの外部リード(不図
示)に接続される基板リード26が埋設されてい
る。サブアセンブリ10は基板上に、各外側リー
ドが対応した基板リード上にくるように位置決め
される。サブアセンブリ10は、外側支持リング
22のコーナー30において、フラツクス28の
付着によつて基板に保持されている。
第3図に最も明瞭に示してあるように、本方法
で使われるテープ32は、連続状に配列された複
数の個々のテープ区分34を含む。導電性フイン
ガー16は、個々のテープ区分の下側面にエツチ
形成される。内側支持リング18と外側支持リン
グ22は、テープリードの両者間の部分23を露
出させるようにエツチングすることによつて形成
される。中央開口36が内側支持リングからエツ
チ形成され、各導電性フインガーから延びた下側
のテープリード38を露出させる。各導電性フイ
ンガーは内側支持リング18と外側支持リング2
2の下側を延び、テープ区分の外周に隣接して位
置したテストパツド40に終端している。テープ
は、スプロケツト孔46を備えた側辺42を有す
る。
で使われるテープ32は、連続状に配列された複
数の個々のテープ区分34を含む。導電性フイン
ガー16は、個々のテープ区分の下側面にエツチ
形成される。内側支持リング18と外側支持リン
グ22は、テープリードの両者間の部分23を露
出させるようにエツチングすることによつて形成
される。中央開口36が内側支持リングからエツ
チ形成され、各導電性フインガーから延びた下側
のテープリード38を露出させる。各導電性フイ
ンガーは内側支持リング18と外側支持リング2
2の下側を延び、テープ区分の外周に隣接して位
置したテストパツド40に終端している。テープ
は、スプロケツト孔46を備えた側辺42を有す
る。
半導体チツプ13が、標準的なTABマウント
法によつて各テープ区分34の中央開口36内に
マウントされる。スプロケツト孔44が設けられ
ているので、テープはTABチツプボンデイング
機(不図示)を介して機械的に前進可能である。
チツプのボンデイング中、テープリード38がチ
ツプ上の対応したボンド地点に接続される。テス
トパツド40は、ボンデイング後におけるテープ
及びチツプ接続のテストを容易にする。ボンデイ
ングとテストの後、テープ及びチツプサブアセン
ブリ10が外側支持リング22の外縁に沿つてテ
ープ32から摘出される。
法によつて各テープ区分34の中央開口36内に
マウントされる。スプロケツト孔44が設けられ
ているので、テープはTABチツプボンデイング
機(不図示)を介して機械的に前進可能である。
チツプのボンデイング中、テープリード38がチ
ツプ上の対応したボンド地点に接続される。テス
トパツド40は、ボンデイング後におけるテープ
及びチツプ接続のテストを容易にする。ボンデイ
ングとテストの後、テープ及びチツプサブアセン
ブリ10が外側支持リング22の外縁に沿つてテ
ープ32から摘出される。
テープ及びチツプサブアセブリ10を基板に接
着する第1の工程では、第4図に示すようにフラ
ツクス28を基板12に付着する。フラツクス
は、外側支持リング22が基板と接触され且つ外
側リード20と基板リード26が相互に接着され
ない箇所で、基板上に施される。この箇所は例え
ば、第5図に示すように、外側支持リングのコー
ナー領域30が基板上で位置する地点である。フ
ラツクスの好ましい種類はロジンペーストフラツ
クスで、そこからブチルカルビトール及びベンジ
ルアルコール等の溶媒が蒸発される。この結果、
100℃以下では硬質だが、120℃〜150℃の範囲で
は接着性と粘着性を有するフラツクスが得られ
る。フラツクスは約125℃の温度で基板に施され
る。フラツクスを基板へ施すには、自動化“ポゴ
(pogo)ピン/リザーバ”(商品名)を使える
(不図示)。基板は約125℃に加熱維持され、粘着
性を有するが基板上を流動しないようにする。
着する第1の工程では、第4図に示すようにフラ
ツクス28を基板12に付着する。フラツクス
は、外側支持リング22が基板と接触され且つ外
側リード20と基板リード26が相互に接着され
ない箇所で、基板上に施される。この箇所は例え
ば、第5図に示すように、外側支持リングのコー
ナー領域30が基板上で位置する地点である。フ
ラツクスの好ましい種類はロジンペーストフラツ
クスで、そこからブチルカルビトール及びベンジ
ルアルコール等の溶媒が蒸発される。この結果、
100℃以下では硬質だが、120℃〜150℃の範囲で
は接着性と粘着性を有するフラツクスが得られ
る。フラツクスは約125℃の温度で基板に施され
る。フラツクスを基板へ施すには、自動化“ポゴ
(pogo)ピン/リザーバ”(商品名)を使える
(不図示)。基板は約125℃に加熱維持され、粘着
性を有するが基板上を流動しないようにする。
次いで、テープ及びチツプサブアセンブリ10
が基板上に置かれる。TAB組立法を用いて、外
側リード20が対応した基板リード26と整合す
るように、サブアセンブリ10が位置決めされ
る。サブアセンブリ10の正しい整合後、基板が
冷却されてフラツクス28を硬化させることによ
つて、外側リング22を正しい位置で基板に固定
する。そして第6図に示すように、外側リングが
個々のテープ外側リード20を所定の位置に保持
する。
が基板上に置かれる。TAB組立法を用いて、外
側リード20が対応した基板リード26と整合す
るように、サブアセンブリ10が位置決めされ
る。サブアセンブリ10の正しい整合後、基板が
冷却されてフラツクス28を硬化させることによ
つて、外側リング22を正しい位置で基板に固定
する。そして第6図に示すように、外側リングが
個々のテープ外側リード20を所定の位置に保持
する。
テープ及びチツプサブアセンブリ10が基板1
2にフラツクス接着された後、外側リード20を
検査することができる。外側リードは移動しない
ように拘束されてるので、接着後のアセンブリを
開き、長さ不足、及び微細な不整合について充分
に検査可能である。欠陥はワームプローブによつ
て補修できる。アセンブリを検査し、必要なら補
修した後、標準的なミクロボンデイング法を用い
てテープの外側リードを基板リードに接着するこ
とができる。外側リードのボンデイング工程中、
ボンデイングツールが作動されるときに、外側支
持リングが外側リードのスライドするのを防ぐ。
次いで、アセンブリはパツケージ化の最終工程へ
と移せる。
2にフラツクス接着された後、外側リード20を
検査することができる。外側リードは移動しない
ように拘束されてるので、接着後のアセンブリを
開き、長さ不足、及び微細な不整合について充分
に検査可能である。欠陥はワームプローブによつ
て補修できる。アセンブリを検査し、必要なら補
修した後、標準的なミクロボンデイング法を用い
てテープの外側リードを基板リードに接着するこ
とができる。外側リードのボンデイング工程中、
ボンデイングツールが作動されるときに、外側支
持リングが外側リードのスライドするのを防ぐ。
次いで、アセンブリはパツケージ化の最終工程へ
と移せる。
(発明の効果)
この発明の整合及び接着方法は、VLSI部品の
製造に特に敵する。外側支持リングが、任意の数
の個々の外側リードの移動を拘束できる。テープ
及びチツプサブアセンブリの基板に対するフラツ
クス接着が、検査とリードボンデングの工程中、
外側リードを整合状態に保持する。この結果、リ
ードが密に実装される場合でも、外側リードを基
板へ接着するのに必要な作業の量が著しく減少さ
れる。これらの特徴は、小さいスペース内に多数
のリードを有するVLSI部品を製造するときに重
要である。
製造に特に敵する。外側支持リングが、任意の数
の個々の外側リードの移動を拘束できる。テープ
及びチツプサブアセンブリの基板に対するフラツ
クス接着が、検査とリードボンデングの工程中、
外側リードを整合状態に保持する。この結果、リ
ードが密に実装される場合でも、外側リードを基
板へ接着するのに必要な作業の量が著しく減少さ
れる。これらの特徴は、小さいスペース内に多数
のリードを有するVLSI部品を製造するときに重
要である。
第1図は従来技術によるテープ及びチツプサブ
アセンブリの平面図、第2図は本発明の好ましい
実施例によつてパツケージ基板上に整合されたテ
ープ及びチツプサブアセンブリの等角図、第3図
は本発明の好ましい実施例によるリードテープの
一部分の平面図、第4図は本発明の好ましい実施
例によるテープ及びチツプサブアセンブリのパツ
ケージ基板に対する整合を示す分解等角図、第5
図は第2図のテープ及びチツプサブアセンブリの
コーナー部分の拡大平面図、及び第6図は第5図
の6−6線に沿つたテープ及びチツプサブアセン
ブリの断面図である。 10……テープ及びチツプアセンブリ、12…
…パツケージ基板、13……半導体チツプ、14
……リードテープ、16……導電性フインガー、
18……内側支持リング、20……外側リード、
22……外側支持リング、26……基板リード、
28……接着物質(フラツクス)、30……コー
ナー、32……テープ、34……テープ区分、3
6……中央開口。
アセンブリの平面図、第2図は本発明の好ましい
実施例によつてパツケージ基板上に整合されたテ
ープ及びチツプサブアセンブリの等角図、第3図
は本発明の好ましい実施例によるリードテープの
一部分の平面図、第4図は本発明の好ましい実施
例によるテープ及びチツプサブアセンブリのパツ
ケージ基板に対する整合を示す分解等角図、第5
図は第2図のテープ及びチツプサブアセンブリの
コーナー部分の拡大平面図、及び第6図は第5図
の6−6線に沿つたテープ及びチツプサブアセン
ブリの断面図である。 10……テープ及びチツプアセンブリ、12…
…パツケージ基板、13……半導体チツプ、14
……リードテープ、16……導電性フインガー、
18……内側支持リング、20……外側リード、
22……外側支持リング、26……基板リード、
28……接着物質(フラツクス)、30……コー
ナー、32……テープ、34……テープ区分、3
6……中央開口。
Claims (1)
- 【特許請求の範囲】 1 半導体チツプをパツケージ基版に電気的に接
着する方法において、 A 前記半導体チツプにリードテープを接着する
ことにより、リードテープ及び半導体チツプの
サブアセンブリを形成する工程: 前記リードテープは、電気的に接続される複
数の導電性フインガーを有し、これら各々の導
電性フインガーはチツプより先へ突き出て位置
し且つパツケージ基板上の特定の基板リードと
接着される外側リードを有しており、 B 個々の外側リードの移動を拘束するように、
テープ外側リードの外端上に位置し且つそこに
接着されたテープ外側支持リングを、前記サブ
アセンブリに設ける工程: C 個々のテープ外側リードが対応したパツケー
ジ基板リードと整合されるように、前記サブア
センブリを基板上に位置決めする工程: D 整合された前記サブアセンブリのテープ外側
リードの運動を拘束するように、前記外側支持
リングを基板に接着する工程を含むことを特徴
とする方法。 2 前記テープ外側支持リングと基板との間に少
なくとも1つの選択箇所で接着物質を施すことに
よつて、前記テープ外側支持リングが基板に接着
される特許請求の範囲第1項の方法。 3 前記接着物質がフラツクスで、該フラツクス
が第1の温度で硬質だが、第1の温度より高い第
2の温度で接着性と粘着性を有し、更に前記テー
プ外側支持リングが: A 前記第2の温度に加熱されたフラツクスを、
外側支持リングが基板上で位置されるべき基板
上の少なくとも1つの1所に付着する工程: B 前記基板を前記第2の温度に加熱し、フラツ
クスが接着性と粘着性を持つようにする工程: C 前記テープ外側リードが対応したパツケージ
基板リードと整合され、前記外側支持リングが
付着フラツクスと接するように、前記サブアセ
ンブリを位置決めする工程:及び D 前記基板を前記第1の温度に冷却してフラツ
クスを硬化させ、前記サブアセンブリを基板に
接着する工程: によつて基板に接着される特許請求の範囲第2項
の方法。 4 前記テープ外側支持リングとパツケージ基板
との間でフラツクスが施される選択箇所が、パツ
ケージ基板リード及びテープ外側リードを含まな
い特許請求の範囲第2項の方法。 5 前記外側支持リングが多角形で、前記テープ
外側リードがコーナーを有する多角形のそれらコ
ーナーから離れており、前記多角形の少なくとも
1つのコーナーがフラツクスの付着位置である特
許請求の範囲第4項の方法。 6 前記フラツクスがロジンペーストフラツクス
で、その溶媒が除去される特許請求の範囲第3項
の方法。 7 半導体チツプをパツケージ基板へ電気的に接
着する方法を実施するのに使用するリードテープ
であつて、前記テープが半導体チツプ上のボンド
地点をパツケージ基板上の基板リードへ電気的に
接続するための複数の導電性フインガーを有する
ものにおいて、 A 各導電性フインガーが、半導体チツプのボン
ド地点に接着される内側リードと、該内側リー
ドより先へ付き出て位置し基板リードに接着さ
れる外側リードとを有しする: B 前記内側リードと外側リードとの間で前記導
電性フインガー上に位置する内側支持リング
で、該内側支持リングが半導体チツプを受け入
れる中心開口を有し、前記内側リードが該中心
開口内に延びている: C 個々の外側リードの働きを拘束する拘束手
段:を備えたことを特徴とするリードテープ。 8 前記拘束手段が、前記内側支持シングから離
間した外側リードの端部上に位置する外側支持リ
ングを前記テープに設けることからなる特許請求
の範囲第7項のリードテテープ。 9 前記外側支持リングの少なくとも1箇所が外
側リードを含んでいない特許請求の範囲第8項の
リードテープ。 10 複数のリードテープが一体状に取り付けら
れてテープを形成し、該テープが自動ボンテイン
グ機を通つて処理され半導体チツプを各テープ区
分に接着する特許請求の範囲第7項のリードテー
プ。 11 前記外側リード拘束手段がパツケージ基板
に接着される特許請求の範囲第7項のリードテー
プ。 12 前記外側支持リングが複数のコーナー領域
を有する多角形状である特許請求の範囲第8項の
リードテープ。 13 前記外側リードが前記外側支持リングの少
なくとも1つのコーナー領域から離れている特許
請求の範囲第12項のリードテープ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US90078986A | 1986-08-27 | 1986-08-27 | |
| US900789 | 1986-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114226A JPS63114226A (ja) | 1988-05-19 |
| JPH0454379B2 true JPH0454379B2 (ja) | 1992-08-31 |
Family
ID=25413083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62214115A Granted JPS63114226A (ja) | 1986-08-27 | 1987-08-27 | 外側リ−ドテ−プ自動接着方式 |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP0259222B1 (ja) |
| JP (1) | JPS63114226A (ja) |
| KR (1) | KR880003422A (ja) |
| CN (1) | CN87106380A (ja) |
| AT (1) | ATE87397T1 (ja) |
| AU (1) | AU596443B2 (ja) |
| BR (1) | BR8705103A (ja) |
| CA (1) | CA1281435C (ja) |
| DE (1) | DE3784987T2 (ja) |
| IN (1) | IN171404B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4761880A (en) * | 1986-12-08 | 1988-08-09 | International Business Machines Corporation | Method of obtaining surface mount component planarity |
| US5156983A (en) * | 1989-10-26 | 1992-10-20 | Digtial Equipment Corporation | Method of manufacturing tape automated bonding semiconductor package |
| US5099392A (en) * | 1990-04-02 | 1992-03-24 | Hewlett-Packard Company | Tape-automated bonding frame adapter system |
| GB9018764D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Packaging of electronic devices |
| GB2257827B (en) * | 1991-07-17 | 1995-05-03 | Lsi Logic Europ | Support for semiconductor bond wires |
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
| US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
| US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
| JPH07101699B2 (ja) * | 1993-09-29 | 1995-11-01 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 印刷回路基板及び液晶表示装置 |
| US6334765B1 (en) * | 1998-10-21 | 2002-01-01 | Engel Maschinenbau Gesellschaft M.B.H. | Injection molding machine having a C-form frame |
| US20210249339A1 (en) * | 2020-02-10 | 2021-08-12 | Delta Electronics, Inc. | Package structures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156560A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Semiconductor device and its production |
| DE3061383D1 (en) * | 1979-02-19 | 1983-01-27 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
| US4466183A (en) * | 1982-05-03 | 1984-08-21 | National Semiconductor Corporation | Integrated circuit packaging process |
| DE3219055A1 (de) * | 1982-05-21 | 1983-11-24 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Verfahren zur herstellung eines filmtraegers mit leiterstrukturen |
| US4571354A (en) * | 1983-12-27 | 1986-02-18 | Rogers Corporation | Tape automated bonding of integrated circuits |
| DE3512628A1 (de) * | 1984-04-11 | 1985-10-17 | Moran, Peter, Cork | Packung fuer eine integrierte schaltung |
| DE3674292D1 (de) * | 1985-07-23 | 1990-10-25 | Fairchild Semiconductor | Verpackungsanordnung fuer halbleiterchip und verfahren zum erleichtern deren pruefung und montage auf ein substrat. |
| US4721993A (en) * | 1986-01-31 | 1988-01-26 | Olin Corporation | Interconnect tape for use in tape automated bonding |
-
1987
- 1987-08-25 IN IN750/DEL/87A patent/IN171404B/en unknown
- 1987-08-26 AT AT87401933T patent/ATE87397T1/de active
- 1987-08-26 CA CA000545377A patent/CA1281435C/en not_active Expired - Fee Related
- 1987-08-26 AU AU77434/87A patent/AU596443B2/en not_active Ceased
- 1987-08-26 KR KR870009334A patent/KR880003422A/ko not_active Withdrawn
- 1987-08-26 BR BR8705103A patent/BR8705103A/pt unknown
- 1987-08-26 EP EP87401933A patent/EP0259222B1/en not_active Expired - Lifetime
- 1987-08-26 DE DE87401933T patent/DE3784987T2/de not_active Expired - Fee Related
- 1987-08-27 JP JP62214115A patent/JPS63114226A/ja active Granted
- 1987-08-27 CN CN198787106380A patent/CN87106380A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114226A (ja) | 1988-05-19 |
| AU596443B2 (en) | 1990-05-03 |
| EP0259222B1 (en) | 1993-03-24 |
| EP0259222A3 (en) | 1988-09-07 |
| CA1281435C (en) | 1991-03-12 |
| KR880003422A (ko) | 1988-05-17 |
| EP0259222A2 (en) | 1988-03-09 |
| BR8705103A (pt) | 1988-04-26 |
| AU7743487A (en) | 1988-03-03 |
| IN171404B (ja) | 1992-10-03 |
| DE3784987T2 (de) | 1993-10-14 |
| CN87106380A (zh) | 1988-06-08 |
| ATE87397T1 (de) | 1993-04-15 |
| DE3784987D1 (de) | 1993-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4899207A (en) | Outer lead tape automated bonding | |
| US5007576A (en) | Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication | |
| JP5180216B2 (ja) | 導電性材料を用いた電子デバイスへの電気素子のアタッチメント | |
| JPH04261035A (ja) | 集積回路実装装置 | |
| JPH0621326A (ja) | Pcb基板上の多重パッケージ・モジュールとその作成方法 | |
| US4979663A (en) | Outer lead tape automated bonding system | |
| JPH0454379B2 (ja) | ||
| JPH06333980A (ja) | 印刷回路基板及びその接続方法 | |
| US5904488A (en) | Semiconductor integrated circuit device | |
| JPH09223724A (ja) | ベアチッププローバ装置およびベアチップハンドリング方法 | |
| JPH04234141A (ja) | Tabフレームおよびその基板への接続方法 | |
| US7262083B2 (en) | Method of manufacturing a semiconductor device | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JP2002373950A (ja) | 気密封止icパッケージの製造方法 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| JP3538705B2 (ja) | 電子部品の製造方法 | |
| JPH1116961A (ja) | 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法 | |
| WO2000021135A1 (en) | Semiconductor device and method for manufacturing the same | |
| Luthra | Process challenges and solutions for embedding Chip-On-Board into mainstream SMT assembly | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH06216191A (ja) | フリップチップボンディング方法 | |
| JP2839686B2 (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JPH07174818A (ja) | テストソケット及びそれを用いたkgdの製造方法 | |
| JPH0147894B2 (ja) | ||
| JPH0661310A (ja) | リード、tabテープ、tabテープの製造方法、リードと被接合体との接合方法、ならびにtabテープと半導体チップとの接合方法および接合装置 |