JPH0454406B2 - - Google Patents
Info
- Publication number
- JPH0454406B2 JPH0454406B2 JP58202676A JP20267683A JPH0454406B2 JP H0454406 B2 JPH0454406 B2 JP H0454406B2 JP 58202676 A JP58202676 A JP 58202676A JP 20267683 A JP20267683 A JP 20267683A JP H0454406 B2 JPH0454406 B2 JP H0454406B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- reference frequency
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2014—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes in a piecewise linear manner during each symbol period, e.g. minimum shift keying, fast frequency shift keying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
- H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
- H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は連続した位相で周波数を切換えられる
ようにした多周波切換信号発生器に関する。
ようにした多周波切換信号発生器に関する。
周波数合成法の基本技術として広く知られる直
接周波数合成法（Direct Frequency Synthesis）
は、上限周波数が高いこと、高信号純度であるこ
と及び高速周波数切換えが可能であることなどの
多くの長所を持つが、その反面、周波数切換え時
の位相制御が困難という大きな欠点を有してい
る。
接周波数合成法（Direct Frequency Synthesis）
は、上限周波数が高いこと、高信号純度であるこ
と及び高速周波数切換えが可能であることなどの
多くの長所を持つが、その反面、周波数切換え時
の位相制御が困難という大きな欠点を有してい
る。
第１図はこの直接周波数合成法による従来の信
号発生器の最も簡単な構成例を示している。図
中、A1，A2，……，Akは第１の基準周波数f1を
受けてそれぞれ異なる整数倍の第２の周波数21，
22，……，2kを出力する複数の第２の基準周波
数発生器である。１は選択スイツチで、外部から
の周波数設定データの変更があると、第２の基準
周波数21，22，……，2kのいずれか１つを選択
して切換える。選択スイツチ１で選択されたいず
れか１つの第２の基準周波数は第３の基準周波数
3とミキサ２で混合され、和（又は差）の周波数
がバンドパスフイルタ３から出力される。
号発生器の最も簡単な構成例を示している。図
中、A1，A2，……，Akは第１の基準周波数f1を
受けてそれぞれ異なる整数倍の第２の周波数21，
22，……，2kを出力する複数の第２の基準周波
数発生器である。１は選択スイツチで、外部から
の周波数設定データの変更があると、第２の基準
周波数21，22，……，2kのいずれか１つを選択
して切換える。選択スイツチ１で選択されたいず
れか１つの第２の基準周波数は第３の基準周波数
3とミキサ２で混合され、和（又は差）の周波数
がバンドパスフイルタ３から出力される。
しかしながら、かかる構成の従来の信号発生器
では、Ｋ個の第２の基準周波数21，22，……，
2kの位相が揃つていない。
では、Ｋ個の第２の基準周波数21，22，……，
2kの位相が揃つていない。
また周波数設定データの変更は基準周波数発生
器とは全く無関係に発生し、この周波数設定デー
タ変更を選択スイツチ１へ伝えるデイジタル回路
は、切換速度が最大の課題であるがために、最小
の遅延時間となるように設計されるのが一般的で
ある。このため、選択スイツチ１が動作する切換
えのタイミングは、基準周波数発生器とは全く無
関係であり、選択されるＫ個の第２の基準周波数
信号の相互の位相とも無関係である。
器とは全く無関係に発生し、この周波数設定デー
タ変更を選択スイツチ１へ伝えるデイジタル回路
は、切換速度が最大の課題であるがために、最小
の遅延時間となるように設計されるのが一般的で
ある。このため、選択スイツチ１が動作する切換
えのタイミングは、基準周波数発生器とは全く無
関係であり、選択されるＫ個の第２の基準周波数
信号の相互の位相とも無関係である。
従つて、周波数切換えにおいて、切換え前の基
準周波数の最後の位相と切換え後の基準周波数の
最初の位相は不連続となる。この切換えによる位
相の乱れは、バンドパスフイルタ３や後続のロー
パスフイルタ（図示せず）などの帯域制限デバイ
スを通過することによつて一層、乱れている時間
が増大する。この結果、選択スイツチ１の切換動
作のスタートから、切換えによつて選択された新
たな周波数の出力信号が最終位相に落ち着くまで
長時間を要することになる。
準周波数の最後の位相と切換え後の基準周波数の
最初の位相は不連続となる。この切換えによる位
相の乱れは、バンドパスフイルタ３や後続のロー
パスフイルタ（図示せず）などの帯域制限デバイ
スを通過することによつて一層、乱れている時間
が増大する。この結果、選択スイツチ１の切換動
作のスタートから、切換えによつて選択された新
たな周波数の出力信号が最終位相に落ち着くまで
長時間を要することになる。
このように出力信号の位相が長時間にわたつて
乱れることは、その間、信号が深い位相変調をか
けられているのと等価であり、この位相が落ち着
くまでの間、キヤリヤのサイドバンドには大きな
無数のスプリアスが生じる。
乱れることは、その間、信号が深い位相変調をか
けられているのと等価であり、この位相が落ち着
くまでの間、キヤリヤのサイドバンドには大きな
無数のスプリアスが生じる。
このように直接周波数合成法による従来の信号
発生器では、周波数切換え時に位相が不連続とな
り大きなスプリアスが長時間生じる。このため、
従来のこのような信号発生器を頻繁に周波数を切
換える用途に用いる場合、このスプリアスが大き
な障害となる。
発生器では、周波数切換え時に位相が不連続とな
り大きなスプリアスが長時間生じる。このため、
従来のこのような信号発生器を頻繁に周波数を切
換える用途に用いる場合、このスプリアスが大き
な障害となる。
従つて、例えばスペクトルアナライザやネツト
ワークアナライザなどの周波数選択性をもつたシ
ステムの信号源又はローカル発生器として用いた
場合、スプリアスは大きな測定誤差の原因となる
ため測定不能の時間帯が生じて、高速測定が不可
能であつた。また衛星通信装置にする場合、スプ
リアスがあると通信不能となる。また、素粒子加
速装置の励振用元発振器として用いる場合、周波
数を微調整する際に、位相の不連続は、装置の損
傷や加速停止の原因となる。
ワークアナライザなどの周波数選択性をもつたシ
ステムの信号源又はローカル発生器として用いた
場合、スプリアスは大きな測定誤差の原因となる
ため測定不能の時間帯が生じて、高速測定が不可
能であつた。また衛星通信装置にする場合、スプ
リアスがあると通信不能となる。また、素粒子加
速装置の励振用元発振器として用いる場合、周波
数を微調整する際に、位相の不連続は、装置の損
傷や加速停止の原因となる。
このような直接周波数合成法の欠点を解決して
位相が周波数切換えにおいて連続するようにした
ものとして、実開昭58−81603号、特開昭54−
106156号及び特開昭55−86250号の各公報に示さ
れる直接デイジタルシンセサイザが存在する。
位相が周波数切換えにおいて連続するようにした
ものとして、実開昭58−81603号、特開昭54−
106156号及び特開昭55−86250号の各公報に示さ
れる直接デイジタルシンセサイザが存在する。
即ち、直接デイジタルシンセサイザは、位相情
報をROMに記憶させておき、所定のクロツク信
号により読出してＤ／Ａコンバータによつて電圧
に変換することによつて所定の周波数の正弦波を
得るものである。そして、クロツクによる読出し
の周期を変えることによつて出力周波数を可変に
することができる。
報をROMに記憶させておき、所定のクロツク信
号により読出してＤ／Ａコンバータによつて電圧
に変換することによつて所定の周波数の正弦波を
得るものである。そして、クロツクによる読出し
の周期を変えることによつて出力周波数を可変に
することができる。
しかし、直接デイジタルシンセサイザでは、デ
イジタル処理の速度及びビツト数がIC技術に依
存するため、前記の直接周波数合成法による信号
発生器に比べて著しく低い上限周波数しか得られ
ず、また高信号純度も得られない。
イジタル処理の速度及びビツト数がIC技術に依
存するため、前記の直接周波数合成法による信号
発生器に比べて著しく低い上限周波数しか得られ
ず、また高信号純度も得られない。
以上のような事情から、高速切換え、高信号純
度、高上限周波数などの長所を備えた直接周波数
合成法による信号発生器において、周波数切換え
時に位相連続を実現することが、従来から強く要
望されていた。
度、高上限周波数などの長所を備えた直接周波数
合成法による信号発生器において、周波数切換え
時に位相連続を実現することが、従来から強く要
望されていた。
本発明は上記の事情に鑑みてなされたものであ
つて、多周波切換えにおいて位相連続の信号が得
られるようにした直接周波数合成法による多周波
切換信号発生器を提供することを目的としてい
る。さらにまた、本発明は位相連続性だけでな
く、後述する位相再現性などをも満足するように
した直接周波数合成法による多周波切換信号発生
器を提供することを目的としている。
つて、多周波切換えにおいて位相連続の信号が得
られるようにした直接周波数合成法による多周波
切換信号発生器を提供することを目的としてい
る。さらにまた、本発明は位相連続性だけでな
く、後述する位相再現性などをも満足するように
した直接周波数合成法による多周波切換信号発生
器を提供することを目的としている。
この目的のために本発明では、基準信号におけ
る基準周波数（以下、第１の基準周波数と言う）
に基づいて、てい倍することで複数の第２の基準
周波数信号をある周期で位相が揃うようにすると
共に、周波数設定データが変化したとき、あるい
は周波数切換信号を受けた後に、複数の第２の基
準周波数信号の位相が揃つた時点まで周波数設定
データを保持して、第２の基準周波数信号のいず
れかに切換えることによつて、選択スイツチから
の出力信号の位相が連続するようにしたことを特
徴としている。
る基準周波数（以下、第１の基準周波数と言う）
に基づいて、てい倍することで複数の第２の基準
周波数信号をある周期で位相が揃うようにすると
共に、周波数設定データが変化したとき、あるい
は周波数切換信号を受けた後に、複数の第２の基
準周波数信号の位相が揃つた時点まで周波数設定
データを保持して、第２の基準周波数信号のいず
れかに切換えることによつて、選択スイツチから
の出力信号の位相が連続するようにしたことを特
徴としている。
以下、図面に基づいて本発明の実施例を説明す
る。
る。
第２図は切換えによつていずれか１つの周波数
を選択して出力する多周波切換信号発生器として
用いる本発明の実施例を示すブロツク図である。
を選択して出力する多周波切換信号発生器として
用いる本発明の実施例を示すブロツク図である。
同図において、４は第１の基準周波数発生手段
であつて、高安定の水晶発振器などによる基準発
振器５と、この発振信号を受けて第２の基準周波
数発生手段７1〜７kへ第１の基準周波数1を出力
する基準周波数発生回路６とによつて構成されて
いる。この第１の基準周波数信号は矩形波信号
で、Ｋ個の第２の基準周波数発生手段７1〜７2，
……，７kの各出力信号の位相を揃えるための基
準時刻信号の役割をも果す。
であつて、高安定の水晶発振器などによる基準発
振器５と、この発振信号を受けて第２の基準周波
数発生手段７1〜７kへ第１の基準周波数1を出力
する基準周波数発生回路６とによつて構成されて
いる。この第１の基準周波数信号は矩形波信号
で、Ｋ個の第２の基準周波数発生手段７1〜７2，
……，７kの各出力信号の位相を揃えるための基
準時刻信号の役割をも果す。
７1，７2，……，７kは、前記第１の基準周波
数1に基づいて所定の周期Ｔで位相が揃うそれぞ
れ異なる周波数21，22，……，2kの信号を発生
する第２の基準周波数発生手段である。即ち、第
２の基準周波数発生手段７1，７2，……，７kの
各出力信号は、時刻ｔ（ｔ：０，Ｔ，2T，3T，
……）において位相が同一位相φとなる信号
Asin（ω1t＋φ），Asin（ω2t＋φ），……，Asin
（ωkｔ＋φ）で表すことができる。
数1に基づいて所定の周期Ｔで位相が揃うそれぞ
れ異なる周波数21，22，……，2kの信号を発生
する第２の基準周波数発生手段である。即ち、第
２の基準周波数発生手段７1，７2，……，７kの
各出力信号は、時刻ｔ（ｔ：０，Ｔ，2T，3T，
……）において位相が同一位相φとなる信号
Asin（ω1t＋φ），Asin（ω2t＋φ），……，Asin
（ωkｔ＋φ）で表すことができる。
（ただしＡ：振幅、ω1〜ωk：角周波数，ω1＝
2π21，ω2＝2π22，……，ωk＝2π2k……(1)で
あ
る。） 第２の基準周波数発生手段７1〜７kは上記の信
号を得るため、例えば第２図に示すサンプリング
PLLによつて構成することができる。
2π21，ω2＝2π22，……，ωk＝2π2k……(1)で
あ
る。） 第２の基準周波数発生手段７1〜７kは上記の信
号を得るため、例えば第２図に示すサンプリング
PLLによつて構成することができる。
第２図において、８1〜８kは第１の基準周波数
1の矩形波の立下りのエツジでサンプリングパル
スを出力する微分回路、９1〜９kは電圧制御発振
器１１1〜１１kからの被サンプリング信号をサン
プリングするサンプルホールド回路、１０1〜１
０kはサンプルホールド回路９1〜９kの出力信号
から不要部分を除去しループの特性を決めるルー
プフイルタ、１１1〜１１ｋは第１の基準周波数
1のそれぞれN1〜Nk倍の固定の周波数21〜2k＝
N1・1〜Nk・1を出力する電圧制御発振器であ
る。
1の矩形波の立下りのエツジでサンプリングパル
スを出力する微分回路、９1〜９kは電圧制御発振
器１１1〜１１kからの被サンプリング信号をサン
プリングするサンプルホールド回路、１０1〜１
０kはサンプルホールド回路９1〜９kの出力信号
から不要部分を除去しループの特性を決めるルー
プフイルタ、１１1〜１１ｋは第１の基準周波数
1のそれぞれN1〜Nk倍の固定の周波数21〜2k＝
N1・1〜Nk・1を出力する電圧制御発振器であ
る。
（N1，N2，……，Nkは整数）
このように構成したので、第１の基準周波数1
の矩形波信号の立下りのエツジで、全部の微分回
路８1〜８kから同時にサンプリングパルスが出力
され、各サンプルホールド回路９1〜９kではそれ
ぞれ異なる周波数の電圧制御発振器１１1〜１１k
からの被サンプリング信号を同時にサンプリング
する。サンプルホールド回路９1〜９kの直流電圧
信号はループフイルタ１０1〜１０kを介して電圧
制御発振器１１1〜１１kに制御信号として供給さ
れる。この直流電圧信号は被サンプリング信号の
サンプルホールド時の電圧に対応するから、ルー
プフイルタ１０1〜１０kの出力によつて、被サン
プリング信号の位相が同一位相φとなるように制
御する。このため、電圧制御発振器１１1〜１１k
の出力信号の周波数21，22，……，2kがそれぞ
れN1 1，N2 1，……，Nk，1より低い場合には
高くなるように、高い場合には低くなるように制
御する。この結果、各電圧制御発振器１１1〜１
１kの出力周波数21〜2kはN1 1〜Nk 1となり、
サンプリング時点で21〜2kの位相は全て揃うこ
とになる。このようにサンプルホールド回路９1
〜９kは整数倍（N1，N2，……，Nk）の比率の
２入力周波数の位相検波器の役割を果して、第２
の基準周波数発生手段７1〜７kからは第１の基準
周波数1に基づいた所定の周期で同一位相φとな
る異なる周波数21〜2kの第２の基準周波数が出
力される。
の矩形波信号の立下りのエツジで、全部の微分回
路８1〜８kから同時にサンプリングパルスが出力
され、各サンプルホールド回路９1〜９kではそれ
ぞれ異なる周波数の電圧制御発振器１１1〜１１k
からの被サンプリング信号を同時にサンプリング
する。サンプルホールド回路９1〜９kの直流電圧
信号はループフイルタ１０1〜１０kを介して電圧
制御発振器１１1〜１１kに制御信号として供給さ
れる。この直流電圧信号は被サンプリング信号の
サンプルホールド時の電圧に対応するから、ルー
プフイルタ１０1〜１０kの出力によつて、被サン
プリング信号の位相が同一位相φとなるように制
御する。このため、電圧制御発振器１１1〜１１k
の出力信号の周波数21，22，……，2kがそれぞ
れN1 1，N2 1，……，Nk，1より低い場合には
高くなるように、高い場合には低くなるように制
御する。この結果、各電圧制御発振器１１1〜１
１kの出力周波数21〜2kはN1 1〜Nk 1となり、
サンプリング時点で21〜2kの位相は全て揃うこ
とになる。このようにサンプルホールド回路９1
〜９kは整数倍（N1，N2，……，Nk）の比率の
２入力周波数の位相検波器の役割を果して、第２
の基準周波数発生手段７1〜７kからは第１の基準
周波数1に基づいた所定の周期で同一位相φとな
る異なる周波数21〜2kの第２の基準周波数が出
力される。
５０は、周波数設定データ変化後あるいは周波
数切換信号を受けた後第１の基準周波数1に基づ
いて、複数の第２の基準周波数信号の位相が一致
する時刻に、後述するレジスタ１４にタイミング
パルスを、第１の基準周波数1に基づいて出力す
るタイミングパルス発生手段である。
数切換信号を受けた後第１の基準周波数1に基づ
いて、複数の第２の基準周波数信号の位相が一致
する時刻に、後述するレジスタ１４にタイミング
パルスを、第１の基準周波数1に基づいて出力す
るタイミングパルス発生手段である。
このタイミングパルス発生手段５０は、後述す
るレジスタ１４へ入力される周波数設定データと
レジスタ１４の出力側の周波数データとを比較
し、両者が不一致になつたときに不一致信号を出
力するコンパレータ５１と、 選択信号によつて前記コンパレータ２３からの
不一致信号又は外部からの周波数切換要求のいず
れかを選択して周波数切換指令信号を生じる選択
回路５２と、 この周波数切換指令信号を受けた後、第１の基
準周波数1に同期したパルスを１つ出力する同期
回路５３と、 このパルスを受けるとレジスタ１４へタイミン
グパルス（同期回路５３のパルス幅をさらに細く
したパルス）を出力してレジスタ１４のデータを
書換えさせると共に、外部へ周波数切換タイミン
グを知らせる信号を出力するタイミングパルス発
生回路５４と、遅延回路５５とを備えている。
るレジスタ１４へ入力される周波数設定データと
レジスタ１４の出力側の周波数データとを比較
し、両者が不一致になつたときに不一致信号を出
力するコンパレータ５１と、 選択信号によつて前記コンパレータ２３からの
不一致信号又は外部からの周波数切換要求のいず
れかを選択して周波数切換指令信号を生じる選択
回路５２と、 この周波数切換指令信号を受けた後、第１の基
準周波数1に同期したパルスを１つ出力する同期
回路５３と、 このパルスを受けるとレジスタ１４へタイミン
グパルス（同期回路５３のパルス幅をさらに細く
したパルス）を出力してレジスタ１４のデータを
書換えさせると共に、外部へ周波数切換タイミン
グを知らせる信号を出力するタイミングパルス発
生回路５４と、遅延回路５５とを備えている。
なお遅延回路５５は第１の基準信号発生手段４
からレジスタ１４の間のどとに入つていてもよ
い。同期回路５３は例えばパルスシンクロナイザ
及びこれを制御するＤフリツプフロツプなどで構
成されている。
からレジスタ１４の間のどとに入つていてもよ
い。同期回路５３は例えばパルスシンクロナイザ
及びこれを制御するＤフリツプフロツプなどで構
成されている。
複数の第２の基準周波数信号の位相が一致する
周期は、各周波数21，22，……，2kについての
（Ｋ−１）組の隣り合う二周波数の差周波数（オ
フセツト周波数を用いることができるため）の最
大公約数となる周波数の逆数である。
周期は、各周波数21，22，……，2kについての
（Ｋ−１）組の隣り合う二周波数の差周波数（オ
フセツト周波数を用いることができるため）の最
大公約数となる周波数の逆数である。
従つて位相が一致するのは、この逆数（又はそ
の整数倍）の周期である。
の整数倍）の周期である。
これを
Ｔ＝Ｌ／｜i+1−i｜gcd
（ただしＴ：周期、｜i+1−i｜gcd：第２の基
準周波数21，22，……，2kについての（Ｋ−
１）組の隣り合う二周波数の差周波数の最大公約
数、ｉ：１，２，……，Ｋ−１，Ｌ：１，２，…
…） と表すと、 21，22，……，2kは前記したようにそれぞれ
N1 1，N2 1，……，Nk 1であるから Ｔ＝Ｌ／｜Ni+1−Ni｜gcd×1 となる。（ただし｜Ni+1−Ni｜gcdはN1，N2，…
…，Nkについての（Ｋ−１）組の隣り合う二つ
の数値の差の最大公約数） 従つて、｜Ni+1−Ni｜gcdが１の場合には Ｔ＝Ｌ／1 となる。
準周波数21，22，……，2kについての（Ｋ−
１）組の隣り合う二周波数の差周波数の最大公約
数、ｉ：１，２，……，Ｋ−１，Ｌ：１，２，…
…） と表すと、 21，22，……，2kは前記したようにそれぞれ
N1 1，N2 1，……，Nk 1であるから Ｔ＝Ｌ／｜Ni+1−Ni｜gcd×1 となる。（ただし｜Ni+1−Ni｜gcdはN1，N2，…
…，Nkについての（Ｋ−１）組の隣り合う二つ
の数値の差の最大公約数） 従つて、｜Ni+1−Ni｜gcdが１の場合には Ｔ＝Ｌ／1 となる。
最小の周期はＬ＝１のときであるから、
Ｔ＝１／1
の周期、即ち、第１の基準周波数の矩形波の周期
に一致する。従つて、第１の基準周波数1の矩形
波信号の立下りのエツジごとに複数の第２の基準
周波数信号の位相は一致する。
に一致する。従つて、第１の基準周波数1の矩形
波信号の立下りのエツジごとに複数の第２の基準
周波数信号の位相は一致する。
１３は外部からの周波数設定データに応じてＫ
個の第２の基準周波数発生手段７1〜７kの出力信
号のいずれか１つを選択して切換えて出力する切
換手段である。
個の第２の基準周波数発生手段７1〜７kの出力信
号のいずれか１つを選択して切換えて出力する切
換手段である。
切換手段１３は、
外部からの周波数設定データが変化すると、前
記タイミングパルス発生手段５０からのタイミン
グパルスを受けた時点で周波数設定データを書換
えるレジスタ１４と、 このレジスタ１４からの周波数データに基づい
てＫ個の第２の基準周波数発生手段７1〜７kの出
力信号のうちの周波数設定データに対応した１つ
を選択切換えして出力する選択スイツチ１５とに
よつて構成されている。
記タイミングパルス発生手段５０からのタイミン
グパルスを受けた時点で周波数設定データを書換
えるレジスタ１４と、 このレジスタ１４からの周波数データに基づい
てＫ個の第２の基準周波数発生手段７1〜７kの出
力信号のうちの周波数設定データに対応した１つ
を選択切換えして出力する選択スイツチ１５とに
よつて構成されている。
次に第２図に示した実施例の動作を、第３−Ａ
図のタイムチヤートを用いて説明する。
図のタイムチヤートを用いて説明する。
第１の基準周波数発生手段４は矩形波の第１の
基準周波数1を出力する（第３−Ａ図のａに示
す）。
基準周波数1を出力する（第３−Ａ図のａに示
す）。
第２の基準周波数発生手段７1〜７kの全ての微
分回路８1〜８kは、矩形波の立下りのエツジで同
時にサンプリングパルスを出力する（第３−Ａ図
のｂに示す）。第２の基準周波数発生手段７1〜７
ｋからはそれぞれ周波数が異なる正弦波の第２の
基準周波数信号が出力される。第３−Ａ図のｃ，
ｄ，ｅは、それぞれ第２の基準周波数発生手段７
１，７2，７kの第２の基準周波数21，22，2kの出
力信号を示している。第２の基準周波数21〜2k
は前記したように、サンプリング時において位相
が揃つている。
分回路８1〜８kは、矩形波の立下りのエツジで同
時にサンプリングパルスを出力する（第３−Ａ図
のｂに示す）。第２の基準周波数発生手段７1〜７
ｋからはそれぞれ周波数が異なる正弦波の第２の
基準周波数信号が出力される。第３−Ａ図のｃ，
ｄ，ｅは、それぞれ第２の基準周波数発生手段７
１，７2，７kの第２の基準周波数21，22，2kの出
力信号を示している。第２の基準周波数21〜2k
は前記したように、サンプリング時において位相
が揃つている。
周波数設定データが変わると、コンパレータ５
１からの不一致信号又は周波数切換要求のいずれ
かによつて、選択回路５２から同期回路５３へ出
力を生じる。同期回路５３は通常は第１の基準周
波数1の矩形波信号の通過を阻止しており、選択
回路５２からの出力を受けるとこの矩形波信号立
下りのエツジで１つのパルスを出力する。
１からの不一致信号又は周波数切換要求のいずれ
かによつて、選択回路５２から同期回路５３へ出
力を生じる。同期回路５３は通常は第１の基準周
波数1の矩形波信号の通過を阻止しており、選択
回路５２からの出力を受けるとこの矩形波信号立
下りのエツジで１つのパルスを出力する。
タイミングパルス発生回路54は、同期回路５３
のパルス幅をさらに細くしたタイミングパルスを
出力する（第３−Ａ図のｇに示す）。
のパルス幅をさらに細くしたタイミングパルスを
出力する（第３−Ａ図のｇに示す）。
タイミングパルスがレジスタ１４に入力する
と、このタイミングパルス入力前に第３−Ａ図の
に示すようにＰの時点で周波数設定データが変
化している場合には、レジスタ１４は周波数デー
タを書換える。即ち、周波数データがＰの時点で
変化しても、レジスタ１４はその後にタイミング
パルスが入力するＱの時点まで待機して書換えを
行なう。
と、このタイミングパルス入力前に第３−Ａ図の
に示すようにＰの時点で周波数設定データが変
化している場合には、レジスタ１４は周波数デー
タを書換える。即ち、周波数データがＰの時点で
変化しても、レジスタ１４はその後にタイミング
パルスが入力するＱの時点まで待機して書換えを
行なう。
選択スイツチ１５は、書換えられた後のレジス
タ１４の周波数データに応じて、Ｋ個の第２の基
準周波数発生手段７1〜７kの出力のうち１つに切
換えて出力する。
タ１４の周波数データに応じて、Ｋ個の第２の基
準周波数発生手段７1〜７kの出力のうち１つに切
換えて出力する。
このように周波数切換えは、設定データの変化
があつても、次にＫ個の第２の基準周波数の位相
がすべて揃う時点まで待つて行なわれるから、切
換え前の信号と切換え後の信号とは、位相が連続
している。第３−Ａ図のｉは一例として21から
2kへ切換えられた場合の切換手段１３の出力信
号を示している。
があつても、次にＫ個の第２の基準周波数の位相
がすべて揃う時点まで待つて行なわれるから、切
換え前の信号と切換え後の信号とは、位相が連続
している。第３−Ａ図のｉは一例として21から
2kへ切換えられた場合の切換手段１３の出力信
号を示している。
このように本実施例の多周波切換信号発生器で
は、出力信号は周波数切換えにおいて位相連続性
を有しているが、この他に、次のことも言える。
は、出力信号は周波数切換えにおいて位相連続性
を有しているが、この他に、次のことも言える。
即ち、第３−Ｂ図のａに示すように、例えば時
刻t1において→′、時刻t2において′→″に周
波
数を切換え、次に時刻t3において″→′と再び
′に切換えた場合、周波数′の信号は第３−Ｂ図
のｂに示すように′が継続して出力された場合と
同じ位相であるのは勿論であるが、周波数切換え
における位相連続点Ｐの位相（切換え時の初期位
相）が、他の位相連続点P′，P″と同一となつて
いる（これを位相再現性と記す。）。従つて本実施
例の切換手段１３からの出力信号は、周波数切換
えにおいて、位相連続性の他に位相再現性も具有
している。
刻t1において→′、時刻t2において′→″に周
波
数を切換え、次に時刻t3において″→′と再び
′に切換えた場合、周波数′の信号は第３−Ｂ図
のｂに示すように′が継続して出力された場合と
同じ位相であるのは勿論であるが、周波数切換え
における位相連続点Ｐの位相（切換え時の初期位
相）が、他の位相連続点P′，P″と同一となつて
いる（これを位相再現性と記す。）。従つて本実施
例の切換手段１３からの出力信号は、周波数切換
えにおいて、位相連続性の他に位相再現性も具有
している。
以上の動作説明では各出力の遅延時間を無視し
たが、極めて高い周波数帯域では、各信号の遅延
時間が考慮されなければならない。次にこのこと
について第４図を用いて説明する。
たが、極めて高い周波数帯域では、各信号の遅延
時間が考慮されなければならない。次にこのこと
について第４図を用いて説明する。
即ち、第１の基準周波数1の矩形波信号（第４
図のａに示す）の立下りからサンプリングパルス
（第４図のｂに示す）のサンプルホールド回路へ
の入力時までの遅延時間をτ1、電圧制御発振器１
１1〜１１kの出力時からサンプルホールド回路９
１〜９kへ入力するまでの時間をτ2、サンプリング
パルスの幅をtsとすると、サンプリングパルスの
終了時に被サンプリング信号（第４図のｃにその
１つである１１1からの被サンプリング信号を示
す）の位相が全て同一の位相φとなる。この位相
φは、各電圧制御発振器１１1〜１１kに適当なプ
リセツト電圧を与えるか、あるいはループフイル
タ１０1〜１０kとしてアクテイブフイルタを用い
ることにより、零ラジアン又はπラジアンとする
ことができる。
図のａに示す）の立下りからサンプリングパルス
（第４図のｂに示す）のサンプルホールド回路へ
の入力時までの遅延時間をτ1、電圧制御発振器１
１1〜１１kの出力時からサンプルホールド回路９
１〜９kへ入力するまでの時間をτ2、サンプリング
パルスの幅をtsとすると、サンプリングパルスの
終了時に被サンプリング信号（第４図のｃにその
１つである１１1からの被サンプリング信号を示
す）の位相が全て同一の位相φとなる。この位相
φは、各電圧制御発振器１１1〜１１kに適当なプ
リセツト電圧を与えるか、あるいはループフイル
タ１０1〜１０kとしてアクテイブフイルタを用い
ることにより、零ラジアン又はπラジアンとする
ことができる。
即ち、電圧制御発振器１１1〜１１kの出力21
〜2kの位相は、サンプリング終了時より時間τ2
だけ進んでいる。第４図ｄはその１つである21
の出力信号を示している。
〜2kの位相は、サンプリング終了時より時間τ2
だけ進んでいる。第４図ｄはその１つである21
の出力信号を示している。
電圧制御発振器１１1〜１１kからの出力時から
選択スイツチ１５に入力するまでの時間をτ3とす
ると、選択スイツチ１５への入力信号（例として
21と2kを示す）は第４図のｅ，の如く位相が
遅れる。ｅは21，は2kについて示している。
選択スイツチ１５に入力するまでの時間をτ3とす
ると、選択スイツチ１５への入力信号（例として
21と2kを示す）は第４図のｅ，の如く位相が
遅れる。ｅは21，は2kについて示している。
また、第１の基準周波数1の立下りからタイミ
ングパルス発生手段５０のタイミングパルスがレ
ジスタ１４に入力するまでの遅延時間をτ4とする
（第４図のｇに示す）。タイミングパルス入力時か
ら選択スイツチ１５へレジスタ１４からの出力す
るまでの遅延時間をτ5とする。
ングパルス発生手段５０のタイミングパルスがレ
ジスタ１４に入力するまでの遅延時間をτ4とする
（第４図のｇに示す）。タイミングパルス入力時か
ら選択スイツチ１５へレジスタ１４からの出力す
るまでの遅延時間をτ5とする。
以上の如き各遅延時間を考慮して、ｈに示すレ
ジスタ出力の時点を、ｅ，に示す選択スイツチ
１５への第２の基準周波数入力の位相の揃う時点
にほぼ一致させた場合に最も理想的な位相連続が
得られる。
ジスタ出力の時点を、ｅ，に示す選択スイツチ
１５への第２の基準周波数入力の位相の揃う時点
にほぼ一致させた場合に最も理想的な位相連続が
得られる。
即ち、
τ1＋ts−τ2＋τ3＝τ4＋τ5 ……(2)
の条件に近づくように各回路素子の遅延時間を調
整することが必要である。第２図における遅延回
路５５には、この(2)式の条件に近づくように遅延
時間が設定されている。
整することが必要である。第２図における遅延回
路５５には、この(2)式の条件に近づくように遅延
時間が設定されている。
次に、この(2)式が成立しない場合に生ずる位相
誤差について説明する。
誤差について説明する。
例として第２の基準周波数21から2kへ切換え
る場合を説明する。前記したように 21＝N1×1 ……(3)、 2k＝Nk×1 ……(4) であるから、21，2kの位相θ21，θ2kは、(1)式よ
り θ21＝2π21t＋φ ……(5) θ2k＝2π2kｔ＋φ ……(6) となる。21と2kの位相差を△θとすると、 △θ＝θ2k−θ21＝2π（2k−21）ｔ ……(7) (3)，(4)，(7)式から △θ＝2π1（Nk−N1）ｔ ……(8) となる。
る場合を説明する。前記したように 21＝N1×1 ……(3)、 2k＝Nk×1 ……(4) であるから、21，2kの位相θ21，θ2kは、(1)式よ
り θ21＝2π21t＋φ ……(5) θ2k＝2π2kｔ＋φ ……(6) となる。21と2kの位相差を△θとすると、 △θ＝θ2k−θ21＝2π（2k−21）ｔ ……(7) (3)，(4)，(7)式から △θ＝2π1（Nk−N1）ｔ ……(8) となる。
従つて、ｔ＝０の次のサンプリング点、即ち、
時間Ｔ（Ｔ＝１／1）後には △θ＝2π（Nk−N1） ……(9) となり、21，2kの第１の周波数1に対するてい
倍数（N1，Nk）の差の同期だけ、位相差△θは
回転する。即ち、Ｔ＝１／1のときも21と2kは
同一位相φとなる。ここで(2)式の左辺と右辺とが
一致せず、時間のずれ△ｔがあると、両信号21
と2kの位相差△θは(8)，(9)式から △θ＝2π1（Nk−N1）△ｔ ＝2π（Nk−N1）△ｔ／Ｔ ……(10) となる。第５図は第４図ｈに示すレジスタ出力時
と第４図ｅ，に示す同一位相時との時間誤差△
ｔに対する21と2kの位相誤差△θの特性、即ち
(10)式を表している。ここで1＝1MHz，Nk−N1
＝10とすると △θ＝2π×107△ｔ となる。従つて例えば△ｔ＝1nsの場合は △θ＝2π×10-2（ラジアン） となる。従つて、この程度の位相のずれは無視で
きる程度であり、位相の連続性は保証されている
と言えるが、更に厳密な位相の連続性を必要とす
るために、遅延回路５５の遅延時間を調整して、
△ｔを零に近づけるようにτ4を設定すればよい。
時間Ｔ（Ｔ＝１／1）後には △θ＝2π（Nk−N1） ……(9) となり、21，2kの第１の周波数1に対するてい
倍数（N1，Nk）の差の同期だけ、位相差△θは
回転する。即ち、Ｔ＝１／1のときも21と2kは
同一位相φとなる。ここで(2)式の左辺と右辺とが
一致せず、時間のずれ△ｔがあると、両信号21
と2kの位相差△θは(8)，(9)式から △θ＝2π1（Nk−N1）△ｔ ＝2π（Nk−N1）△ｔ／Ｔ ……(10) となる。第５図は第４図ｈに示すレジスタ出力時
と第４図ｅ，に示す同一位相時との時間誤差△
ｔに対する21と2kの位相誤差△θの特性、即ち
(10)式を表している。ここで1＝1MHz，Nk−N1
＝10とすると △θ＝2π×107△ｔ となる。従つて例えば△ｔ＝1nsの場合は △θ＝2π×10-2（ラジアン） となる。従つて、この程度の位相のずれは無視で
きる程度であり、位相の連続性は保証されている
と言えるが、更に厳密な位相の連続性を必要とす
るために、遅延回路５５の遅延時間を調整して、
△ｔを零に近づけるようにτ4を設定すればよい。
なお、第２図に示した第２の基準周波数発生手
段７1〜７kではサンプルホールド回路を用いた場
合を説明したが、第６図に示すように１／Ｎ分周
器１６、位相検波器１７を用いた１／Ｎ位相同期
ループを構成してもよい。
段７1〜７kではサンプルホールド回路を用いた場
合を説明したが、第６図に示すように１／Ｎ分周
器１６、位相検波器１７を用いた１／Ｎ位相同期
ループを構成してもよい。
このように構成すると、微分回路８と１／Ｎ分
周器１６からの両入力の位相が一致するように位
相検波器１７から制御電圧が出力され、第１の基
準周波数をＮ倍した第２の基準周波数信号が得ら
れる。このように構成したＫ個の第２の基準周波
数発生手段から出力される異なる周波数の出力信
号は、第１の基準周波数1に基づいて微分回路８
１〜８kの出力で位相比較されているから、第２図
の場合と同様にＫ個の第２の基準周波数は第１の
基準周波数1に対応する周期で位相が揃つてい
る。
周器１６からの両入力の位相が一致するように位
相検波器１７から制御電圧が出力され、第１の基
準周波数をＮ倍した第２の基準周波数信号が得ら
れる。このように構成したＫ個の第２の基準周波
数発生手段から出力される異なる周波数の出力信
号は、第１の基準周波数1に基づいて微分回路８
１〜８kの出力で位相比較されているから、第２図
の場合と同様にＫ個の第２の基準周波数は第１の
基準周波数1に対応する周期で位相が揃つてい
る。
なお、位相検波器１７には、位相誤差を少なく
するためチヤージポンプの機能を持つたものを用
いるのがよい。なお、微分回路８を省略すること
もできる。
するためチヤージポンプの機能を持つたものを用
いるのがよい。なお、微分回路８を省略すること
もできる。
また、第２図に示した第２の基準周波数発生手
段７1〜７kにおいて、第７図又は第８図に示すよ
うに、PLLループ内又は電圧制御発振器の出力
側にミキサ１８を含んだ構成にした場合にも、所
定の周期で位相が揃つた第２の基準周波数を得る
ことができる。
段７1〜７kにおいて、第７図又は第８図に示すよ
うに、PLLループ内又は電圧制御発振器の出力
側にミキサ１８を含んだ構成にした場合にも、所
定の周期で位相が揃つた第２の基準周波数を得る
ことができる。
即ち、ミキサ１８に外部から供給される周波数
をfRとすると、第７図の場合、（第７図の第２の
基準周波数が21であるとすると） 21−R＝N1 1 即ち 21＝N1 1＋R である。
をfRとすると、第７図の場合、（第７図の第２の
基準周波数が21であるとすると） 21−R＝N1 1 即ち 21＝N1 1＋R である。
従つて二つの第２の基準周波数、例えば21，
2kの位相θ21，θ2kは θ21＝2π（N1 1＋R）ｔ＋φ θ2k＝2π（Nk 1＋R）ｔ＋θ である。従つて両者の位相差△θは △θ＝2π1（Nk−N1）ｔ ……(11) となる。(11)式は外部からの周波数Rとは無関係
で前記した(8)式と同一であり、従つて第２図の場
合と同様、Ｋ個の第２の基準周波数21〜2Kは所
定周期で位相が揃つた信号となる。
2kの位相θ21，θ2kは θ21＝2π（N1 1＋R）ｔ＋φ θ2k＝2π（Nk 1＋R）ｔ＋θ である。従つて両者の位相差△θは △θ＝2π1（Nk−N1）ｔ ……(11) となる。(11)式は外部からの周波数Rとは無関係
で前記した(8)式と同一であり、従つて第２図の場
合と同様、Ｋ個の第２の基準周波数21〜2Kは所
定周期で位相が揃つた信号となる。
第８図の場合には、
21＝N1 1＋R
となり、同じく(11)式となるから同様である。
第９図は第２の基準周波数発生手段７1〜７k
に、第２図に示したのと同一構成のサンプリング
PLL１９1〜１９kの他に１／Ｍ分周器２０1〜２
０kを含む場合を示している。
に、第２図に示したのと同一構成のサンプリング
PLL１９1〜１９kの他に１／Ｍ分周器２０1〜２
０kを含む場合を示している。
前記したのと同一のサンプリングPLL１９1〜
１９kの出力信号が１／Ｍ分周されるから、１／
Ｍ分周器２０1，２０2，……，２０kは後述する
タイミングパルス発生手段５０の出力信号によ
り、その出力信号がそれぞれ Asin（ω1／Ｍｔ＋φ／Ｍ）、 Asin（ω2／Ｍｔ＋φ／Ｍ），……、 Asin（ωk／Ｍｔ＋φ／Ｍ） で表すことができるようにリセツトされているの
で時刻ｔ（ｔ：０，MT，2MT，3MT，……）で
同一位相φ／Ｍとなる。
１９kの出力信号が１／Ｍ分周されるから、１／
Ｍ分周器２０1，２０2，……，２０kは後述する
タイミングパルス発生手段５０の出力信号によ
り、その出力信号がそれぞれ Asin（ω1／Ｍｔ＋φ／Ｍ）、 Asin（ω2／Ｍｔ＋φ／Ｍ），……、 Asin（ωk／Ｍｔ＋φ／Ｍ） で表すことができるようにリセツトされているの
で時刻ｔ（ｔ：０，MT，2MT，3MT，……）で
同一位相φ／Ｍとなる。
このように構成した場合には、第２の基準周波
数31〜3k（分周器２０1〜２０kの出力周波数）
は、サンプリングPLL１９1〜１９kの出力周波数
21〜2kの１／Ｍとなるので、前記１／Ｍ分周器
２０1〜２０kと同一の分周比の１／Ｍ分周器２１
を設けて、タイミングパルス発生手段５０へ入力
する基準周波数信号の周期を第２図の場合のＭ倍
にしたパルス信号を出力する。
数31〜3k（分周器２０1〜２０kの出力周波数）
は、サンプリングPLL１９1〜１９kの出力周波数
21〜2kの１／Ｍとなるので、前記１／Ｍ分周器
２０1〜２０kと同一の分周比の１／Ｍ分周器２１
を設けて、タイミングパルス発生手段５０へ入力
する基準周波数信号の周期を第２図の場合のＭ倍
にしたパルス信号を出力する。
第２の基準周波数発生手段７1〜７k内の１／Ｍ
分周器２０1〜２０kは一般的な高速デイジタルIC
で構成され、サンプリングPLL１９1〜１９kの位
相が揃う時点（第４図のｅ，ｆ・の点）からカウ
ント動作を行なうためのものである。
分周器２０1〜２０kは一般的な高速デイジタルIC
で構成され、サンプリングPLL１９1〜１９kの位
相が揃う時点（第４図のｅ，ｆ・の点）からカウ
ント動作を行なうためのものである。
タイミングパルス発生手段５０は、すべての
１／Ｍ分周器２０1〜２０kの出力信号が所定の周
期で同一位相となるように、パルスを全ての１／
Ｍ分周器２０1〜２０kへ同時に出力して、１／Ｍ
分周器２０1〜２０kを所定の出力データ（例えば
零）にする。
１／Ｍ分周器２０1〜２０kの出力信号が所定の周
期で同一位相となるように、パルスを全ての１／
Ｍ分周器２０1〜２０kへ同時に出力して、１／Ｍ
分周器２０1〜２０kを所定の出力データ（例えば
零）にする。
即ち、１／Ｍ分周器２０1〜２０kのうちのある
任意のものを20uとし、その出力周波数をf3uとす
ると、3uの信号の位相θ3uは θ3u＝2π3uｔ＋2πｖ／Ｍ ＝2π2u／Ｍｔ＋2πｖ／Ｍ……(12) となる。
任意のものを20uとし、その出力周波数をf3uとす
ると、3uの信号の位相θ3uは θ3u＝2π3uｔ＋2πｖ／Ｍ ＝2π2u／Ｍｔ＋2πｖ／Ｍ……(12) となる。
（ｖ：０，１，２，……，Ｍ−１，2uはサン
プリングPLL１９1〜１９kの出力周波数21〜2k
のうちの3uに対応したもの） 従つて、ｔ＝０なる時刻に１／Ｍ分周器２０1
〜２０kの出力データが同一となるようにタイミ
ングパルス発生手段５０からパルスを加えると、
（１２）式において全てのｕに対してｖは一定値であ
るため、31〜3kｋの位相θ31〜θ3kは全て2π（Ｖ
／
Ｍ）と同一となり、ｔ＝０で位相差は全て０ラジ
アンとなる。このパルスは１／Ｍ分周器２０1〜
２０kをイニシヤライズするためであるから、電
源投入時に１回発生すればよい。
プリングPLL１９1〜１９kの出力周波数21〜2k
のうちの3uに対応したもの） 従つて、ｔ＝０なる時刻に１／Ｍ分周器２０1
〜２０kの出力データが同一となるようにタイミ
ングパルス発生手段５０からパルスを加えると、
（１２）式において全てのｕに対してｖは一定値であ
るため、31〜3kｋの位相θ31〜θ3kは全て2π（Ｖ
／
Ｍ）と同一となり、ｔ＝０で位相差は全て０ラジ
アンとなる。このパルスは１／Ｍ分周器２０1〜
２０kをイニシヤライズするためであるから、電
源投入時に１回発生すればよい。
ｔ＝０の次に31〜3kのＫ個の１／Ｍ分周器２
０1〜２０kの出力信号が再び同一位相となる時間
t′を求めると以下のようなる。
０1〜２０kの出力信号が再び同一位相となる時間
t′を求めると以下のようなる。
(12)式において、全てのｕに対して、ｖは同一
であるから、１／Ｍ分周器201〜２０kの周波数
31〜3kのうち任意の周波数3uと3wの位相差△
θuwは △θuw＝2π１／Ｍ（2w−2u）ｔ となる。
であるから、１／Ｍ分周器201〜２０kの周波数
31〜3kのうち任意の周波数3uと3wの位相差△
θuwは △θuw＝2π１／Ｍ（2w−2u）ｔ となる。
2u＝Nu 1，2w＝Nw 1
であるから、
△θuw＝2π1／Ｍ（Nw−Nu）ｔ ……(13)
(13)式において△θuw＝2πとおくと、
ｔ＝Ｍ／1（Nw−Nu） ……(14)
となる。全てのｕとｗについて(14)式において最
大のものが求めるt′となる。
大のものが求めるt′となる。
一般にNuとNwの差の最大公約数（N1〜Nkの
すべての組合せにおける差の最大公約数）は１で
ある。従つて t′＝Ｍ／1……(15) となり、第２図の場合のＭ倍の周期で１／Ｍ分周
器２０1〜２０kの出力信号の位相は一致すること
になる。
すべての組合せにおける差の最大公約数）は１で
ある。従つて t′＝Ｍ／1……(15) となり、第２図の場合のＭ倍の周期で１／Ｍ分周
器２０1〜２０kの出力信号の位相は一致すること
になる。
上記最大公約数が１以外に存在し、それをNM
とすると、 t′＝Ｍ／1Nn ……(16) となる。
とすると、 t′＝Ｍ／1Nn ……(16) となる。
(15)及び(16)式に示す周期のタイミングは、第
１の基準周波数発生手段４からの周波数1によつ
て、タイミングパルス発生手段１２で容易につく
ることができる。即ち、Ｍ／1の場合は１／Ｍ分
周器２１の出力から得られ、Ｍ／（1×NM）の
場合は、１／Ｍ分周の代りにNM／Ｍ分周をすれ
ば得られる。
１の基準周波数発生手段４からの周波数1によつ
て、タイミングパルス発生手段１２で容易につく
ることができる。即ち、Ｍ／1の場合は１／Ｍ分
周器２１の出力から得られ、Ｍ／（1×NM）の
場合は、１／Ｍ分周の代りにNM／Ｍ分周をすれ
ば得られる。
このようにして得たタイミングパルス発生回路
２２からのタイミングパルスを切換手段１３へ入
力すれば、第２図の場合と同様に、周波数が位相
連続性及び位相再現性の双方を満足して切換えら
れる。
２２からのタイミングパルスを切換手段１３へ入
力すれば、第２図の場合と同様に、周波数が位相
連続性及び位相再現性の双方を満足して切換えら
れる。
なお、第４図を用いて各部の信号の遅延につい
て説明したが、第９図の回路においては、さらに
１／Ｍ分周器２０1〜２０kの出力の遅延時間、
１／Ｍ分周器２０1〜２０kへのタイミングパルス
発生回路２２からのリセツトパルスあるいはロー
ドパルスのパルス幅などを考慮して、第４図の場
合と同様に切換タイミングが第２の基準周波数信
号の同一位相に揃う時点に一致するように、遅延
時間の調整を行なえばよい。
て説明したが、第９図の回路においては、さらに
１／Ｍ分周器２０1〜２０kの出力の遅延時間、
１／Ｍ分周器２０1〜２０kへのタイミングパルス
発生回路２２からのリセツトパルスあるいはロー
ドパルスのパルス幅などを考慮して、第４図の場
合と同様に切換タイミングが第２の基準周波数信
号の同一位相に揃う時点に一致するように、遅延
時間の調整を行なえばよい。
なお、第９図の実施例では１／Ｍ分周器２０1
〜２０kの出力周波数31〜3kのみを切換手段１３
に入力する場合を説明したが、この切換手段１３
の他にサンプリングPLL１９1〜１９kの出力周波
数21〜2kを切換える切換手段（図示せず）を設
け、タイミングパルス発生手段５０からのタイミ
ングパルスで切換え出力させることもできる。そ
して、この図示しない切換手段から出力される周
波数も、位相連続性及び位相再現性の双方を満足
している。
〜２０kの出力周波数31〜3kのみを切換手段１３
に入力する場合を説明したが、この切換手段１３
の他にサンプリングPLL１９1〜１９kの出力周波
数21〜2kを切換える切換手段（図示せず）を設
け、タイミングパルス発生手段５０からのタイミ
ングパルスで切換え出力させることもできる。そ
して、この図示しない切換手段から出力される周
波数も、位相連続性及び位相再現性の双方を満足
している。
以上本発明の多周波切換信号発生器の実施例を
説明したが、本発明は上記実施例のみの構成に限
定さるものではなく、各部の構成において種々の
変更が可能なことは勿論である。
説明したが、本発明は上記実施例のみの構成に限
定さるものではなく、各部の構成において種々の
変更が可能なことは勿論である。
以上説明したように本発明の多周波切換信号発
生器では、複数の第２の基準周波数発生手段から
出力する複数の第２の基準周波数信号を所定の周
期で位相が揃うようにすると共に、周波数設定デ
ータの変化があると前記複数の第２の基準周波数
信号の位相が次に揃う時点まで遅延して位相が揃
つた時点で第２の基準周波数信号の切換えを行な
うようにしたから、周波数切換えにおいて切換え
前の信号と切換え後の信号とを位相連続にするこ
とができる。
生器では、複数の第２の基準周波数発生手段から
出力する複数の第２の基準周波数信号を所定の周
期で位相が揃うようにすると共に、周波数設定デ
ータの変化があると前記複数の第２の基準周波数
信号の位相が次に揃う時点まで遅延して位相が揃
つた時点で第２の基準周波数信号の切換えを行な
うようにしたから、周波数切換えにおいて切換え
前の信号と切換え後の信号とを位相連続にするこ
とができる。
このため、従来の直接周波数合成法による信号
発生器の周波数切換えにおけるスプリアスの発生
を防ぐことができ、スプリアスによる様々な障害
を一挙に解決できる。従つて、例えばこの信号発
生器による出力を測定などに用いた場合、高速切
換えを行なつてもスプリアスによる測定不能時間
がなくなり高速測定が可能になり、通信などに用
いた場合も通信不能などの種々の障害をなくすこ
とができる。また例えば素粒子加速装置の励振用
原発振器として用いた場合に装置に損傷などを防
ぐことができる。またFSK変調（Frequency
shift Keying）などの２周波数の位相連続の変調
波を簡単につくることができ、さらにMSK
（Minimum shift Keying）変調もできる。また
医療用核磁気共鳴装置に用いた場合に、位相の再
現性に優れるため大幅な性能向上を図ることがで
きる。
発生器の周波数切換えにおけるスプリアスの発生
を防ぐことができ、スプリアスによる様々な障害
を一挙に解決できる。従つて、例えばこの信号発
生器による出力を測定などに用いた場合、高速切
換えを行なつてもスプリアスによる測定不能時間
がなくなり高速測定が可能になり、通信などに用
いた場合も通信不能などの種々の障害をなくすこ
とができる。また例えば素粒子加速装置の励振用
原発振器として用いた場合に装置に損傷などを防
ぐことができる。またFSK変調（Frequency
shift Keying）などの２周波数の位相連続の変調
波を簡単につくることができ、さらにMSK
（Minimum shift Keying）変調もできる。また
医療用核磁気共鳴装置に用いた場合に、位相の再
現性に優れるため大幅な性能向上を図ることがで
きる。
このように高速切換え、高信号純度、高上限周
波数という特性を持つ直接周波数合成法による多
周波切換信号発生器において、周波数切換え時の
位相連続性を実現でき、さらに位相再現性をも実
現できるため本発明は極めて有益である。
波数という特性を持つ直接周波数合成法による多
周波切換信号発生器において、周波数切換え時の
位相連続性を実現でき、さらに位相再現性をも実
現できるため本発明は極めて有益である。
第１図は従来の直接周波数合成法による信号発
生器を示す原理図、第２図は本発明の一実施例を
示すブロツク図、第３−Ａ図は第２図の回路動作
を示すタイムチヤート、第３−Ｂ図は位相再現性
を説明するためのタイムチヤート、第４図は遅延
時間を考慮した第２図の回路動作を示すタイムチ
ヤート、第５図は時間誤差に対する位相誤差を示
す図、第６，７，８図は第２の基準周波数発生手
段の他の構成例をそれぞれ示すブロツク図、第９
図は本発明の他の実施例を示すブロツク図であ
る。 ４……第１の基準周波数発生手段、５……基準
発振器、６……基準周波数発生回路、７1〜７k…
…第２の基準周波数発生手段、１２……タイミン
グパルス発生手段、１３……切換手段、１４……
レジスタ、１５……選択スイツチ、１９1〜１９k
……サンプリングPLL、２０1〜２０k……１／Ｍ
分周器、２１……１／Ｍ分周器、５０……タイミ
ングパルス発生手段、５１……コンパレータ、５
２……選択回路、５３……同期回路、５４……タ
イミングパルス発生回路、５５……遅延回路。
生器を示す原理図、第２図は本発明の一実施例を
示すブロツク図、第３−Ａ図は第２図の回路動作
を示すタイムチヤート、第３−Ｂ図は位相再現性
を説明するためのタイムチヤート、第４図は遅延
時間を考慮した第２図の回路動作を示すタイムチ
ヤート、第５図は時間誤差に対する位相誤差を示
す図、第６，７，８図は第２の基準周波数発生手
段の他の構成例をそれぞれ示すブロツク図、第９
図は本発明の他の実施例を示すブロツク図であ
る。 ４……第１の基準周波数発生手段、５……基準
発振器、６……基準周波数発生回路、７1〜７k…
…第２の基準周波数発生手段、１２……タイミン
グパルス発生手段、１３……切換手段、１４……
レジスタ、１５……選択スイツチ、１９1〜１９k
……サンプリングPLL、２０1〜２０k……１／Ｍ
分周器、２１……１／Ｍ分周器、５０……タイミ
ングパルス発生手段、５１……コンパレータ、５
２……選択回路、５３……同期回路、５４……タ
イミングパルス発生回路、５５……遅延回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の基準周波数を有する基準信号を発生す
る第１の基準周波数発生手段と、 前記基準信号を受けて周波数をてい倍する手段
を有し、前記基準信号の周期で位相が一致するそ
れぞれ異なる周波数の正弦波信号である複数の第
２の基準周波数信号を出力させる複数の第２の基
準周波数発生手段と、 遅延回路を有し周波数設定データの変更開始後
あるいは周波数設定データの変更完了を示す周波
数切換信号を受領後、前記基準信号を遅延させて
前記複数の第２の基準周波数信号の全ての位相が
一致する時刻でタイミングパルスを出力するタイ
ミングパルス発生手段と、 前記複数の第２の基準周波数信号のうちの１つ
を指定した周波数設定データを前記タイミング回
路から出力されるタイミングパルスの受領時まで
保持して前記受領時に前記周波数設定データの変
更による新たな周波数設定データに書換えるレジ
スタと、 前記レジスタに書換えられた時点で、前記複数
の第２の基準周波数信号のうちの前記指定した新
たな周波数設定データに対応した信号を選択する
選択スイツチと を備えた多周波切換信号発生器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202676A JPS6096029A (ja) | 1983-10-31 | 1983-10-31 | 信号発生器 |
| GB08426694A GB2149599B (en) | 1983-10-31 | 1984-10-22 | Signal generator |
| US06/664,401 US4659999A (en) | 1983-10-31 | 1984-10-24 | Direct frequency synthesizer which is step-wise variable and has phase continuity and phase reproducibility when switching frequencies |
| FR8416716A FR2554292A1 (fr) | 1983-10-31 | 1984-10-31 | Generateur de signal |
| DE19843439893 DE3439893A1 (de) | 1983-10-31 | 1984-10-31 | Signalgenerator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202676A JPS6096029A (ja) | 1983-10-31 | 1983-10-31 | 信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6096029A JPS6096029A (ja) | 1985-05-29 |
| JPH0454406B2 true JPH0454406B2 (ja) | 1992-08-31 |
Family
ID=16461303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202676A Granted JPS6096029A (ja) | 1983-10-31 | 1983-10-31 | 信号発生器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4659999A (ja) |
| JP (1) | JPS6096029A (ja) |
| DE (1) | DE3439893A1 (ja) |
| FR (1) | FR2554292A1 (ja) |
| GB (1) | GB2149599B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0249733B1 (de) * | 1986-06-10 | 1992-07-22 | Siemens-Albis Aktiengesellschaft | Frequenzsynthetisierer |
| US4788670A (en) * | 1987-08-18 | 1988-11-29 | Siemens Aktiengesellschaft | Clock voltage supply |
| US4926130A (en) * | 1988-01-19 | 1990-05-15 | Qualcomm, Inc. | Synchronous up-conversion direct digital synthesizer |
| US4905177A (en) * | 1988-01-19 | 1990-02-27 | Qualcomm, Inc. | High resolution phase to sine amplitude conversion |
| US4901033A (en) * | 1989-05-01 | 1990-02-13 | Motorola, Inc. | Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith |
| US4952877A (en) * | 1989-08-11 | 1990-08-28 | General Electric Company | RF synthesizer or an NMR instrument |
| GB2238923B (en) * | 1989-12-07 | 1993-08-11 | Plessey Co Plc | Digital frequency generator |
| US5184093A (en) * | 1991-03-08 | 1993-02-02 | Mitsubishi Denki Kabushiki Kaisha | Frequency synthesizer |
| JPH0537435A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | Ｔｄｍａ方式に用いる局部発振周波数シンセサイザ |
| DE4207045C2 (de) * | 1992-03-06 | 1996-07-25 | Bruker Medizintech | Digitales Frequenzerzeugungsgerät |
| EP0560525B1 (en) * | 1992-03-11 | 1997-10-15 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JP2760225B2 (ja) * | 1992-08-13 | 1998-05-28 | 日本電気株式会社 | Ｆｓｋ変調器 |
| CA2107632C (en) * | 1992-10-05 | 1997-06-03 | Nec Corporation | Local oscillator and its frequency switching method |
| US5268656A (en) * | 1992-11-05 | 1993-12-07 | At&T Bell Laboratories | Programmable clock skew adjustment circuit |
| US5506981A (en) * | 1993-03-29 | 1996-04-09 | All Computers Inc. | Apparatus and method for enhancing the performance of personal computers |
| US5495202A (en) * | 1993-06-30 | 1996-02-27 | Hughes Aircraft Company | High spectral purity digital waveform synthesizer |
| US5526527A (en) * | 1993-10-01 | 1996-06-11 | Pacific Communication Sciences, Inc. | Method and apparatus for frequency synthesization in digital cordless telephones |
| US5757212A (en) * | 1995-12-21 | 1998-05-26 | Cypress Semiconductor Corp. | Method and apparatus for providing a pin configurable architecture for frequency synthesizers |
| US6032028A (en) * | 1996-04-12 | 2000-02-29 | Continentral Electronics Corporation | Radio transmitter apparatus and method |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| JP4077979B2 (ja) * | 1999-05-27 | 2008-04-23 | 株式会社日立製作所 | 半導体集積回路装置 |
| US6211740B1 (en) * | 1999-09-29 | 2001-04-03 | Intel Corporation | Switching a clocked device from an initial frequency to a target frequency |
| US7187220B1 (en) * | 2003-12-18 | 2007-03-06 | Nvidia Corporation | Memory clock slowdown |
| US7570654B2 (en) * | 2003-12-22 | 2009-08-04 | Intel Corporation | Switching device utilizing requests indicating cumulative amount of data |
| US7747237B2 (en) * | 2004-04-09 | 2010-06-29 | Skyworks Solutions, Inc. | High agility frequency synthesizer phase-locked loop |
| US7402821B2 (en) * | 2006-01-18 | 2008-07-22 | Axcelis Technologies, Inc. | Application of digital frequency and phase synthesis for control of electrode voltage phase in a high-energy ion implantation machine, and a means for accurate calibration of electrode voltage phase |
| US7602254B2 (en) * | 2007-05-25 | 2009-10-13 | Infineon Technologies Ag | System and method for generating signals with a preselected frequency relationship in two steps |
| US20100109787A1 (en) * | 2008-10-31 | 2010-05-06 | Alcatel Lucent | Method and apparatus for oscillator stability verification |
| US9654124B1 (en) | 2016-01-29 | 2017-05-16 | Keysight Technologies, Inc. | Coherent signal source |
| US11356109B1 (en) * | 2021-02-26 | 2022-06-07 | Realtek Semiconductor Corp. | Wide-band frequency synthesizer for zero-IF WLAN radio transceiver and method thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1002044B (de) * | 1955-06-11 | 1957-02-07 | Schomandl K G Herstellung Wiss | Verfahren zur Erzeugung genau einstellbarer Frequenzen |
| FR1195430A (fr) * | 1958-04-24 | 1959-11-17 | Alsacienne Constr Meca | Perfectionnements aux dispositifs émetteurs à modulation par déviation de fréquence |
| US3223925A (en) * | 1962-01-29 | 1965-12-14 | Ibm | Digital data modulation device |
| US3444320A (en) * | 1964-03-21 | 1969-05-13 | Nippon Electric Co | Time division frequency shift transmission system |
| US3331035A (en) * | 1965-08-23 | 1967-07-11 | Sanders Associates Inc | Frequency synthesizer |
| US3379992A (en) * | 1965-10-18 | 1968-04-23 | Collins Radio Co | Multiple frequency signal generator |
| FR1572878A (ja) * | 1967-07-31 | 1969-06-27 | ||
| US3663754A (en) * | 1970-05-18 | 1972-05-16 | Totuus Communications Inc | Communication system having modulator for generating orthogonal continuous phase synchronous binary fsk |
| US3696306A (en) * | 1970-06-05 | 1972-10-03 | Motorola Inc | Coherent jump frequency synthesizer |
| US3735269A (en) * | 1971-10-29 | 1973-05-22 | Rockland Systems Corp | Digital frequency synthesizer |
| DE2607530C2 (de) * | 1976-02-25 | 1986-12-18 | Robert Bosch Gmbh, 7000 Stuttgart | Funkgerät mit einer Oszillatoren-Einrichtung |
| JPS54106156A (en) * | 1978-02-09 | 1979-08-20 | Mitsubishi Electric Corp | Signal generator |
| JPS5586250A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Carrier generator |
| JPS5881603U (ja) * | 1981-11-26 | 1983-06-02 | 株式会社島津製作所 | フアンクシヨンジエネレ−タ |
-
1983
- 1983-10-31 JP JP58202676A patent/JPS6096029A/ja active Granted
-
1984
- 1984-10-22 GB GB08426694A patent/GB2149599B/en not_active Expired
- 1984-10-24 US US06/664,401 patent/US4659999A/en not_active Expired - Lifetime
- 1984-10-31 FR FR8416716A patent/FR2554292A1/fr not_active Withdrawn
- 1984-10-31 DE DE19843439893 patent/DE3439893A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4659999A (en) | 1987-04-21 |
| DE3439893C2 (ja) | 1988-07-14 |
| JPS6096029A (ja) | 1985-05-29 |
| GB2149599B (en) | 1988-04-13 |
| GB2149599A (en) | 1985-06-12 |
| FR2554292A1 (fr) | 1985-05-03 |
| GB8426694D0 (en) | 1984-11-28 |
| DE3439893A1 (de) | 1985-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454406B2 (ja) | ||
| US6281759B1 (en) | Digital frequency generation method and apparatus | |
| JPH0795687B2 (ja) | 周波数シンセサイザ | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| EP0780976B1 (en) | Digital frequency divider phase shifter | |
| CZ285960B6 (cs) | Způsob a zařízení pro číslicovou modulaci používající souběžné přičítání a odečítání impulzů | |
| US6160426A (en) | Semiconductor memory device having clock frequency multiplying apparatus | |
| JP2000124801A (ja) | Ｐｌｌ回路 | |
| JPH01144818A (ja) | 数値制御形発振回路 | |
| JPH0770995B2 (ja) | 位相同期ループ | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| RU2081510C1 (ru) | Синтезатор частот | |
| JPH1155036A (ja) | 周波数発生回路 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| CN107846220A (zh) | 一种原子频标 | |
| JPS6347389B2 (ja) | ||
| JP2911276B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS5912217B2 (ja) | ディジタル型鋸歯状波フェイズロックル−プ | |
| JPS6333739B2 (ja) | ||
| JP3136824B2 (ja) | Ｐｌｌ回路 | |
| JPS62279713A (ja) | ５６ＫＨｚクロツク発生回路 | |
| JPH09284052A (ja) | 位相差信号発生器 | |
| JPS61192134A (ja) | クロツク信号発生装置 | |
| JPH0683266B2 (ja) | ジツタ付加装置 | |
| JPS6058621B2 (ja) | 連続クロツク発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |