JPH0454418B2 - - Google Patents
Info
- Publication number
- JPH0454418B2 JPH0454418B2 JP57502922A JP50292282A JPH0454418B2 JP H0454418 B2 JPH0454418 B2 JP H0454418B2 JP 57502922 A JP57502922 A JP 57502922A JP 50292282 A JP50292282 A JP 50292282A JP H0454418 B2 JPH0454418 B2 JP H0454418B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- bit
- signal
- pulses
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
- H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は、一般的に言うならば、デジタル通信
に関するものであり、更に具体的に言うならば、
制御器と駆動器のようなデータ処理システムの異
なる装置の間でデジタル情報を伝送するためのエ
ンコーデイング技術に関するものである。
に関するものであり、更に具体的に言うならば、
制御器と駆動器のようなデータ処理システムの異
なる装置の間でデジタル情報を伝送するためのエ
ンコーデイング技術に関するものである。
発明の背景
データ処理システムのようなデジタルシステム
は、システム内の異なる装置が光フアイバチヤン
ネルのような相互接続ケーブル又はほかのリンク
を介して互に通信することがしばしば必要であ
る。たとえば、データ処理装置に使用されている
二次記憶装置は、制御器と、その制御器に接続さ
れた１以上の駆動器とを一般に備えている。そし
て、これらの異なる装置は互に通信をしなければ
ならない。
は、システム内の異なる装置が光フアイバチヤン
ネルのような相互接続ケーブル又はほかのリンク
を介して互に通信することがしばしば必要であ
る。たとえば、データ処理装置に使用されている
二次記憶装置は、制御器と、その制御器に接続さ
れた１以上の駆動器とを一般に備えている。そし
て、これらの異なる装置は互に通信をしなければ
ならない。
典型的な駆動器は、それに限定されないが、磁
気デイスク、磁気テープ又は磁気ドラム記憶装置
及び新しい磁気バブル記憶装置のような直接アク
セス記憶装置を含んでいる。これらの二次記憶装
置、特に駆動装置として磁気デイスク記憶装置を
使用する装置は、近年非常に複雑になつてきた。
都合悪く、性能の増大を図る努力により、制御器
と駆動器との間の相互接続（通信コードを含む）
が複雑さを増し且つ高価になつた。
気デイスク、磁気テープ又は磁気ドラム記憶装置
及び新しい磁気バブル記憶装置のような直接アク
セス記憶装置を含んでいる。これらの二次記憶装
置、特に駆動装置として磁気デイスク記憶装置を
使用する装置は、近年非常に複雑になつてきた。
都合悪く、性能の増大を図る努力により、制御器
と駆動器との間の相互接続（通信コードを含む）
が複雑さを増し且つ高価になつた。
この価格と複雑さの一部は、異なる駆動器が異
なるデータ（即ちビツト）伝送速度で動作するこ
との結果である。制御器が駆動器と通信するため
には、駆動器の伝送速度で情報を受信（そして送
信）できなければならない。そして、駆動器が外
されて伝送速度の異なるものと替えられるとき
は、制御器は、その新しい駆動器にも適合しなけ
ればならない。更に、もし制御器が多数の駆動器
に接続されるならば、そのときは制御器は、駆動
器の各々に対してその適切な伝送速度で動作する
ことができなければならない。
なるデータ（即ちビツト）伝送速度で動作するこ
との結果である。制御器が駆動器と通信するため
には、駆動器の伝送速度で情報を受信（そして送
信）できなければならない。そして、駆動器が外
されて伝送速度の異なるものと替えられるとき
は、制御器は、その新しい駆動器にも適合しなけ
ればならない。更に、もし制御器が多数の駆動器
に接続されるならば、そのときは制御器は、駆動
器の各々に対してその適切な伝送速度で動作する
ことができなければならない。
この問題に対する一つの方策は、広帯域フエイ
ズロツクループ（PLL）を制御器に使用するこ
とである。しかし、PLLは複雑且つ高価であり、
そして、受信信号の周波数（そして位相）と一致
するに時間がかかる。
ズロツクループ（PLL）を制御器に使用するこ
とである。しかし、PLLは複雑且つ高価であり、
そして、受信信号の周波数（そして位相）と一致
するに時間がかかる。
別の方策は、駆動器が制御器に別のクロツク信号
を送り、制御器がそのクロツク信号を、駆動器か
らのデータ信号のデコーデイングと駆動器への伝
送のクロツクとの両方に使用するようにすること
であつた。しかしながら、この方策は、本譲受人
のMASSBUS相互接続のような、クロツク信号
用の別のチヤンネルを制御器−駆動器間相互接続
部が有していることが必要である。
を送り、制御器がそのクロツク信号を、駆動器か
らのデータ信号のデコーデイングと駆動器への伝
送のクロツクとの両方に使用するようにすること
であつた。しかしながら、この方策は、本譲受人
のMASSBUS相互接続のような、クロツク信号
用の別のチヤンネルを制御器−駆動器間相互接続
部が有していることが必要である。
更に、データ処理システムが複雑になつたこ
と、及びデータ処理システムのトポロジーが精巧
化したことのために、いわゆる“グラウンドルル
ープ”問題が重要且つ問題になつてきた。グラウ
ンドループ電流には２つの主要因がある。第１
は、電力ケーブル及び電力分配線からの電界が、
異なるユニツト間に延びるケーブルに交流電圧を
誘起することである。第２は、共通の交流電源か
ら供電される２以上の装置が、電力分配上の位相
遅れの違いにより互に位相が一致していないこと
である。従つて、それら装置が正確には同電位に
はない。その結果、相互接続ケーブルの中の接地
導体に沿つて装置間に電流が流れ、その電流は、
ケーブル末端のライン駆動器及び受信器の動作に
干渉し悪化させ、ケーブルを介しての通信に悪影
響をもたらす。更に、そのようなグラウンド電流
は、ケーブルから電磁エネルギーを放射させる。
そして、この放射は、政府の規則や工業規格に反
するかも知れず、また、他の設備の動作に干渉す
るかも知れない。
と、及びデータ処理システムのトポロジーが精巧
化したことのために、いわゆる“グラウンドルル
ープ”問題が重要且つ問題になつてきた。グラウ
ンドループ電流には２つの主要因がある。第１
は、電力ケーブル及び電力分配線からの電界が、
異なるユニツト間に延びるケーブルに交流電圧を
誘起することである。第２は、共通の交流電源か
ら供電される２以上の装置が、電力分配上の位相
遅れの違いにより互に位相が一致していないこと
である。従つて、それら装置が正確には同電位に
はない。その結果、相互接続ケーブルの中の接地
導体に沿つて装置間に電流が流れ、その電流は、
ケーブル末端のライン駆動器及び受信器の動作に
干渉し悪化させ、ケーブルを介しての通信に悪影
響をもたらす。更に、そのようなグラウンド電流
は、ケーブルから電磁エネルギーを放射させる。
そして、この放射は、政府の規則や工業規格に反
するかも知れず、また、他の設備の動作に干渉す
るかも知れない。
それ故、本発明の目的は、二次記憶装置に使用
するに適した（更に具体的にはその二次記憶装置
の制御器と駆動器との間の相互接続に使用するに
適した）、駆動器と制御器との間の相互接続を簡
単にし且つ安価なデジタルエンコーデイング技術
及び装置を提供することである。
するに適した（更に具体的にはその二次記憶装置
の制御器と駆動器との間の相互接続に使用するに
適した）、駆動器と制御器との間の相互接続を簡
単にし且つ安価なデジタルエンコーデイング技術
及び装置を提供することである。
本発明のもう１つの目的は、別のクロツク信号
の伝送の必要なく且つ送信装置のビツトレートを
予じめ知ることなく、広い速度範囲内の任意の速
度で装置間をセルフクロツクキング迅速同期通信
できるエンコード技術を提供することである。
の伝送の必要なく且つ送信装置のビツトレートを
予じめ知ることなく、広い速度範囲内の任意の速
度で装置間をセルフクロツクキング迅速同期通信
できるエンコード技術を提供することである。
本発明の更にもう１つの目的は、電気式と光フ
アイバ式との両方に使用できるエンコーデイング
技術を提供するものである。
アイバ式との両方に使用できるエンコーデイング
技術を提供するものである。
本発明の更にもう１つの目的は、相互接続が電
気式のときのグラウンドループ問題を解消するか
又は少くとも実質的に少なくするエンコーデイン
グ技術及び装置間相互接続を提供することであ
る。
気式のときのグラウンドループ問題を解消するか
又は少くとも実質的に少なくするエンコーデイン
グ技術及び装置間相互接続を提供することであ
る。
本発明の更にもう１つの目的は、高いビツトレ
ートで制御器と駆動器間を通信できるエンコーデ
イング技術及び装置を提供することである。
ートで制御器と駆動器間を通信できるエンコーデ
イング技術及び装置を提供することである。
発明の概要
本発明に依れば、上述の目的は主として特殊な
信号処理技術を利用することに依り達成される。
全情報は制御器と駆動器との間に送られるがこれ
はセルフクロツクコード表を用い別々なクロツク
信号送信の必要性を排除する。この表は或る程度
までは周波数には依存性がない。即ち、広凡な周
波数レンジつまりビツト率にわたり作動可能で受
信装置は送信装置のビツト送信速度、知る必要が
ない。エンコードされた信号は直流成分はもた
ず、実際には如何なる送信速度に対しても交流成
分は皆高い周波数である。これは受信器に於いて
フイードバツクヒステリシスが使える事になりエ
ンコードされた信号をケーブルに結合するための
バイパス結合を容易にする。この特徴はアースル
ープ電流用の主回路（主として60Hzの低い周波
数）を排除する。又、単純な光フアイバの利用も
出来る様にする。
信号処理技術を利用することに依り達成される。
全情報は制御器と駆動器との間に送られるがこれ
はセルフクロツクコード表を用い別々なクロツク
信号送信の必要性を排除する。この表は或る程度
までは周波数には依存性がない。即ち、広凡な周
波数レンジつまりビツト率にわたり作動可能で受
信装置は送信装置のビツト送信速度、知る必要が
ない。エンコードされた信号は直流成分はもた
ず、実際には如何なる送信速度に対しても交流成
分は皆高い周波数である。これは受信器に於いて
フイードバツクヒステリシスが使える事になりエ
ンコードされた信号をケーブルに結合するための
バイパス結合を容易にする。この特徴はアースル
ープ電流用の主回路（主として60Hzの低い周波
数）を排除する。又、単純な光フアイバの利用も
出来る様にする。
本エンコード方法に依れば、データビツトは予
め定められた一定巾の二極パルス（即ち正・負パ
ルス）により相互接続ケーブルを交信する。所与
のビツトセルに対してパルスパターンを決定する
にはこのビツトを次のビツトと比較する。ビツト
セルの先縁に於いては、１つのパルスがビツト値
を信号するために送られる。正のパルスは“１”
を示し、負のパルスは“０”を示す。（もち論逆
に示してもよいが）。若し次の信号（続いて来た
信号）が同値であつたならば第１パルスの後でこ
のビツトセル内で第２のパルスも送る。この第２
パルスは第１パルスとは逆の極性が与えられる。
従つて、パルス極性は交番し、送信信号の平均値
は０（即ち直流成分はない）である。この平均値
はこれが一定でない限りに於いては０でない様に
もたし得る。何となればこの平均値には何らメツ
セージ情報を含んでいないからである。
め定められた一定巾の二極パルス（即ち正・負パ
ルス）により相互接続ケーブルを交信する。所与
のビツトセルに対してパルスパターンを決定する
にはこのビツトを次のビツトと比較する。ビツト
セルの先縁に於いては、１つのパルスがビツト値
を信号するために送られる。正のパルスは“１”
を示し、負のパルスは“０”を示す。（もち論逆
に示してもよいが）。若し次の信号（続いて来た
信号）が同値であつたならば第１パルスの後でこ
のビツトセル内で第２のパルスも送る。この第２
パルスは第１パルスとは逆の極性が与えられる。
従つて、パルス極性は交番し、送信信号の平均値
は０（即ち直流成分はない）である。この平均値
はこれが一定でない限りに於いては０でない様に
もたし得る。何となればこの平均値には何らメツ
セージ情報を含んでいないからである。
明らかな様にエンコードされた信号は２つのパ
ルス流の重畳（或いは加え合わされたもの）体で
構成される。第１のパルス流は各ビツトセルの先
縁に於いて発生されたパルスより成るビツト値を
表わす。第２パルス流はエンコードされた信号の
直流成分を０にするために注入された反対極性の
補償パルスより成る。
ルス流の重畳（或いは加え合わされたもの）体で
構成される。第１のパルス流は各ビツトセルの先
縁に於いて発生されたパルスより成るビツト値を
表わす。第２パルス流はエンコードされた信号の
直流成分を０にするために注入された反対極性の
補償パルスより成る。
第１パルス流に於ける各パルス間の間隔はビツ
ト送信速度のみの函数でありビツトセルの巾に等
しい。然し、受信装置はビツト送信速度を知る必
要はない。受信器がパルス巾（時間巾）を知る限
りに於いては、データとクロツクとを検出・分離
することが出来る。若しパルス巾が一定で既知で
あるならば、データ速度は殆ど０から或る上限
（パルス巾により決まるが）までの広範囲に変え
る事が出来る。理論的には最大の伝送速度は１対
のパルス（１つの型）の合成巾がビツトセルの巾
と同じであつた時に達成される。もち論実際には
或る程度の安全余裕は見ておかねばならない。
ト送信速度のみの函数でありビツトセルの巾に等
しい。然し、受信装置はビツト送信速度を知る必
要はない。受信器がパルス巾（時間巾）を知る限
りに於いては、データとクロツクとを検出・分離
することが出来る。若しパルス巾が一定で既知で
あるならば、データ速度は殆ど０から或る上限
（パルス巾により決まるが）までの広範囲に変え
る事が出来る。理論的には最大の伝送速度は１対
のパルス（１つの型）の合成巾がビツトセルの巾
と同じであつた時に達成される。もち論実際には
或る程度の安全余裕は見ておかねばならない。
パルス極性が交番するから、パルスが抜けた
り、追加されたり（ノイズパルス）或いは変化し
たりしたパルスを検出することは容易である。各
ビツトセルは適正なパルス変化であるかどうかチ
エツクされる。これは何ら費用を追加せずに各送
信ブツトに対しパリテイビツトをもたせると云う
事と殆ど似ている。
り、追加されたり（ノイズパルス）或いは変化し
たりしたパルスを検出することは容易である。各
ビツトセルは適正なパルス変化であるかどうかチ
エツクされる。これは何ら費用を追加せずに各送
信ブツトに対しパリテイビツトをもたせると云う
事と殆ど似ている。
光フアイバー設備で働かすためには交流結合受
信器が３段送信光源と共に用い得る。この構成に
於いては、０出力が負パルスに取り代えられ、最
大までに半分の出力が０レベル出力に取り代えら
れ、最大光出力が正の電気パルスに取り代えられ
る。
信器が３段送信光源と共に用い得る。この構成に
於いては、０出力が負パルスに取り代えられ、最
大までに半分の出力が０レベル出力に取り代えら
れ、最大光出力が正の電気パルスに取り代えられ
る。
本発明は請求の範囲に於いてよくその本質を示
しているが、上述及更に別の目的及効果は添付図
面に付いて説明する次の詳述からよりよく理解さ
れよう。
しているが、上述及更に別の目的及効果は添付図
面に付いて説明する次の詳述からよりよく理解さ
れよう。
第１Ａ図は本発明に於けるエンコードされてな
い波形とこれに対応してエンコードされた波形と
を示した図、第１Ｂ図は本発明によりエンコード
する方法の各段階を示した図、第２図は本発明に
とつて有用である第２の記憶システムを示すブロ
ツクダイヤグラム、第３図は本発明により情報を
エンコードする装置を示した回路図、第４図は第
３図のエンコーダで働く波形の例示、第５図は第
３図のマルチプレクサの真値表、第６Ａ図は本発
明によりエンコードされ送信された信号をエンコ
ードする装置の回路図、第６Ｂ図は第６Ａ図装置
と関連して利用する任意選択付属装置で単一ビツ
ト送信エラーを検出する装置の回路図、第６Ｃ図
は第１Ｂ図に示した方法によりエンコードされた
信号をデコードする方法の各段階を示した図、第
７図は第６Ａ図のデコーダに関する波形の例示、
第８図は第１Ａ図に対比して示すもので光伝送用
にエンコードされた波形を示す図である。 図示した実施例の説明 セルフクロツキングエンコーデイング技術につ
いて説明する、セルフクロツキングコードを使用
することにより、別のクロツク信号を伝送するこ
とが不要になる。例えば２次記憶機能を使用した
場合、制御器は駆動器から受信したエンコードさ
れた“クロツク及びデータ”信号から駆動器のク
ロツク信号を分離する。その後、この制御器はこ
の情報を用いて駆動器へ伝送するために用いられ
るクロツク信号を発生する。このように信号伝送
は、常に駆動器のデータ伝送速度で行なわれる。 さらに、このようなエンコーデイング技術の実
施方法のために、そのデコーデイング装置は、自
動的にデータ速度の変更を伴なうことになる。し
たがつて、ある伝送速度を使用する駆動器をある
ケーブルから外し、その代用として、より遅いか
又は速い伝送速度を使用する駆動器を接続するこ
とができる。この際、制御器の交換又は調節を何
ら必要としない。実際、エンコーデイング及びデ
コーデイングのプロセスを妨げることなく、伝送
を遮断又は停止させることも可能となる。通信を
再開する場合には、伝送が停止された場所を発見
するだけでよい。 第１Ａ図は、制御器２０と駆動器３０との間を
ケーブル１０で接続した第２図の伝送系において
データを伝送するために、本発明のエンコーデイ
ングプロセス（第１Ｂ図にその概要を示す。）に
よつて発生された波形を示すものである。波形８
０は、駆動器から制御器へ伝送されるNRZデー
タを表わすものとする。バイナリパターン１０１
１００を表わす６ビツトの信号が伝送されるもの
とする。各ビツトは、そのビツトセル時間Ｔだけ
現われる。符号Tiはｉビツト目のビツトセルの
時間幅を表わす。この信号をエンコードしたデー
タが波形８２で示され、これがケーブル１０へ伝
送される実際の信号を表わす。 このエンコーデイングの法則は非常に単純であ
る（第１Ｂ図参照）。まず、各ビツトセルの前縁
“LE”において波形８２に１つのパルスが現われ
る。このパルスは、エンコードされるビツトの値
に応じて正極性（ステツプ４１及び４２Ａ）又は
負極性（ステツプ４１及び４２Ｂ）のいずれかを
もつ。前者はビツト値が１の場合であり、後者は
ビツト値が０の場合である。しかしながら、直流
成分を除去する目的を満たすためには、パルスの
極性を変えなければならない。従つて、２つの隣
接するビツトセルがいずれも０か又は１である場
合には、その隣接する２つのビツトセルの最初の
方に付加パルスが加えられ、その加えられたパル
スには、そのビツトセルの最初のパルスの極性と
逆の極性が与えられる（ステツプ４３及び４４）。
この直流成分の除去に伴なう更なる束縛は、正と
負のパルスは逆極性でかつ等しい平均値を有して
いなければならないことである。これを達成する
のに最も容易な方法は、パルスの振幅を等しい大
きさでかつ逆極性とし、さらにパルス幅を等しく
することである。これが行なわれたとき、エンコ
ードされた信号は、全く直流成分を含まず、その
波形８２がケーブル１０へ交流伝送される。 もちろん、このエンコードされた信号は“実時
間”で伝送されるけれども、次のビツトセルとの
“ルツクアヘツド”比較を行なうために生のデー
タ信号からわずかに遅延されなければならない。 これらの原理を参照しながら第１図の例につい
てさらに詳細に説明する。第１ビツトセルは、１
であつて時間T1だけ発生し、正のパルス８２Ａ
にエンコードされる。時間幅T2の次のビツトを
見ると、ビツト値が０であることがわかる。この
ビツトの極性は第１ビツトと逆であるから、“逆
極性”パルスをビツトセル１に追加する必要は全
くない。この第２ビツトセルはその前縁（LE2）
において負パルス８２Ｂとしてエンコードされて
伝送される。次のビツトすなわち第３ビツトを見
ると、これは時間幅T3でビツト値１であり第２
ビツトとは逆極性となつている。従つて、ビツト
セル２内に、“逆極性”パルスを追加する必要は
ない。セル３のビツトは１であるのでそれをエン
コードしたものとして正のパルス８２Ｃが伝送さ
れる。しかしながら、セル４にもビツト１が含ま
れ、それは、セル３内のビツトと同じ極性をも
つ。従つて上述した法則によれば、負の“逆極
性”パルス８２Ｄがパルス８２Ｃに続いてセル３
内に追加される。 第１Ａ図に示したように、パルス８２Ｄの前縁
はパルス８２Ｃの後縁と一致するが、その２つの
パルスは、そのビツトセルが十分に広い幅を有す
るならばわずかに離れていてもよい。 ビツト５は、時間幅T5であつてビツト４と逆
極性を有している。したがつて時間幅T4に存在
するただ１つのパルスは、ビツト値が“１”であ
ることを表わす正のパルス８２Ｅとなる。このビ
ツト５の値０は、時間幅T5内の負のパルス８２
Ｆとしてエンコードされる。しかしながら、ビツ
ト６もまた０なので、極性転換のため補償用の正
のパルス８２Ｇがセル５内に追加される。セル６
の前縁では負のパルス８２Ｈが発生され、これは
ビツト６の値０に対応する。 このように、時間幅Tiは、少なくとも一対の
パルスを伝送するのに十分な長さをもつていなけ
ればならないことはわかるであろう。すなわち、
Tiは少なくとも2t秒でなければならない。ただ
し、ｔは正及び負のパルスの最大パルス幅を表わ
す。 第３図には、適当なエンコーダ／ケーブルドラ
イバ回路が示されている。この回路は、入力とし
てNRZデータ信号及び同期クロツクを受信し、
出力としてENCODED DETA信号を発生する。
このENCODED DETA信号にはデータ及びクロ
ツクの情報が含まれている。この回路に関係する
波形を第４図に示す。基本的には、エンコーダ／
駆動器１００は、一対のエツジトリガパルス発生
器１０２及び１０４、マルチプレクサ１０６、マ
ルチプレクサ制御回路１０８、パルス変圧器・駆
動器回路網１１０及びパルス変圧器１１２から構
成される。 パルス発生器１０２はライン１２２のCLOCK
信号を受け２つの信号を発生する。すなわち、ラ
イン１２４にPIH信号（この信号はマルチプレク
サ１０６の入力X2とX3になる。）を、ライン１２
６にDEL CLOCK信号（この信号は第２パルス
発生器１０４に入力される。）を出力する。ライ
ン１２２のCLOCK信号の各正方向縁すなわち前
縁では、パルス発生器１０２はライン１２４に
P1H信号の正方向パルスを発生する。 P1Hパルスの巾は、主として遅延ライン１２
８によつて制御され、その巾は例えば約14ナノ秒
で十分な間隔をもつて最大約25メガビツト／秒の
ビツト伝送速度が得られる。遅延ライン１２８に
よつて与えられる遅延量はP1Hパルスのパルス
巾を決める。従つてライン１２６のDEL
CLOCK信号はP1Hパルス巾だけ遅延した
CLOCK信号を表わす。従つて、パルス発生器１
０４はライン１３４に正方向パルスのP2H信号
を発生する。P2Hパルスの前縁はライン１２４
のP1Hパルスの後縁に一致する。 遅延ライン１２８及び１３８を整合させると、
P1HパルスとP2Hパルスのパルス巾は等しくな
る。製造及び整合を容易にするために遅延ライン
１２８及び１３８をRC回路で置き換えることが
できる。現代の製造技術ではそのような回路の抵
抗を極めて精密に調整することができるので、遅
延量、従つてP1H及P2Hのパルス巾をほぼ等し
くすることができる。 P1H及びP2H信号はパルストランス駆動回路
１１０を作動させ、該駆動回路１１０はケーブル
２０に適当なタイミングで正及び負のパルスを発
生する。マルチプレクサ１０６は各P1H及び
P2H信号がいつケーブルにパルスを発生させる
べきかを決定し、各パルスの極性を選択する。 パルスがライン１５４すなわち、マルチプレク
サ１０６の出力端子Ｙ＋に現われると、そのとき
正パルスがケーブルに発生する。ライン１５４に
パルスが現われると、オープンコレクタドライバ
１７２が作動し、トランス１１２の１次巻線の上
半部を介して電流を流す。次に、これによつて、
ケーブル１０に正パルスが発生する。逆にケーブ
ルに負パルスが発生する場合には、ライン１４４
すなわちマルチプレクサ１０６のＹ−出力にパル
スが現われる。これによつて、オープンコレクタ
ドライバ１７４が作動しトランス１１２の１次巻
線の下半部１１２Ｂを介して電流が流れ、ケーブ
ル１０に負パルスが誘導される。 マルチプレクサ１０６の作動はマルチプレクサ
制御回路１０８によつて制御される。マルチプレ
クサ制御回路１０８は、次に、伝送されるべき
NRZデータに応答し、P1H及びP2Hパルスをマ
ルチプレクサの各出力端子にいつ発生させるかを
決定する。 マルチプレクサ１０６は多かれ少なかれ一対の
単極双投スイツチを備えている。その極はＹ＋出
力と、Ｙ−出力である。Ｙ＋出力は入力X1又は
X2に投入され、Ｙ−出力は入力X3又はX4に投入
される。マルチプレクサスイツチの状態はライン
１５９及び１６５によつてマルチプレクサのＡと
Ｂのそれぞれの制御入力に与えられる信号によつ
て決定される。従つて、P1H及びP2Hパルスは
マルチプレクサの出力のいずれかに現われる。第
５図の真理値表はマルチプレクサ１０６の作動を
まとめたものであり、これはECL型10174マルチ
プレクサを使用した場合の実施例である。（同様
に他のデイジタル成分は両立性のあるECL成分
である。） エンコードされるべき信号、すなわちラベル付
されたNRZ DATAは、ライン１５６により第１
のＤ型フリツプフロツプ１５８の入力Ｄに与えら
れる。フリツプフロツプ１５８はライン１６２を
介してパルス発生器１０４により与えられる
P2H信号が補充されるとクロツク化される。フ
リツプフロツプ１５８の出力Ｑは第２のＤ型フリ
ツプフロツプ１６４（同様にクロツク化される）
のＤ入力及びマルチプレクサ１０６の第１の制御
入力Ａに与えられる。フリツプフロツプ１６４の
Ｑ出力はマルチプレクサ１０６の第２の制御入力
Ｂに与えられる。 フリツプフロツプ１５８から与えられる信号は
マルチプレクサ１０６の入力Ａを制御しNEW
DATA信号として表わされる。マルチプレクサ
の制御入力Ｂに与えられるフリツプフロツプ１６
４の出力はDEL DATA信号として表わされる。
NEW DATA信号は１クロツク周期だけ遅れた
NRZ DATAに対応し、一方、DEL DATA信号
はさらに１クロツク周期だけ遅れたNEW
DATA信号に対応する。 たとえば、問題の特定ビツトセルに対しては、
最初のパルスが正極性であるべきだと仮定する
と、この場合には、そのセルに対するP1Hパル
スは、ライン１２４から、マルチプレクサ１０６
を介してX2入力からライン１５４のＹ＋出力ま
で導かれる。もし、負パルスであるべき場合（次
のビツトがまた“１”であるという理由で）に
は、後続のP2Hパルスはマルチプレクサを介し
てライン１３４から（すなわちX4入力から）ラ
イン１４４（すなわちＹ−出力）に導かれる。 逆に、そのセルの最初のパルスが負であるべき
ならば、ライン１２４のP1Hパルスはマルチプ
レクサ１０６を介してライン１４４すなわちＹ−
出力に導かれる。 従つて、P1H及びP2Hパルスはラインドライ
バー作動のタイミングだけを制御し、それぞれ正
及び負のパルスの両方を発生するということを理
解されたい。ケーブル１０のパルスの極性は、そ
のケーブルによつてどのドライバ（１７２及び１
７４）が作動させられてそのパルスを発生したか
によつて決まる。 データが伝達されないときには、割込み可能／
割込み禁止信号をライン１７６を介してラインド
ライバ１７２および１７４に供給することによつ
て、これらのラインドライバを割込み禁止状態と
するとともに、スプリアスな信号が伝送されない
ようにすることができる。 第６Ａ図および第６Ｂ図は、第３図のエンコー
ダ／トランスミツタと互換性を有するレシーバ／
デコーダの例を示している。この第６Ａ図および
第６Ｂ図に示された基本レシーバ／デコーダは、
例えばスプリアスなパルスの混入（例えばノイズ
による）や、存在すべきパルスの不存在等のパル
スエラーを検出することができる付加的な回路を
示している。それらの作動上の方法論または機能
性は、第６Ｃ図に示されているので、それを参照
されたい。 次に特に第６Ａ図を参照して、基本レシーバ／
デコーダ回路２００を説明する。この目的のた
め、第６Ａ図の回路の種々の点に現われる波形を
含む第７図を参照する。 ケーブル１０は、レシーバ／デコーダ回路２０
０のパルス変換器２０２の一次巻線に接続されて
いる。この変換器２０２の二次巻線は、全体が符
号２０８で示された抵抗回路網を介してラインレ
シーバ２０４および２０６に接続されている。抵
抗回路網２０８は、ケーブルを終端させるために
整合インピーダンスを供与するとともに、ライン
レシーバのための閾値を設定するものである。ラ
インレシーバ２０４は、ケーブルにおける正のパ
ルスを検出するものであり、一方ラインレシーバ
２０６は、負のパルスを検出するものである。レ
シーバ２０４の出力端はフリツプフロツプ２１０
のセツト入力端Ｓに接続されており、またライン
レシーバ２０６の出力端は該フリツプフロツプ２
１０のリセツト入力端Ｒに接続されている。従つ
て、ケーブル１０における正のパルスの前縁がフ
リツプフロツプ２１０をセツトし、そしてこのケ
ーブル１０における負のパルスの前縁が該フリツ
プフロツプ２１０をリセツトする。図解すると、
バスデータ波形２１２が第７図に示すような形状
であるならば、ライン２１６上のフリツプフロツ
プ２１０のＱ出力端における波形は、波形２１２
のようになる。この波形２１２は、RCVD
INFO信号と称される。この信号は、第６Ｃ図に
おけるステツプ２７０で形成される。 フリツプフロツプ２１０のＱ出力端は、イクス
クルーシブORゲート２１８、遅延ライン２２０
およびＤ型フリツプフロツプ２２２からなる
NRZ両構成回路網に接続されている。任意のｉ
番目のビツトをデコーデイングするため、イクス
クルーシブORゲート２１８は、Ｄ型フリツプフ
ロツプ２２２のＤ入力端に接続されたライン２１
６上のｉ番目のセルの波形を受ける。（ｉ−１）
番目のビツトの値を示すフリツプフロツプ２２２
のＱ出力端は、ライン２２４を介してイクスクル
ーシブORゲート２１８の他の入力端に接続され
ている。イクスクルーシブORゲートの合成出力
は、第７図に波形２２６として示されている。こ
のイクスクルーシブORゲート２１８の出力は、
遅延ライン１２８および１３８と同じ遅延作用を
なす遅延ライン２２０に供給される。第７図に波
形２２８で示された遅延ライン２２０の出力は、
フリツプフロツプ２２２をストローブすなわちク
ロツクして、各ビツトセルの第１パルスの間上記
RCVD INFO信号をサンプリングする。このと
き、イクスクルーシブORゲートは、フリツプフ
ロツプ２２２がビツトセルにおけるいかなる後に
続くパルスに応答しないように作用している（第
６Ｃ図のステツプ２７２）。フリツプフロツプ２
２２のQ*出力端は、第７図に波形２３０で示さ
れているような完全にデコードされたNRZデー
タを供給する。 第６Ｂ図に示したシンプルな回路を付加するこ
とによつて、信号の欠落または付加されたパルス
を検出することができる。この回路は、一対のＤ
型フリツプフロツプ２３２および２３４とORゲ
ート２３６とからなつている。フリツプフロツプ
２３２は、付加されたパルスを検出するものであ
り、一方フリツプフロツプ２３４は、パルスの欠
落を検出するものである。フリツプフロツプ２３
２のＤ入力端は、上記RCVD INFO信号を伝送
するライン２１６に接続されており、そしてこの
フリツプフロツプのためのクロツクは、ライン２
３８上のラインレシーバ２０４の出力端から供給
される。フリツプフロツプのＱ出力端が“１”の
状態であるときには、エラーを示している。 同様に、フリツプフロツプ２３４のＤ入力端
は、ライン２４２上のフリツプフロツプ２１０の
Q*出力端からRCVD INFO*信号を受けるように
なつている。フリツプフロツプ２３４は、ライン
２４４を介して供給されるラインレシーバ２０６
の出力によつてクロツクされる。このため、フリ
ツプフロツプ２３４のＱ出力端は、パルスの欠落
を示す。 フリツプフロツプ２３２および２３４の出力端
は、いずれのフリツプフロツプでエラーを検出し
たときでも、パルスエラーを信号で知られること
ができるようにORゲート２３６で結合されてい
る。基本的には、第６Ｂ図の回路は、受けた連続
する一対のパルスの極性が異ならないことを該回
路が検出したときは、エラーを示す。 同様の基本的な技術が光通信に用いることがで
きる。しかしながら、この状況においては、光学
チヤネルは、駆動器とコントローラの間の直流絶
縁性を有している。従つて、コードの直流除去特
性を用いる必要がない。例えば、上記したような
RCVD INFO信号に該当する信号をケーブルで
伝送することができる。または、第８図に示した
ように直流バイアスをかけることができる。すな
わち、一定の光強度レベル２６２を基準として用
いると、上記発明の要約の欄で説明したように、
増大が正のパルス２６４に該当し、減少が負のパ
ルスに該当する。すなわち、パルスは単に比較的
正または比較的負であればよく、そして用語“比
較的”は適宜上記したように連続して生ずる
“生”および“負”の場合も含むものである。 更に、比較的正および比較的負の電気パルスま
たは光学パルスについて説明したが、これに限ら
れるものではない。必要とされるすべての事は、
異なつたタイプの間隔である信号を用いることで
あり、用語“パルス”がそれを示している。 以上本発明を実施例について説明したが、当業
者があるならば容易に変更、改良が可能である。
この変更改良は、説明していないが本発明の範囲
内に含まれることはもちろんである。従つて、本
発明は、上記説明に限定されるものではなく、上
記特許請求の範囲からのみ規定されるものであ
る。
い波形とこれに対応してエンコードされた波形と
を示した図、第１Ｂ図は本発明によりエンコード
する方法の各段階を示した図、第２図は本発明に
とつて有用である第２の記憶システムを示すブロ
ツクダイヤグラム、第３図は本発明により情報を
エンコードする装置を示した回路図、第４図は第
３図のエンコーダで働く波形の例示、第５図は第
３図のマルチプレクサの真値表、第６Ａ図は本発
明によりエンコードされ送信された信号をエンコ
ードする装置の回路図、第６Ｂ図は第６Ａ図装置
と関連して利用する任意選択付属装置で単一ビツ
ト送信エラーを検出する装置の回路図、第６Ｃ図
は第１Ｂ図に示した方法によりエンコードされた
信号をデコードする方法の各段階を示した図、第
７図は第６Ａ図のデコーダに関する波形の例示、
第８図は第１Ａ図に対比して示すもので光伝送用
にエンコードされた波形を示す図である。 図示した実施例の説明 セルフクロツキングエンコーデイング技術につ
いて説明する、セルフクロツキングコードを使用
することにより、別のクロツク信号を伝送するこ
とが不要になる。例えば２次記憶機能を使用した
場合、制御器は駆動器から受信したエンコードさ
れた“クロツク及びデータ”信号から駆動器のク
ロツク信号を分離する。その後、この制御器はこ
の情報を用いて駆動器へ伝送するために用いられ
るクロツク信号を発生する。このように信号伝送
は、常に駆動器のデータ伝送速度で行なわれる。 さらに、このようなエンコーデイング技術の実
施方法のために、そのデコーデイング装置は、自
動的にデータ速度の変更を伴なうことになる。し
たがつて、ある伝送速度を使用する駆動器をある
ケーブルから外し、その代用として、より遅いか
又は速い伝送速度を使用する駆動器を接続するこ
とができる。この際、制御器の交換又は調節を何
ら必要としない。実際、エンコーデイング及びデ
コーデイングのプロセスを妨げることなく、伝送
を遮断又は停止させることも可能となる。通信を
再開する場合には、伝送が停止された場所を発見
するだけでよい。 第１Ａ図は、制御器２０と駆動器３０との間を
ケーブル１０で接続した第２図の伝送系において
データを伝送するために、本発明のエンコーデイ
ングプロセス（第１Ｂ図にその概要を示す。）に
よつて発生された波形を示すものである。波形８
０は、駆動器から制御器へ伝送されるNRZデー
タを表わすものとする。バイナリパターン１０１
１００を表わす６ビツトの信号が伝送されるもの
とする。各ビツトは、そのビツトセル時間Ｔだけ
現われる。符号Tiはｉビツト目のビツトセルの
時間幅を表わす。この信号をエンコードしたデー
タが波形８２で示され、これがケーブル１０へ伝
送される実際の信号を表わす。 このエンコーデイングの法則は非常に単純であ
る（第１Ｂ図参照）。まず、各ビツトセルの前縁
“LE”において波形８２に１つのパルスが現われ
る。このパルスは、エンコードされるビツトの値
に応じて正極性（ステツプ４１及び４２Ａ）又は
負極性（ステツプ４１及び４２Ｂ）のいずれかを
もつ。前者はビツト値が１の場合であり、後者は
ビツト値が０の場合である。しかしながら、直流
成分を除去する目的を満たすためには、パルスの
極性を変えなければならない。従つて、２つの隣
接するビツトセルがいずれも０か又は１である場
合には、その隣接する２つのビツトセルの最初の
方に付加パルスが加えられ、その加えられたパル
スには、そのビツトセルの最初のパルスの極性と
逆の極性が与えられる（ステツプ４３及び４４）。
この直流成分の除去に伴なう更なる束縛は、正と
負のパルスは逆極性でかつ等しい平均値を有して
いなければならないことである。これを達成する
のに最も容易な方法は、パルスの振幅を等しい大
きさでかつ逆極性とし、さらにパルス幅を等しく
することである。これが行なわれたとき、エンコ
ードされた信号は、全く直流成分を含まず、その
波形８２がケーブル１０へ交流伝送される。 もちろん、このエンコードされた信号は“実時
間”で伝送されるけれども、次のビツトセルとの
“ルツクアヘツド”比較を行なうために生のデー
タ信号からわずかに遅延されなければならない。 これらの原理を参照しながら第１図の例につい
てさらに詳細に説明する。第１ビツトセルは、１
であつて時間T1だけ発生し、正のパルス８２Ａ
にエンコードされる。時間幅T2の次のビツトを
見ると、ビツト値が０であることがわかる。この
ビツトの極性は第１ビツトと逆であるから、“逆
極性”パルスをビツトセル１に追加する必要は全
くない。この第２ビツトセルはその前縁（LE2）
において負パルス８２Ｂとしてエンコードされて
伝送される。次のビツトすなわち第３ビツトを見
ると、これは時間幅T3でビツト値１であり第２
ビツトとは逆極性となつている。従つて、ビツト
セル２内に、“逆極性”パルスを追加する必要は
ない。セル３のビツトは１であるのでそれをエン
コードしたものとして正のパルス８２Ｃが伝送さ
れる。しかしながら、セル４にもビツト１が含ま
れ、それは、セル３内のビツトと同じ極性をも
つ。従つて上述した法則によれば、負の“逆極
性”パルス８２Ｄがパルス８２Ｃに続いてセル３
内に追加される。 第１Ａ図に示したように、パルス８２Ｄの前縁
はパルス８２Ｃの後縁と一致するが、その２つの
パルスは、そのビツトセルが十分に広い幅を有す
るならばわずかに離れていてもよい。 ビツト５は、時間幅T5であつてビツト４と逆
極性を有している。したがつて時間幅T4に存在
するただ１つのパルスは、ビツト値が“１”であ
ることを表わす正のパルス８２Ｅとなる。このビ
ツト５の値０は、時間幅T5内の負のパルス８２
Ｆとしてエンコードされる。しかしながら、ビツ
ト６もまた０なので、極性転換のため補償用の正
のパルス８２Ｇがセル５内に追加される。セル６
の前縁では負のパルス８２Ｈが発生され、これは
ビツト６の値０に対応する。 このように、時間幅Tiは、少なくとも一対の
パルスを伝送するのに十分な長さをもつていなけ
ればならないことはわかるであろう。すなわち、
Tiは少なくとも2t秒でなければならない。ただ
し、ｔは正及び負のパルスの最大パルス幅を表わ
す。 第３図には、適当なエンコーダ／ケーブルドラ
イバ回路が示されている。この回路は、入力とし
てNRZデータ信号及び同期クロツクを受信し、
出力としてENCODED DETA信号を発生する。
このENCODED DETA信号にはデータ及びクロ
ツクの情報が含まれている。この回路に関係する
波形を第４図に示す。基本的には、エンコーダ／
駆動器１００は、一対のエツジトリガパルス発生
器１０２及び１０４、マルチプレクサ１０６、マ
ルチプレクサ制御回路１０８、パルス変圧器・駆
動器回路網１１０及びパルス変圧器１１２から構
成される。 パルス発生器１０２はライン１２２のCLOCK
信号を受け２つの信号を発生する。すなわち、ラ
イン１２４にPIH信号（この信号はマルチプレク
サ１０６の入力X2とX3になる。）を、ライン１２
６にDEL CLOCK信号（この信号は第２パルス
発生器１０４に入力される。）を出力する。ライ
ン１２２のCLOCK信号の各正方向縁すなわち前
縁では、パルス発生器１０２はライン１２４に
P1H信号の正方向パルスを発生する。 P1Hパルスの巾は、主として遅延ライン１２
８によつて制御され、その巾は例えば約14ナノ秒
で十分な間隔をもつて最大約25メガビツト／秒の
ビツト伝送速度が得られる。遅延ライン１２８に
よつて与えられる遅延量はP1Hパルスのパルス
巾を決める。従つてライン１２６のDEL
CLOCK信号はP1Hパルス巾だけ遅延した
CLOCK信号を表わす。従つて、パルス発生器１
０４はライン１３４に正方向パルスのP2H信号
を発生する。P2Hパルスの前縁はライン１２４
のP1Hパルスの後縁に一致する。 遅延ライン１２８及び１３８を整合させると、
P1HパルスとP2Hパルスのパルス巾は等しくな
る。製造及び整合を容易にするために遅延ライン
１２８及び１３８をRC回路で置き換えることが
できる。現代の製造技術ではそのような回路の抵
抗を極めて精密に調整することができるので、遅
延量、従つてP1H及P2Hのパルス巾をほぼ等し
くすることができる。 P1H及びP2H信号はパルストランス駆動回路
１１０を作動させ、該駆動回路１１０はケーブル
２０に適当なタイミングで正及び負のパルスを発
生する。マルチプレクサ１０６は各P1H及び
P2H信号がいつケーブルにパルスを発生させる
べきかを決定し、各パルスの極性を選択する。 パルスがライン１５４すなわち、マルチプレク
サ１０６の出力端子Ｙ＋に現われると、そのとき
正パルスがケーブルに発生する。ライン１５４に
パルスが現われると、オープンコレクタドライバ
１７２が作動し、トランス１１２の１次巻線の上
半部を介して電流を流す。次に、これによつて、
ケーブル１０に正パルスが発生する。逆にケーブ
ルに負パルスが発生する場合には、ライン１４４
すなわちマルチプレクサ１０６のＹ−出力にパル
スが現われる。これによつて、オープンコレクタ
ドライバ１７４が作動しトランス１１２の１次巻
線の下半部１１２Ｂを介して電流が流れ、ケーブ
ル１０に負パルスが誘導される。 マルチプレクサ１０６の作動はマルチプレクサ
制御回路１０８によつて制御される。マルチプレ
クサ制御回路１０８は、次に、伝送されるべき
NRZデータに応答し、P1H及びP2Hパルスをマ
ルチプレクサの各出力端子にいつ発生させるかを
決定する。 マルチプレクサ１０６は多かれ少なかれ一対の
単極双投スイツチを備えている。その極はＹ＋出
力と、Ｙ−出力である。Ｙ＋出力は入力X1又は
X2に投入され、Ｙ−出力は入力X3又はX4に投入
される。マルチプレクサスイツチの状態はライン
１５９及び１６５によつてマルチプレクサのＡと
Ｂのそれぞれの制御入力に与えられる信号によつ
て決定される。従つて、P1H及びP2Hパルスは
マルチプレクサの出力のいずれかに現われる。第
５図の真理値表はマルチプレクサ１０６の作動を
まとめたものであり、これはECL型10174マルチ
プレクサを使用した場合の実施例である。（同様
に他のデイジタル成分は両立性のあるECL成分
である。） エンコードされるべき信号、すなわちラベル付
されたNRZ DATAは、ライン１５６により第１
のＤ型フリツプフロツプ１５８の入力Ｄに与えら
れる。フリツプフロツプ１５８はライン１６２を
介してパルス発生器１０４により与えられる
P2H信号が補充されるとクロツク化される。フ
リツプフロツプ１５８の出力Ｑは第２のＤ型フリ
ツプフロツプ１６４（同様にクロツク化される）
のＤ入力及びマルチプレクサ１０６の第１の制御
入力Ａに与えられる。フリツプフロツプ１６４の
Ｑ出力はマルチプレクサ１０６の第２の制御入力
Ｂに与えられる。 フリツプフロツプ１５８から与えられる信号は
マルチプレクサ１０６の入力Ａを制御しNEW
DATA信号として表わされる。マルチプレクサ
の制御入力Ｂに与えられるフリツプフロツプ１６
４の出力はDEL DATA信号として表わされる。
NEW DATA信号は１クロツク周期だけ遅れた
NRZ DATAに対応し、一方、DEL DATA信号
はさらに１クロツク周期だけ遅れたNEW
DATA信号に対応する。 たとえば、問題の特定ビツトセルに対しては、
最初のパルスが正極性であるべきだと仮定する
と、この場合には、そのセルに対するP1Hパル
スは、ライン１２４から、マルチプレクサ１０６
を介してX2入力からライン１５４のＹ＋出力ま
で導かれる。もし、負パルスであるべき場合（次
のビツトがまた“１”であるという理由で）に
は、後続のP2Hパルスはマルチプレクサを介し
てライン１３４から（すなわちX4入力から）ラ
イン１４４（すなわちＹ−出力）に導かれる。 逆に、そのセルの最初のパルスが負であるべき
ならば、ライン１２４のP1Hパルスはマルチプ
レクサ１０６を介してライン１４４すなわちＹ−
出力に導かれる。 従つて、P1H及びP2Hパルスはラインドライ
バー作動のタイミングだけを制御し、それぞれ正
及び負のパルスの両方を発生するということを理
解されたい。ケーブル１０のパルスの極性は、そ
のケーブルによつてどのドライバ（１７２及び１
７４）が作動させられてそのパルスを発生したか
によつて決まる。 データが伝達されないときには、割込み可能／
割込み禁止信号をライン１７６を介してラインド
ライバ１７２および１７４に供給することによつ
て、これらのラインドライバを割込み禁止状態と
するとともに、スプリアスな信号が伝送されない
ようにすることができる。 第６Ａ図および第６Ｂ図は、第３図のエンコー
ダ／トランスミツタと互換性を有するレシーバ／
デコーダの例を示している。この第６Ａ図および
第６Ｂ図に示された基本レシーバ／デコーダは、
例えばスプリアスなパルスの混入（例えばノイズ
による）や、存在すべきパルスの不存在等のパル
スエラーを検出することができる付加的な回路を
示している。それらの作動上の方法論または機能
性は、第６Ｃ図に示されているので、それを参照
されたい。 次に特に第６Ａ図を参照して、基本レシーバ／
デコーダ回路２００を説明する。この目的のた
め、第６Ａ図の回路の種々の点に現われる波形を
含む第７図を参照する。 ケーブル１０は、レシーバ／デコーダ回路２０
０のパルス変換器２０２の一次巻線に接続されて
いる。この変換器２０２の二次巻線は、全体が符
号２０８で示された抵抗回路網を介してラインレ
シーバ２０４および２０６に接続されている。抵
抗回路網２０８は、ケーブルを終端させるために
整合インピーダンスを供与するとともに、ライン
レシーバのための閾値を設定するものである。ラ
インレシーバ２０４は、ケーブルにおける正のパ
ルスを検出するものであり、一方ラインレシーバ
２０６は、負のパルスを検出するものである。レ
シーバ２０４の出力端はフリツプフロツプ２１０
のセツト入力端Ｓに接続されており、またライン
レシーバ２０６の出力端は該フリツプフロツプ２
１０のリセツト入力端Ｒに接続されている。従つ
て、ケーブル１０における正のパルスの前縁がフ
リツプフロツプ２１０をセツトし、そしてこのケ
ーブル１０における負のパルスの前縁が該フリツ
プフロツプ２１０をリセツトする。図解すると、
バスデータ波形２１２が第７図に示すような形状
であるならば、ライン２１６上のフリツプフロツ
プ２１０のＱ出力端における波形は、波形２１２
のようになる。この波形２１２は、RCVD
INFO信号と称される。この信号は、第６Ｃ図に
おけるステツプ２７０で形成される。 フリツプフロツプ２１０のＱ出力端は、イクス
クルーシブORゲート２１８、遅延ライン２２０
およびＤ型フリツプフロツプ２２２からなる
NRZ両構成回路網に接続されている。任意のｉ
番目のビツトをデコーデイングするため、イクス
クルーシブORゲート２１８は、Ｄ型フリツプフ
ロツプ２２２のＤ入力端に接続されたライン２１
６上のｉ番目のセルの波形を受ける。（ｉ−１）
番目のビツトの値を示すフリツプフロツプ２２２
のＱ出力端は、ライン２２４を介してイクスクル
ーシブORゲート２１８の他の入力端に接続され
ている。イクスクルーシブORゲートの合成出力
は、第７図に波形２２６として示されている。こ
のイクスクルーシブORゲート２１８の出力は、
遅延ライン１２８および１３８と同じ遅延作用を
なす遅延ライン２２０に供給される。第７図に波
形２２８で示された遅延ライン２２０の出力は、
フリツプフロツプ２２２をストローブすなわちク
ロツクして、各ビツトセルの第１パルスの間上記
RCVD INFO信号をサンプリングする。このと
き、イクスクルーシブORゲートは、フリツプフ
ロツプ２２２がビツトセルにおけるいかなる後に
続くパルスに応答しないように作用している（第
６Ｃ図のステツプ２７２）。フリツプフロツプ２
２２のQ*出力端は、第７図に波形２３０で示さ
れているような完全にデコードされたNRZデー
タを供給する。 第６Ｂ図に示したシンプルな回路を付加するこ
とによつて、信号の欠落または付加されたパルス
を検出することができる。この回路は、一対のＤ
型フリツプフロツプ２３２および２３４とORゲ
ート２３６とからなつている。フリツプフロツプ
２３２は、付加されたパルスを検出するものであ
り、一方フリツプフロツプ２３４は、パルスの欠
落を検出するものである。フリツプフロツプ２３
２のＤ入力端は、上記RCVD INFO信号を伝送
するライン２１６に接続されており、そしてこの
フリツプフロツプのためのクロツクは、ライン２
３８上のラインレシーバ２０４の出力端から供給
される。フリツプフロツプのＱ出力端が“１”の
状態であるときには、エラーを示している。 同様に、フリツプフロツプ２３４のＤ入力端
は、ライン２４２上のフリツプフロツプ２１０の
Q*出力端からRCVD INFO*信号を受けるように
なつている。フリツプフロツプ２３４は、ライン
２４４を介して供給されるラインレシーバ２０６
の出力によつてクロツクされる。このため、フリ
ツプフロツプ２３４のＱ出力端は、パルスの欠落
を示す。 フリツプフロツプ２３２および２３４の出力端
は、いずれのフリツプフロツプでエラーを検出し
たときでも、パルスエラーを信号で知られること
ができるようにORゲート２３６で結合されてい
る。基本的には、第６Ｂ図の回路は、受けた連続
する一対のパルスの極性が異ならないことを該回
路が検出したときは、エラーを示す。 同様の基本的な技術が光通信に用いることがで
きる。しかしながら、この状況においては、光学
チヤネルは、駆動器とコントローラの間の直流絶
縁性を有している。従つて、コードの直流除去特
性を用いる必要がない。例えば、上記したような
RCVD INFO信号に該当する信号をケーブルで
伝送することができる。または、第８図に示した
ように直流バイアスをかけることができる。すな
わち、一定の光強度レベル２６２を基準として用
いると、上記発明の要約の欄で説明したように、
増大が正のパルス２６４に該当し、減少が負のパ
ルスに該当する。すなわち、パルスは単に比較的
正または比較的負であればよく、そして用語“比
較的”は適宜上記したように連続して生ずる
“生”および“負”の場合も含むものである。 更に、比較的正および比較的負の電気パルスま
たは光学パルスについて説明したが、これに限ら
れるものではない。必要とされるすべての事は、
異なつたタイプの間隔である信号を用いることで
あり、用語“パルス”がそれを示している。 以上本発明を実施例について説明したが、当業
者があるならば容易に変更、改良が可能である。
この変更改良は、説明していないが本発明の範囲
内に含まれることはもちろんである。従つて、本
発明は、上記説明に限定されるものではなく、上
記特許請求の範囲からのみ規定されるものであ
る。
Claims (1)
- 【特許請求の範囲】 １ 送信装置から受信装置へ一連のデジタル情報
ビツトを通信するための周波数に無関係なセルフ
クロツキング方法であつて、前記情報ビツトがデ
ータ速度で通信され、各ビツトが“ビツトセル”
（Ti）と称される間隔毎に与えられ、各ビツトセ
ルの始端は、前縁と称されるようなセルフクロツ
キング方法において、 (a) ｉ番目のビツトセル（Ti）の前縁にて、ｉ
番目のビツトが１であるとき第１の型のパルス
を伝送し、ｉ番目のビツトが０であるとき第２
の型のパルスを伝送する段階であつて、前記第
１及び第２の型のパルスは、所定の一定持続時
間を有しているような段階と、 (b) ｉ番目のビツトを（ｉ＋１）番目のビツトと
比較する比較段階と、 (c) 第１のパルスがｉ番目のビツトセルにて伝送
された後、ｉ番目のビツトセル中に第２のパル
スを伝送する段階であつて、前記第２のパルス
は、ｉ番目のビツトセルの前縁の後所定の時間
間隔内にて伝送され、前記時間間隔は、一定で
且つデータ速度と無関係であり、第２のパルス
の伝送は、（ｉ＋１）番目のビツトがｉ番目の
ビツトと同じ値を有することが前記比較段階に
て指示されたことに応答して行なわれ、前記第
２のパルスは、ｉ番目のビツトが１であるなら
ば第２の型のものでありｉ番目のビツトが０で
あるならば第１の型のものであり、クロツク及
びデータが結合されビツトストリームの周波数
又はデータ速度を知らなくともデコードされう
るようなエンコードされたビツトストリームが
与えられるようにする段階と を含むことを特徴とするセルフクロツキング方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/301,193 US4475212A (en) | 1981-09-11 | 1981-09-11 | Frequency-independent, self-clocking encoding technique and apparatus for digital communications |
| US301193 | 1989-01-24 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62134808A Division JPH01132252A (ja) | 1981-09-11 | 1987-05-29 | デジタル信号をデコードする装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58501490A JPS58501490A (ja) | 1983-09-01 |
| JPH0454418B2 true JPH0454418B2 (ja) | 1992-08-31 |
Family
ID=23162345
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57502922A Granted JPS58501490A (ja) | 1981-09-11 | 1982-08-27 | デジタル通信のための周波数独立セルフクロツキングエンコ−デング技術及び装置 |
| JP62134808A Granted JPH01132252A (ja) | 1981-09-11 | 1987-05-29 | デジタル信号をデコードする装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62134808A Granted JPH01132252A (ja) | 1981-09-11 | 1987-05-29 | デジタル信号をデコードする装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4475212A (ja) |
| EP (1) | EP0074587B1 (ja) |
| JP (2) | JPS58501490A (ja) |
| AU (1) | AU548874B2 (ja) |
| CA (1) | CA1193733A (ja) |
| DE (1) | DE3268033D1 (ja) |
| WO (1) | WO1983000967A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4592072B1 (en) * | 1982-05-07 | 1994-02-15 | Digital Equipment Corporation | Decoder for self-clocking serial data communications |
| DE3247120C2 (de) * | 1982-12-20 | 1985-09-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Schaltungsanordnung zur Umsetzung eines zwischen zwei Pegeln wechselnden Binärsignals in ein Pulscodesignal, das Datenimpulse und Erneuerungsimpulse aufweist |
| US4545055A (en) * | 1983-07-20 | 1985-10-01 | Loral Corporation | Error analyzer for data communicated by bus protocol |
| GB2147477B (en) * | 1983-09-28 | 1987-07-08 | Philips Electronic Associated | Data transmitter data receiver and data transmission system |
| US4703471A (en) * | 1985-01-02 | 1987-10-27 | General Electric Company | Monolithically integrated electro-optical multiplexer/demultiplexer |
| US4807231A (en) * | 1986-03-08 | 1989-02-21 | Honda Giken Kogyo Kabushiki Kaisha | Multiplex communication method |
| JPS62235851A (ja) * | 1986-04-07 | 1987-10-16 | Tamura Electric Works Ltd | ボタン電話装置のデ−タ伝送方式 |
| US4791407A (en) * | 1987-08-04 | 1988-12-13 | Trustees Of Columbia University In The City Of New York | Alternate mark/space inversion line code |
| GB8906093D0 (en) * | 1989-03-16 | 1989-04-26 | British Telecomm | Optical transmission system |
| US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
| US5027085A (en) * | 1989-10-03 | 1991-06-25 | Analog Devices, Inc. | Phase detector for phase-locked loop clock recovery system |
| US5020872A (en) * | 1990-01-04 | 1991-06-04 | Smiths Industries Aerospace & Defense Systems Incorporated | Method of operating an electrooptic modulator |
| US5303265A (en) * | 1990-06-29 | 1994-04-12 | Digital Equipment Corporation | Frequency independent encoding technique and apparatus for digital communications |
| DE4220597C1 (en) * | 1992-06-24 | 1993-05-19 | Micro Technology Gmbh, 6200 Wiesbaden, De | Digital signal coding method e.g. for computer network - generating data pulses with three or more pulse widths dependent on pulse widths and polarities of preceding pulse(s) |
| FR2706104B1 (fr) * | 1993-06-02 | 1995-09-22 | Klibanov Elvard | Système de transmission numérique utilisant un signal analogique composé des impulsions gaussiennes ou cos2 de polarités opposées. |
| US5796781A (en) * | 1993-07-09 | 1998-08-18 | Technitrol, Inc. | Data receiver having bias restoration |
| US5684833A (en) * | 1994-04-21 | 1997-11-04 | Aichidenshi Kabushiki Kaisha | Mutual conversion method of binary data and multilevel signal, its communication method, and its receiving device |
| US5651001A (en) * | 1994-12-22 | 1997-07-22 | Intel Corporation | Method and apparatus for full duplex signaling |
| US5737366A (en) * | 1995-12-29 | 1998-04-07 | Lucent Technologies Inc. | Method and apparatus for receiving line encoded bursts of information |
| JPH11513231A (ja) * | 1996-07-24 | 1999-11-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | データ伝送方法、データ伝送用インターフェースおよびデータ受信用インターフェース |
| US6396971B1 (en) * | 1999-03-29 | 2002-05-28 | T Squared G, Inc | Optical digital waveform generator |
| US6925067B2 (en) * | 1999-04-23 | 2005-08-02 | Qualcomm, Incorporated | Configuration of overhead channels in a mixed bandwidth system |
| US6549351B1 (en) * | 1999-06-22 | 2003-04-15 | Cirrus Logic, Inc. | Auxiliary data encoding in a disk drive system |
| KR100303315B1 (ko) | 1999-08-05 | 2001-11-01 | 윤종용 | 전송속도 무의존성의 광수신 방법 및 장치 |
| DE10132048A1 (de) * | 2001-07-03 | 2003-01-23 | Siemens Ag | Ausgabeeinheit, Empfangseinheit, Anordnung zur Datenübertragung in einem Kraftfahrzeug sowie Verfahren dazu |
| US7221711B2 (en) | 2002-03-27 | 2007-05-22 | Woodworth John R | Multilevel data encoding and modulation technique |
| US7145483B2 (en) * | 2003-12-08 | 2006-12-05 | Infineon Technologies Ag | Chip to chip interface for encoding data and clock signals |
| US7535964B2 (en) * | 2005-08-31 | 2009-05-19 | Maxim Integrated Products, Inc. | Self-clocked two-level differential signaling methods and apparatus |
| US7672393B2 (en) * | 2006-08-02 | 2010-03-02 | Richtek Technology Corporation | Single-wire asynchronous serial interface |
| US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
| US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
| US9231790B2 (en) * | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
| KR101430168B1 (ko) * | 2008-01-09 | 2014-08-13 | 삼성전자주식회사 | 3단계 신호를 송수신하는 광 송수신 장치 |
| CN102386977A (zh) * | 2011-10-20 | 2012-03-21 | 航天科工深圳（集团）有限公司 | 一种用于光纤传输的数据发送、接收方法、装置及设备 |
| JP2019046523A (ja) * | 2017-09-04 | 2019-03-22 | 株式会社東芝 | 磁気ディスク装置及びライト処理方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US31311A (en) * | 1861-02-05 | Method oe believing geographical outlines on molded elastic globes | ||
| US3243580A (en) * | 1960-12-06 | 1966-03-29 | Sperry Rand Corp | Phase modulation reading system |
| BE633012A (ja) * | 1962-06-08 | |||
| NL301351A (ja) * | 1962-12-05 | |||
| JPS5143367B2 (ja) * | 1972-07-07 | 1976-11-20 | ||
| US3863025A (en) * | 1973-04-25 | 1975-01-28 | Gte Automatic Electric Lab Inc | Data transmission method |
| JPS5011011A (ja) * | 1973-05-29 | 1975-02-04 | ||
| JPS5081463A (ja) * | 1973-11-20 | 1975-07-02 | ||
| JPS5822247B2 (ja) * | 1974-10-11 | 1983-05-07 | ニホンコウギヨウ カブシキガイシヤ | ハイガスノシヨリホウ |
| JPS51105322A (ja) * | 1975-03-03 | 1976-09-17 | Torayoshi Sakaeda | Konkuriitohyomennokiborikeshokakoho |
| US4027152A (en) * | 1975-11-28 | 1977-05-31 | Hewlett-Packard Company | Apparatus and method for transmitting binary-coded information |
| USRE31311E (en) | 1976-03-19 | 1983-07-12 | Ampex Corporation | DC Free encoding for data transmission system |
| US4084069A (en) * | 1976-11-01 | 1978-04-11 | Burroughs Corporation | Encoding and driving means for use in a three-level digital data communication system |
| US4167760A (en) * | 1978-03-28 | 1979-09-11 | Ampex Corporation | Bi-phase decoder apparatus and method |
| US4282601A (en) * | 1979-03-02 | 1981-08-04 | Burroughs Corporation | Three level data transmission system having means for seeking a constant average value for the transmitted signals |
| US4255742A (en) * | 1979-06-07 | 1981-03-10 | Ford Motor Company | Data communication code |
| US4317211A (en) * | 1980-06-02 | 1982-02-23 | The United States Of America As Represented By The Secretary Of The Navy | Manchester code decoding apparatus |
-
1981
- 1981-09-11 US US06/301,193 patent/US4475212A/en not_active Expired - Lifetime
-
1982
- 1982-08-27 AU AU89526/82A patent/AU548874B2/en not_active Ceased
- 1982-08-27 WO PCT/US1982/001166 patent/WO1983000967A1/en not_active Ceased
- 1982-08-27 JP JP57502922A patent/JPS58501490A/ja active Granted
- 1982-09-03 DE DE8282108162T patent/DE3268033D1/de not_active Expired
- 1982-09-03 EP EP82108162A patent/EP0074587B1/en not_active Expired
- 1982-09-10 CA CA000411155A patent/CA1193733A/en not_active Expired
-
1987
- 1987-05-29 JP JP62134808A patent/JPH01132252A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3268033D1 (en) | 1986-01-30 |
| JPH01132252A (ja) | 1989-05-24 |
| CA1193733A (en) | 1985-09-17 |
| EP0074587A3 (en) | 1983-07-27 |
| JPH055415B2 (ja) | 1993-01-22 |
| US4475212A (en) | 1984-10-02 |
| AU8952682A (en) | 1983-03-28 |
| EP0074587B1 (en) | 1985-12-18 |
| EP0074587A2 (en) | 1983-03-23 |
| JPS58501490A (ja) | 1983-09-01 |
| AU548874B2 (en) | 1986-01-02 |
| WO1983000967A1 (en) | 1983-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454418B2 (ja) | ||
| US4584690A (en) | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation | |
| US8159376B2 (en) | Encoding and decoding techniques for bandwidth-efficient communication | |
| US7180957B2 (en) | Technique for utilizing spare bandwidth resulting from the use of a transition-limiting code in a multi-level signaling system | |
| US4897854A (en) | Alternate pulse inversion encoding scheme for serial data transmission | |
| US4562582A (en) | Burst signal receiving apparatus | |
| US11476887B2 (en) | Controller area network controller and transceiver | |
| EP0186462B1 (en) | A method for detection of manchester-encoded signals | |
| US6317469B1 (en) | Method and apparatus for utilizing a data processing system for multi-level data communications providing self-clocking | |
| US7333518B2 (en) | Transmission method and transmission system as well as communications device | |
| JP2881308B2 (ja) | ２進データ通信システムのための受信結合器 | |
| US5303265A (en) | Frequency independent encoding technique and apparatus for digital communications | |
| EP0299639A2 (en) | Digital data communications system | |
| US20050122954A1 (en) | Electrical backplane transmission using duobinary signaling | |
| JPH1028091A (ja) | 光ファイバで送信されるデジタル・データをエンコードおよびデコードする回路および方法 | |
| US4596023A (en) | Balanced biphase transmitter using reduced amplitude of longer pulses | |
| EP1503501A1 (en) | Duobinary to binary decoder | |
| US4561118A (en) | Bus system with optical waveguides having collision detection | |
| US5655078A (en) | Apparatus and method for encoding data in a fiber data distributed interface (FDDI) | |
| EP0299251B1 (en) | Communication filter | |
| US20040008187A1 (en) | Method for transmitting a high-frequency binary data stream via an electrically isolated communications path | |
| US4644563A (en) | Data transmission method and system | |
| US20050100083A1 (en) | Full duplex transmission method | |
| JP7501446B2 (ja) | 電力変換システムおよび電力変換システムの制御方法 | |
| JP3132469B2 (ja) | 光並列伝送方式 |