JPH0454505Y2 - - Google Patents
Info
- Publication number
- JPH0454505Y2 JPH0454505Y2 JP1987148099U JP14809987U JPH0454505Y2 JP H0454505 Y2 JPH0454505 Y2 JP H0454505Y2 JP 1987148099 U JP1987148099 U JP 1987148099U JP 14809987 U JP14809987 U JP 14809987U JP H0454505 Y2 JPH0454505 Y2 JP H0454505Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- uninterruptible power
- signal line
- interface
- uninterruptible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Sources (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
この考案はパソコン等の無停電電源装置と共に
使用されて好適な無停電電源装置インターフエー
スに関するものである。
使用されて好適な無停電電源装置インターフエー
スに関するものである。
(従来の技術)
従来、パソコン等のコンピユータの稼動中に商
用電源の停電又は電圧の異常低下等の電源事故が
生ずると、コンピユータソウフウエアまたはプロ
グラムの例えばデータフアイル等が破壊されるの
で、この様な事態を防ぐために、無停電電源装置
を商用電源とコンピユータの間に設置して上記の
ような問題点は多くは解決される趨勢になつてい
る。つまり、無停電電源装置を用いていてオペレ
ータが就業中の場合は停電が生じても、問題は少
なくなつている。
用電源の停電又は電圧の異常低下等の電源事故が
生ずると、コンピユータソウフウエアまたはプロ
グラムの例えばデータフアイル等が破壊されるの
で、この様な事態を防ぐために、無停電電源装置
を商用電源とコンピユータの間に設置して上記の
ような問題点は多くは解決される趨勢になつてい
る。つまり、無停電電源装置を用いていてオペレ
ータが就業中の場合は停電が生じても、問題は少
なくなつている。
(考案が解決しようとする問題点)
しかし、上記のような状況では必ずしもなく、
そのオペレータが就業中ではない時や、無人向上
等で深夜などに無人的にコンピユータを稼働する
時、また通常の場合でも稼働中に短時間一時的に
オペレータが席を外す時などには問題があつた。
即ち、この様にパソコン等のコンピユータから担
当オペレータが離れている間に停電等の電源事故
が生じ、そしてその停電が比較的長く続く場合、
例えばそれが10分以上となる場合は停電でも、バ
ツクアツプされるままにそのコンピユータが通常
の稼働状態を継続するので、ついには無停電電源
装置のバツテリー容量を超過してこの無停電電源
装置のバツテリーを損傷する等の問題点があつ
た。又バツテリー容量以内でも影響がない訳では
なく、商用電源によるそれと比較してバツテリー
稼働による不経済ということもある。
そのオペレータが就業中ではない時や、無人向上
等で深夜などに無人的にコンピユータを稼働する
時、また通常の場合でも稼働中に短時間一時的に
オペレータが席を外す時などには問題があつた。
即ち、この様にパソコン等のコンピユータから担
当オペレータが離れている間に停電等の電源事故
が生じ、そしてその停電が比較的長く続く場合、
例えばそれが10分以上となる場合は停電でも、バ
ツクアツプされるままにそのコンピユータが通常
の稼働状態を継続するので、ついには無停電電源
装置のバツテリー容量を超過してこの無停電電源
装置のバツテリーを損傷する等の問題点があつ
た。又バツテリー容量以内でも影響がない訳では
なく、商用電源によるそれと比較してバツテリー
稼働による不経済ということもある。
本考案の目的は上記に鑑み、コンピユータの無
人的な稼働のもとでも無停電電源装置の過放電に
よる損傷を防ぎ、かつバツテリー使用の経済性を
高めた無停電電源装置インターフエースを提供す
ることにある。
人的な稼働のもとでも無停電電源装置の過放電に
よる損傷を防ぎ、かつバツテリー使用の経済性を
高めた無停電電源装置インターフエースを提供す
ることにある。
(問題点を解決するための手段)
本考案の無停電電源装置インターフエースは無
停電電源装置から停電信号を受信してその停電状
態を検知すると、この停電状態をライトペン信号
線を経由してプログラム機能を有する電子機器等
に通報すると共に、その時から可変設定時間の経
過後に電源線上の電流をカツトオフすることに特
徴を有するものである。
停電電源装置から停電信号を受信してその停電状
態を検知すると、この停電状態をライトペン信号
線を経由してプログラム機能を有する電子機器等
に通報すると共に、その時から可変設定時間の経
過後に電源線上の電流をカツトオフすることに特
徴を有するものである。
(作用)
この考案の無停電電源装置インターフエースは
第3図に示すように無停電電源装置とパソコン等
のコンピユータとの間に配置して使用される。即
ち、無停電電源装置→本考案の無停電電源装置イ
ンターフエース→コンピユータ、の順序で各機器
が接続されるのであるが、ここでまずタイマー動
作のための時間を設定する。停電でない平常の状
態の場合から説明すると、電源入力端子は無停電
電源装置の電源出力端子に接続され、そしてこの
無停電電源装置の停電検出回路の出力端子と、本
考案の無停電電源装置インターフエースの停電入
力端子と接続されるが、この状態ではこの考案の
無停電電源装置インターフエースには第2図のよ
うなプログラムが搭載されてあるので電流カツト
オフ手段は閉止の状態にあり電流はスルー回路を
経て電源出力端子にそのまま出力され、ライトペ
ン信号線端子に出力はない。前記ライトペン信号
線端子は前述の様にパソコン等に接続され、一方
このパソコン等には第4図に示すようなプログラ
ムをソフトとして与えてあるが、このように、前
述のライトペン信号線端子に出力がないので、割
込みによる停電通報がなく、従つて第4図の通常
の処理が実行される。
第3図に示すように無停電電源装置とパソコン等
のコンピユータとの間に配置して使用される。即
ち、無停電電源装置→本考案の無停電電源装置イ
ンターフエース→コンピユータ、の順序で各機器
が接続されるのであるが、ここでまずタイマー動
作のための時間を設定する。停電でない平常の状
態の場合から説明すると、電源入力端子は無停電
電源装置の電源出力端子に接続され、そしてこの
無停電電源装置の停電検出回路の出力端子と、本
考案の無停電電源装置インターフエースの停電入
力端子と接続されるが、この状態ではこの考案の
無停電電源装置インターフエースには第2図のよ
うなプログラムが搭載されてあるので電流カツト
オフ手段は閉止の状態にあり電流はスルー回路を
経て電源出力端子にそのまま出力され、ライトペ
ン信号線端子に出力はない。前記ライトペン信号
線端子は前述の様にパソコン等に接続され、一方
このパソコン等には第4図に示すようなプログラ
ムをソフトとして与えてあるが、このように、前
述のライトペン信号線端子に出力がないので、割
込みによる停電通報がなく、従つて第4図の通常
の処理が実行される。
ここで停電等になると、電源入力端子は電圧な
し又は電圧低下の状態となり、停電入力端子に停
電信号があると、ライトペン信号線端子を経由し
て、停電通報がパソコン側に出力される。以上の
ような停電通報があると、パソコン等のコンピユ
ータ内の第4図のプログラムによつて、前記フア
イルの緊急退避が実行されついでフアイルがクロ
ーズされる。こうして、前記のようにして設定し
た時間が経過すると本考案の無停電電源装置イン
ターフエースはその内蔵する電流カツトオフ手段
を開放にする。
し又は電圧低下の状態となり、停電入力端子に停
電信号があると、ライトペン信号線端子を経由し
て、停電通報がパソコン側に出力される。以上の
ような停電通報があると、パソコン等のコンピユ
ータ内の第4図のプログラムによつて、前記フア
イルの緊急退避が実行されついでフアイルがクロ
ーズされる。こうして、前記のようにして設定し
た時間が経過すると本考案の無停電電源装置イン
ターフエースはその内蔵する電流カツトオフ手段
を開放にする。
(実施例)
次にこの考案の一実施態様の無停電電源装置イ
ンターフエースを図面を参照しながら説明する。
ンターフエースを図面を参照しながら説明する。
第1図は本考案の一実施態様の無停電電源装置
インターフエースのブロツク図、第2図は本考案
の無停電電源装置インターフエースで搭載するプ
ログラムのアルゴリズムを示すフローチヤート、
第3図はその使用状況を説明するブロツク図、第
4図は例えばパソコン側で使用するプログラムの
アルゴリズムを示すフローチヤートである。
インターフエースのブロツク図、第2図は本考案
の無停電電源装置インターフエースで搭載するプ
ログラムのアルゴリズムを示すフローチヤート、
第3図はその使用状況を説明するブロツク図、第
4図は例えばパソコン側で使用するプログラムの
アルゴリズムを示すフローチヤートである。
第1図及び第3図において、1はこの考案の無
停電電源装置インターフエース2の電源入力端子
であつて、ここに無停電電源装置3の電源出力が
入力される。4はスルー回路であつて、その途中
に例えば電磁リレー等による電流カツトオフ手段
5が設けられる。そしてこの電流カツトオフ手段
が閉止の時は、その入力された電流は、そのまま
電源出力端子6に出力されるが、この電源出力端
子6にはパソコン等7の電源入力端子が接続され
る。8は停電信号入力端子であつてこれは前記無
停電電源装置3の停電信号出力端子等に接続され
る。9はマイクロプロセツサであり、電源装置1
0により動作し、そのメモリ11には例えば第2
図に示すアルゴリズムによるプログラムが搭載さ
れて、停電入力を検出し、そして後記のライトペ
ン信号線インターフエースに送信して前記電流カ
ツトオフ手段5を操作又は制御する。実際の使用
においては前記マイクロプロセツサ9において用
いられる第2図に示すプログラムに対して、パソ
コン側では例えば第4図に示すアルゴリズムのプ
ログラムが実行される。12はライトペン信号線
インターフエースであり、信号のパラレル−シリ
アル変換をしてライトペン信号線端子13に入出
力する。前記ライトペン信号線端子13はパソコ
ン等7のライトペン信号線端子と接続される。
停電電源装置インターフエース2の電源入力端子
であつて、ここに無停電電源装置3の電源出力が
入力される。4はスルー回路であつて、その途中
に例えば電磁リレー等による電流カツトオフ手段
5が設けられる。そしてこの電流カツトオフ手段
が閉止の時は、その入力された電流は、そのまま
電源出力端子6に出力されるが、この電源出力端
子6にはパソコン等7の電源入力端子が接続され
る。8は停電信号入力端子であつてこれは前記無
停電電源装置3の停電信号出力端子等に接続され
る。9はマイクロプロセツサであり、電源装置1
0により動作し、そのメモリ11には例えば第2
図に示すアルゴリズムによるプログラムが搭載さ
れて、停電入力を検出し、そして後記のライトペ
ン信号線インターフエースに送信して前記電流カ
ツトオフ手段5を操作又は制御する。実際の使用
においては前記マイクロプロセツサ9において用
いられる第2図に示すプログラムに対して、パソ
コン側では例えば第4図に示すアルゴリズムのプ
ログラムが実行される。12はライトペン信号線
インターフエースであり、信号のパラレル−シリ
アル変換をしてライトペン信号線端子13に入出
力する。前記ライトペン信号線端子13はパソコ
ン等7のライトペン信号線端子と接続される。
(考案の効果)
この考案の無停電電源装置インターフエースは
以上のように構成され、フアイルがオープンされ
ている等の処理の中途の状態で停電が生じても自
動的にそのフアイルがクローズされ、そしてフア
イルのクローズの後は本考案の無停電電源装置イ
ンターフエース中にあるスルー回路をカツトオフ
するものであり、パソコン等のコンピユータを無
人でもソフトを破壊することなく稼動することが
できると共にそのバツテリーの過放電による損傷
を避けることができ産業上顕著な効果を奏する。
以上のように構成され、フアイルがオープンされ
ている等の処理の中途の状態で停電が生じても自
動的にそのフアイルがクローズされ、そしてフア
イルのクローズの後は本考案の無停電電源装置イ
ンターフエース中にあるスルー回路をカツトオフ
するものであり、パソコン等のコンピユータを無
人でもソフトを破壊することなく稼動することが
できると共にそのバツテリーの過放電による損傷
を避けることができ産業上顕著な効果を奏する。
第1図は、この考案の無停電電源装置インター
フエースの一実施態様のブロツク図、第2図はそ
のインターフエース搭載のプログラムのアルゴリ
ズムを示すフローチヤート、第3図は使用状況に
ついての説明図、第4図はパソコン等で実行され
ているプログラムのアルゴリズムの一例のフロー
チヤートである。 図において、1……電源入力端子、4……スル
ー回路、5……電流カツトオフ手段、6……電源
出力端子、8……停電信号入力端子、9……マイ
クロプロセツサ、13……ライトペン信号線端
子。
フエースの一実施態様のブロツク図、第2図はそ
のインターフエース搭載のプログラムのアルゴリ
ズムを示すフローチヤート、第3図は使用状況に
ついての説明図、第4図はパソコン等で実行され
ているプログラムのアルゴリズムの一例のフロー
チヤートである。 図において、1……電源入力端子、4……スル
ー回路、5……電流カツトオフ手段、6……電源
出力端子、8……停電信号入力端子、9……マイ
クロプロセツサ、13……ライトペン信号線端
子。
Claims (1)
- プログラム機能を有する電子機器と無停電電源
装置が配設されいるシステムにおいて、前記無停
電電源装置と前記電子機器との間に設け、前記電
子機器にライトペン信号線を経由し停電を通報す
るライトペン信号線をインターフエース及びライ
トペン信号線端子と、前記無停電電源よりの停電
検出により作動開始し設定時間を可変可能なタイ
マと、前記タイマ設定時間の設定時間後に前記無
停電電源からの電流供給をカツトオフする電流カ
ツトオフ手段と、前記停電検出及びライトペンイ
ンターフエースの通報を制御し、かつ前記電流カ
ツトオフ手段を操作するマイクロプロセツサから
なることを特徴とする無停電電源装置インターフ
エース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987148099U JPH0454505Y2 (ja) | 1987-09-30 | 1987-09-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987148099U JPH0454505Y2 (ja) | 1987-09-30 | 1987-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6454127U JPS6454127U (ja) | 1989-04-04 |
| JPH0454505Y2 true JPH0454505Y2 (ja) | 1992-12-21 |
Family
ID=31419108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987148099U Expired JPH0454505Y2 (ja) | 1987-09-30 | 1987-09-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454505Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431940A (en) * | 1977-08-15 | 1979-03-09 | Nippon Tetrapod Co | Upright structure for breaking waves |
| JPS6155735U (ja) * | 1984-09-13 | 1986-04-15 | ||
| JPS61267810A (ja) * | 1985-05-22 | 1986-11-27 | Mitsubishi Electric Corp | 停電検出判定回路 |
-
1987
- 1987-09-30 JP JP1987148099U patent/JPH0454505Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6454127U (ja) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0824233A3 (en) | Method and apparatus for secure execution of software prior to a computer system being powered down or entering a low energy consumption mode | |
| JPH0454505Y2 (ja) | ||
| JPH0454506Y2 (ja) | ||
| JPH0454507Y2 (ja) | ||
| JPH0454508Y2 (ja) | ||
| JP2002041189A (ja) | 無停電電源装置 | |
| JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
| JPS6197730A (ja) | 計算機システムの停電処理方式 | |
| JPH0736458Y2 (ja) | 無停電電源装置 | |
| JPH03148719A (ja) | 無停電電源装置 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JPS5818725A (ja) | 半導体記憶装置 | |
| JPS6398009A (ja) | 停電時の処理制御方式 | |
| JPH0517705Y2 (ja) | ||
| JPH03127216A (ja) | 無停電電源装置 | |
| JPS5813378Y2 (ja) | 電源断検出監視回路 | |
| JPH0715318Y2 (ja) | 無停電電源装置 | |
| JPS59106015A (ja) | ビル管理システムの停電保護装置 | |
| JPS5781662A (en) | Controlling method of floppy disk | |
| JP2003174737A (ja) | 無停電電源装置 | |
| JPH0635635Y2 (ja) | 無停電電源装置 | |
| JPS61187003A (ja) | プログラマブルコントロ−ラのホツト・コ−ルドスタ−ト自動切替方法 | |
| JPH01222631A (ja) | 電子機器の稼動方式 | |
| JP2004096972A (ja) | 無停電電源装置の自動停止制御方法 | |
| JPH04123152A (ja) | 中央処理装置における補助記憶情報の停電保護方式 |