JPH0454992B2 - - Google Patents

Info

Publication number
JPH0454992B2
JPH0454992B2 JP57224945A JP22494582A JPH0454992B2 JP H0454992 B2 JPH0454992 B2 JP H0454992B2 JP 57224945 A JP57224945 A JP 57224945A JP 22494582 A JP22494582 A JP 22494582A JP H0454992 B2 JPH0454992 B2 JP H0454992B2
Authority
JP
Japan
Prior art keywords
sih
tft
thin film
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57224945A
Other languages
English (en)
Other versions
JPS59115561A (ja
Inventor
Kazuhisa Kato
Shinichi Imashiro
Kimihiko Shiratori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP57224945A priority Critical patent/JPS59115561A/ja
Publication of JPS59115561A publication Critical patent/JPS59115561A/ja
Publication of JPH0454992B2 publication Critical patent/JPH0454992B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
本発明は薄膜トランジスタ(Thin Film
Transistor、以下TFTと略す)と呼ばれる半導
体薄膜を用いた電界効果トランジスタの製造方法
に係り、特にアモルフアスSi(以下a−Siと略す)
を半導体薄膜としたTFTの絶縁薄膜の製造方法
に関するものである。 第1図はTFTの一般的な断面構造の一例であ
り、ガラス、セラミツクなどの絶縁物基板1の上
に電界効果トランジスタとしてのゲート電極2が
MoやNiなどの金属、Ni−Crなどの合金或いは
必要があればIn2O3、SnO2、ITOなどの透明導電
性材料で形成されている。ゲート電極2に接する
薄膜層3は絶縁物薄膜であつて、その材料として
はSiO、SiO2、Al2O3などの酸化膜或いはSi3N4
などの窒化膜により形成される。ソース電極4、
ドレイン電極5に接する薄膜層6は半導体薄膜で
あつて、Se、CdS、GaAs、Ge、Siなどの半導体
材料が用いられるのであるが、この半導体薄膜6
は蒸着法、CVD法、プラズマCVD法などで形成
されるので通常多結晶或いはアモルフアス(非晶
質)となる。 このTFTは電界効果トランジスタであつて、
半導体層6の表面に形成されるチヤンネルを通し
てソース電極からドレイン電極へ流れる電流を絶
縁膜3を介してゲート電極2に与える電圧によつ
て制御するものである。 このTFTは、用いられる半導体薄膜が単結晶
である必要がないので基板の選択が容易であるこ
と、大面積のものが得られること、製造工程が比
較的簡単であることなどの理由で種々の装置に組
み合わせて最近広く用いられるようになつてき
た。特に液晶を用いた二次元表示装置の液晶駆動
用スイツチング素子としてその特性改善が研究さ
れ、また種々の材料を用いたTFTが研究開発さ
れている。 このTFTの特性を左右するものは大きく分け
て2つになる。その1つはチヤンネル長やチヤン
ネル幅などの形状因子であり、他の1つは半導体
層の移動度、絶縁膜の局在準位、トラツプなどの
物性因子であるが、前者は設計可能な因子である
ので、後者の因子の制御が重要なのである。 最近特性が比較的安定したTFTとして実用化
が進められているのは、半導体薄膜としてa−Si
を用い、絶縁薄膜として窒化シリコン膜を用いた
ものであるが、これらの薄膜は通常プラズマ
CVD法で形成されることが多い。しかしながら、
そのようなTFTにおいても種々の問題点ないし
欠点が存在し、特性が本当の意味で安定していな
いのが実情である。これは半導体層の性質の安定
性にも問題があるが、絶縁膜の性質の不安定性が
TFTの駆動ゲート電圧の大小、ドレイン電流、
スレツシヨルド電圧(TFTが正常動作を始める
ドレイン電圧の最低値)に与える影響は大きく
TFTの特性及びその安定性を大きく左右してい
たのである。 本発明は、半導体層としてa−Siをまた絶縁層
として窒化シリコン膜をグロー放電によるプラズ
マCVD法で形成したTFTにおいて、新たに見出
された絶縁膜の製作条件を提供することによつて
TFTの特性及びその安定性を向上させようとす
るものである。 以下、本発明の一実施例について説明する。 絶縁層である窒化シリコン膜(Si3N4)をプラ
ズマCVD法を用いて形成する場合、現在用いら
れるガスは1つはSiH4−N2系であり、もう1つ
はSiH4−NH3系であり、希釈するガスとしては
N2,Arガスなどである。今までは得られる膜の
組成(N/Si比)或いは膜の歪などが着目され、
組成が同じでも膜の歪、局在準位が少なそうであ
るなどの理由からSiH4−NH3系がより多く用い
られている。これら2つの混合ガス系を比較して
みると、実験結果として次のような傾向が得られ
た。すなわち、SiH4−N2系による絶縁層のTFT
の場合、ゲート電圧Vg=0におけるドレイン電
流Id(すなわち、TFTのOFF電流)は小さくて良
いのであるが、スレツシヨルド電圧Vthが大きく
また変動しやすい傾向があつた。Vthの移動と変
動が大きいことは液晶などを用いた二次元表示装
置の一定電圧による駆動ができないといつた大き
な問題点を生じさせる。この原因は断定できない
が窒化シリコン膜の局在準位による窒化シリコン
膜と半導体層との電荷のやりとりに起因すると思
われる。 一方、SiH4−NH3系による絶縁層のTFTの場
合、Vthは比較的小さくまた変動は少ないが、
Vg=0におけるId、すなわちTFTのOFF電流が
大きく、従つてON−OFF比が大きくとれずスイ
ツチング特性が良くないという問題点が生じる。
これもまた原因を断定できないが、半導体層であ
るa−Siの極く表面に反転層を形成せしめるよう
な要因を絶縁層が有しているものと思われる。 本発明者等はこの2つの系のそれぞれの長所を
生かしながら安定したTFTを得るガスの条件を
探すべく実験した結果、SiH4−NH3−N2なる混
合ガスにH2ガスを加えたSiH4−NH3−N2−H2
において良好な結果が得られることを見出したの
である。 本発明の内容を以下の実施例によつて更に詳し
く説明する。まずTFTの製作工程及び形状は次
の通りである。 (1) ガラス基板(コーニング7059)上にMoを電
子ビーム蒸着で約1000Å厚みで形成し、写真蝕
刻法で幅70μmの線としゲート電極とする。 (2) 次にグロー放電によるプラズマCVD法で窒
化シリコン膜を2000Å、更にその上にa−Si膜
を3000Å形成する。 (3) 写真蝕刻法でゲート電極上にあるa−Si層の
みを幅90μmの線にする。 (4) その上にAlを約2000Å蒸着し、写真蝕刻法
によりチヤンネル長10μm、チヤンネル幅1.7mm
の大きさになるよう電極の分離を行いTFTを
完成する。 このような製作工程及び形状のTFTにおいて、
グロー放電によるプラズマCVD法の条件は次の
通りである。
【表】 上表から判るように、この実施例においては窒
化シリコン膜製作条件においてガス組成のみを(A)
SiH4−NH3−H2、(B)SiH4−N2−H2、(C)SiH4
NH3−N2−H2と変えてTFTが製作されている。
これらの製作されたTFTのId−Vg特性を第2
図、第3図および第4図に示す。測定は暗室内
dryN2ガス中で行なつた。図中1,2は、それぞ
れ製作直後の特性1及び繰り返し測定後の特性2
を意味している。第2図から判るようにSiH4
NH3−H2系においてはVthは約1.5V程度と移動
は小さいが、Vg=0におけるIdが変動増加する
しまたその値も10-11〜10-10AとOFF電流は大き
い。また第3図から判るようにSiH4−N2−H2
においてはVg=0におけるIdは充分小さく
10-12A程度であるが、Vthの移動が3〜4V程度
と大きくなつてしまう。 このようにH2ガスの効果はSiH4−NH3系にお
いても、SiH4−N2系に不充分なのである。しか
るに第4図から判るようにSiH4−NH3系とSiH4
−N2系の混合の中にH2ガスをいれたSiH4−NH3
−N2−H2系においては、Vg=0におけるIdも
10-12Aと充分に小さく、Vthの移動は約1.1Vで繰
り返し測定しても殆んど変動せず安定したTFT
が得られたのである。その原因を断定することは
現段階においてはできないが、SiH4−NH3−N2
系にH2ガスが加わることによつてTFTに用いら
れる窒化シリコン膜が良好になつて安定すること
が判明した。 SiH4、NH3、N2、H2の比率とTFTに適した
膜の性質との関係を種々の実験によつて調べたと
ころ次のような結果が得られた。 モル比NH3/SiH4、N2/SiH4が余り小さいと
絶縁膜の抵抗値が下がりゲート絶縁層としての機
能が低下する。一方、余り大きいと耐薬品、耐湿
性に乏しい絶縁膜となる。結果としてTFTとし
て満足できるモル比はNH3/SiH4=2〜10,
N2/SiH4=4〜20と考えられる。モル比H2
SiH4は生膜速度と絶縁膜中のH濃度及び結合状
態に影響を与え、それによると思われるVthの変
動が観測された。TFTとして満足しうるモル比
はH2/SiH4=1〜20が良いことが判つた。これ
らに加えて放電(RF)電力が小さいときには、
NH3/SiH4,N2/SiH4は上述した範囲において
大である方が、逆に放電(RF)電力が大きい時
には、NH3/SiH4、N2/SiH4を上述の範囲内で
小さくとる方がTFTに用いられる窒化シリコン
膜として良好となる傾向が見いだされている。い
ずれにしてもSiH4−NH3−N2ガス系にH2ガスを
混合してグロー放電によるプラズマCVD法で形
成された窒化シリコン膜は、スレツシヨルド電圧
およびドレイン電流の移動変動が小さく、ドレイ
ンOFF電流が小さいといつたように安定して良
好な特性をもつTFTを得るには極めて望ましい
性質を有しているものである。
【図面の簡単な説明】
第1図は一般的な薄膜トランジスタ(TFT)
の断面構造例。第2図は絶縁膜製作条件として
SiH4−NH3−H2ガスを用いた場合のTFTのId−
Vg特性例を示すグラフ。第3図は絶縁膜製作条
件としてSiH4−N2−H2ガスを用いた場合の
TFTのId−Vg特性例を示すグラフ。第4図は絶
縁膜製作条件として本発明によるSiH4−NH3
N2−H2ガスを用いた場合のTFTのId−Vg特性
例を示すグラフである。 1……基板;2……ゲート電極;3……薄膜
層;4……ソース電極;5……ドレイン電極;6
……半導体薄膜。

Claims (1)

    【特許請求の範囲】
  1. 1 アモルフアスシリコン膜を半導体層とし、窒
    化シリコン膜をゲート絶縁層としてそれらをグロ
    ー放電によるプラズマCVD法で形成する薄膜ト
    ランジスタの製造方法において、上記ゲート絶縁
    層を得るためのガス組成として、SiH4−NH3
    N2−H2の混合ガスを使用し、且つ上記ガスのモ
    ル比がNH3/SiH4=2〜10;N2/SiH4=4〜
    20;H2/SiH4=1〜20の範囲にあるようにした
    ことを特徴とする薄膜トランジスタの製造方法。
JP57224945A 1982-12-23 1982-12-23 薄膜トランジスタの製造方法 Granted JPS59115561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224945A JPS59115561A (ja) 1982-12-23 1982-12-23 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224945A JPS59115561A (ja) 1982-12-23 1982-12-23 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS59115561A JPS59115561A (ja) 1984-07-04
JPH0454992B2 true JPH0454992B2 (ja) 1992-09-01

Family

ID=16821650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224945A Granted JPS59115561A (ja) 1982-12-23 1982-12-23 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS59115561A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680827B2 (ja) * 1988-08-12 1994-10-12 日本プレシジョン・サーキッツ株式会社 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法
JP2827637B2 (ja) * 1991-12-02 1998-11-25 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
TW319892B (ja) * 1993-07-14 1997-11-11 Omi Tadahiro

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419662A (en) * 1977-07-15 1979-02-14 Hitachi Ltd Forming method of plasma cvd film
JPS559427A (en) * 1978-07-07 1980-01-23 Hitachi Ltd Manufacturing device of silicon nitride film
JPS55107234A (en) * 1979-02-13 1980-08-16 Hitachi Ltd Method of monitoring deposition film quality
JPS56135968A (en) * 1980-03-27 1981-10-23 Canon Inc Amorphous silicon thin film transistor and manufacture thereof
JPS5769778A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS59115561A (ja) 1984-07-04

Similar Documents

Publication Publication Date Title
US9099563B2 (en) Stable amorphous metal oxide semiconductor
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
US4766477A (en) Semiconductor device including a semiconductor layer having a polycrystalline silicon film with selected atomic constituency
US4625224A (en) Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine
JP2007158307A (ja) 電界効果型トランジスタ
US6326226B1 (en) Method of crystallizing an amorphous film
JPS633463A (ja) 薄膜トランジスタの製造方法
JPS59141271A (ja) 薄膜トランジスタ
KR20120010537A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
US9583633B2 (en) Oxide for semiconductor layer of thin film transistor, thin film transistor and display device
JPS63308384A (ja) 薄膜トランジスタ
JPH08242005A (ja) 非晶質シリコン薄膜トランジスタ及びその製造方法
US5093703A (en) Thin film transistor with 10-15% hydrogen content
JPH0454992B2 (ja)
Lin et al. Amorphous-silicon thin-film transistors with very high field-effect mobility
JPS58148458A (ja) 薄膜トランジスタ
JPS59213169A (ja) 薄膜トランジスタ
JPS60198865A (ja) 薄膜トランジスタ
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JPH0367350B2 (ja)
JPH04243166A (ja) 薄膜トランジスタおよびその製造方法
JPS60198864A (ja) 薄膜トランジスタ
JPS63178559A (ja) 薄膜トランジスタ
JPH03263323A (ja) プラズマcvd窒化珪素膜の形成方法
JPH0277159A (ja) 薄膜半導体素子