JPS60198864A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS60198864A JPS60198864A JP59055637A JP5563784A JPS60198864A JP S60198864 A JPS60198864 A JP S60198864A JP 59055637 A JP59055637 A JP 59055637A JP 5563784 A JP5563784 A JP 5563784A JP S60198864 A JPS60198864 A JP S60198864A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film transistor
- layer
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は薄膜トランジスタに関し、特ＫＯＦＦ抵抗の高
い非晶質シリコンを用いた薄膜トランジスタに関すふ− （従来技術と問題点） 最近、パーソナルコンピュータや各種情報処理機器の小
型化が望まれているが、この中で小型化の困難なものの
１つにディスプレイがある。現在、ディスプレイは大部
分がＣＲＴであるが、このＣＲＴは真空中で電子線が電
界等で制御されて螢光体に照射されて発光するため、こ
の電子線を走査させる部分の装置が大きくなυ小型化が
困難となる。
い非晶質シリコンを用いた薄膜トランジスタに関すふ− （従来技術と問題点） 最近、パーソナルコンピュータや各種情報処理機器の小
型化が望まれているが、この中で小型化の困難なものの
１つにディスプレイがある。現在、ディスプレイは大部
分がＣＲＴであるが、このＣＲＴは真空中で電子線が電
界等で制御されて螢光体に照射されて発光するため、こ
の電子線を走査させる部分の装置が大きくなυ小型化が
困難となる。
このディスプレイの小型化のために液晶を用いた薄型の
ディスプレイが注目されている。この液晶ディスプレイ
は電極が付いた２枚のガラス板の間に１０μｍ厚程度０
液晶を挾み、これら２枚のガラス板に付いた電極によっ
て液晶に電界を印加し液晶の動きを制御するため薄いデ
ィスプレイが可能になる。しかし、この液晶を動作させ
る場合、例えば電圧平均化法によると単純なＸＹマトリ
クス動作において絵素数が増加した時、コントラスト等
が低下する問題があった。
ディスプレイが注目されている。この液晶ディスプレイ
は電極が付いた２枚のガラス板の間に１０μｍ厚程度０
液晶を挾み、これら２枚のガラス板に付いた電極によっ
て液晶に電界を印加し液晶の動きを制御するため薄いデ
ィスプレイが可能になる。しかし、この液晶を動作させ
る場合、例えば電圧平均化法によると単純なＸＹマトリ
クス動作において絵素数が増加した時、コントラスト等
が低下する問題があった。
このコントラストの低下を解決する方法として、薄膜ト
ランジスタを用いたアクティブマトリクス動作法が研究
されており、その薄膜としては多結晶Ｓｌやテルル、非
晶質シリコンを用いたものがあるが、低温プロセスで低
価格の基板を使用でき、安定で゛量産しやすいという特
徴をもつ非晶質シリコンが最も適している。
ランジスタを用いたアクティブマトリクス動作法が研究
されており、その薄膜としては多結晶Ｓｌやテルル、非
晶質シリコンを用いたものがあるが、低温プロセスで低
価格の基板を使用でき、安定で゛量産しやすいという特
徴をもつ非晶質シリコンが最も適している。
この非晶質シリコンを用いた薄膜トランジスタをこのよ
うな平面ディスプレイに応用する場合、画素欠陥のない
ディスプレイを得るためにＯＮ抵抗とＯＦＦ抵抗の比が
十分高い薄膜トランジスタ素子を大面積に均一に形成す
ることが必要となる。
うな平面ディスプレイに応用する場合、画素欠陥のない
ディスプレイを得るためにＯＮ抵抗とＯＦＦ抵抗の比が
十分高い薄膜トランジスタ素子を大面積に均一に形成す
ることが必要となる。
従来の薄膜トランジスタは、第１図の断面図に示す様に
、ゲート金属２が付いたガラス等の絶縁性基板上１に、
プラズマＣＶＤ法を用いて、例えば窒化シリコン３．ｎ
−非晶質シリコン層４．＃）ん等を０．１〜１チ程度の
濃度にドープしたｎ＋非晶質シリコン層６を順次形成し
、その後ソース７゜ドレイン８電極を形成し、ゲート金
属部に対応する上部のｎ＋非晶質シリコンをエツチング
して薄膜トランジスタを構成にしていた。また、この薄
膜のトランジスタの表面を安定化させるために、窒化シ
リコン等からなる絶縁層９を設置している。
、ゲート金属２が付いたガラス等の絶縁性基板上１に、
プラズマＣＶＤ法を用いて、例えば窒化シリコン３．ｎ
−非晶質シリコン層４．＃）ん等を０．１〜１チ程度の
濃度にドープしたｎ＋非晶質シリコン層６を順次形成し
、その後ソース７゜ドレイン８電極を形成し、ゲート金
属部に対応する上部のｎ＋非晶質シリコンをエツチング
して薄膜トランジスタを構成にしていた。また、この薄
膜のトランジスタの表面を安定化させるために、窒化シ
リコン等からなる絶縁層９を設置している。
しかし、とのｎ＋非晶質シリコン（６）ヲエッチングす
る工程や、窒化シリコン等のバッシペーシラン膜（４）
全形成する時に、ｎ−非晶質シリコン層４表面の抵抗値
が減少し、薄膜トランジスタのＯＦＦ抵抗が小さくなり
、平面ディスプレイに用いた時に画像欠陥となって歩留
りを低下させるという欠点があった。
る工程や、窒化シリコン等のバッシペーシラン膜（４）
全形成する時に、ｎ−非晶質シリコン層４表面の抵抗値
が減少し、薄膜トランジスタのＯＦＦ抵抗が小さくなり
、平面ディスプレイに用いた時に画像欠陥となって歩留
りを低下させるという欠点があった。
例えば、従来の薄膜トランジスタを用いた場合、平均Ｏ
Ｎ電流３．４ｘｌＯ’Ａ、平均ＯＦＦ電流２．３ＸＩＯ
”Ａであり、平均的な０ＮＯＦＦ比は十分あるものの、
ＯＦＦ電流１Ｏ−１０Ａ以上の素子が全体の４チも含ま
れていた。
Ｎ電流３．４ｘｌＯ’Ａ、平均ＯＦＦ電流２．３ＸＩＯ
”Ａであり、平均的な０ＮＯＦＦ比は十分あるものの、
ＯＦＦ電流１Ｏ−１０Ａ以上の素子が全体の４チも含ま
れていた。
（発明の目的）
本発明の目的は、このような従来の欠点を除き、ＯＦＦ
抵抗が高く、安定に製造できる薄膜トランジスタを提供
することにある。
抵抗が高く、安定に製造できる薄膜トランジスタを提供
することにある。
（発明の構成）
本発明の構成は、ゲート金属層を上面に設けた絶縁性基
板上にゲート絶縁膜と非晶質シリコンを基体とした半導
体層とを積層しこの積層上にオーミック層、ソース電極
およびドレイン電極を配設した薄膜トランジスタにおい
て、前記半導体層に９．１１）Ｐｍ以上１１０００ｐｐ
以下の濃度の硼素を含みかつ窒素または酸素を含む非晶
質シリコン層とが含まれることを特徴とする。
板上にゲート絶縁膜と非晶質シリコンを基体とした半導
体層とを積層しこの積層上にオーミック層、ソース電極
およびドレイン電極を配設した薄膜トランジスタにおい
て、前記半導体層に９．１１）Ｐｍ以上１１０００ｐｐ
以下の濃度の硼素を含みかつ窒素または酸素を含む非晶
質シリコン層とが含まれることを特徴とする。
（実施例）
以下本発明を図面によシ詳細に説明する。
第２図は本発明の実施例を示す断面図である。
本実施例は、まずガラス基板１上にゲート金属であるモ
リブデン電極２を１０００人真空蒸着し、フォトリソグ
ラフィによって幅１５μｍに加工する。
リブデン電極２を１０００人真空蒸着し、フォトリソグ
ラフィによって幅１５μｍに加工する。
続いて、シランガスとアンモニア、窒素ガスの混合ガス
をプラズマＣＶＤ装置を用いてグロー放電分解させＳ
ｉ Ｎ、絶縁層３を５０００人形成する。次に、同じ装
置内で連続してシランガスのグロー放電分解によυｎ−
非晶質シリコン層４を１５００人形成し、窒素とシラン
とを１対１に混合したガスにディボランを５０ ｐｐｍ
ドープした混合ガスをグロー放電分解し非晶質シリコン
層５ｉ８００人形成し、シランにホスフィンｆ２０００
ｐｐｍドープしたｎ＋非晶質シリコン層６’１８００人
形成する。続いて、ソース電極７．ドレイン電極８とな
るモリブデン層を２０００人形成し、ゲート長が４０μ
ｍ１ ゲート幅が１０μｍになるようにドライエツチン
グしてソース、ドレイン電極７，８およびｎ＋非晶質シ
リコン層６を形成しトランジスタを完成させる。
をプラズマＣＶＤ装置を用いてグロー放電分解させＳ
ｉ Ｎ、絶縁層３を５０００人形成する。次に、同じ装
置内で連続してシランガスのグロー放電分解によυｎ−
非晶質シリコン層４を１５００人形成し、窒素とシラン
とを１対１に混合したガスにディボランを５０ ｐｐｍ
ドープした混合ガスをグロー放電分解し非晶質シリコン
層５ｉ８００人形成し、シランにホスフィンｆ２０００
ｐｐｍドープしたｎ＋非晶質シリコン層６’１８００人
形成する。続いて、ソース電極７．ドレイン電極８とな
るモリブデン層を２０００人形成し、ゲート長が４０μ
ｍ１ ゲート幅が１０μｍになるようにドライエツチン
グしてソース、ドレイン電極７，８およびｎ＋非晶質シ
リコン層６を形成しトランジスタを完成させる。
サラニ、パッジペイジオン膜９となる酸化シリコンをス
パッタ法によって形成する。
パッタ法によって形成する。
なお、こζでは高抵抗非晶質シリコンの形成において非
晶質Ｓ ｉ Ｎｘ を用いているが、シランと酸素、シ
ランとＮＯ２あるいはシランとＮ２０、シランとＣＯ２
等の混合ガスによって形成される高抵抗非晶質シリコン
層でおってもかまわない。
晶質Ｓ ｉ Ｎｘ を用いているが、シランと酸素、シ
ランとＮＯ２あるいはシランとＮ２０、シランとＣＯ２
等の混合ガスによって形成される高抵抗非晶質シリコン
層でおってもかまわない。
従来の薄膜トランジスタのＯＦＦ抵抗低下の原因は、抵
抗率１０８〜１０９Ω−αのｎ−非晶質シリコン層４が
、ドライエツチング時のプラズマ損傷やよごれ等により
その抵抗率が１桁から２桁程度小さくなってしまったも
のと考えられる。このため本発明においては、非晶質シ
リコン層（４，６） 内に、硼素と窒素または酸素のう
ちの一元素とを含みｎ−非晶質シリコンの抵抗率よシ１
桁以上大きい１０９〜１０１４Ω−備の高抵抗非晶質Ｓ
ｉｎ、層（５）を設けることによシ、ドライエツチング
や汚れなどによυその抵抗率が１〜２桁小さくなったと
しても十分な抵抗率を維持させるようにしたものである
。
抗率１０８〜１０９Ω−αのｎ−非晶質シリコン層４が
、ドライエツチング時のプラズマ損傷やよごれ等により
その抵抗率が１桁から２桁程度小さくなってしまったも
のと考えられる。このため本発明においては、非晶質シ
リコン層（４，６） 内に、硼素と窒素または酸素のう
ちの一元素とを含みｎ−非晶質シリコンの抵抗率よシ１
桁以上大きい１０９〜１０１４Ω−備の高抵抗非晶質Ｓ
ｉｎ、層（５）を設けることによシ、ドライエツチング
や汚れなどによυその抵抗率が１〜２桁小さくなったと
しても十分な抵抗率を維持させるようにしたものである
。
通常、硼素をドープした非晶質シリコンを薄膜トランジ
スタに用いる時に電子の走向性を阻害することがあるが
、本発明においては、ゲート絶縁膜３と接し、チャネル
部を形成する非晶質シリコンには電子の走向性の良いｎ
−非晶質シリコン層（一般的にはドープしない非晶質シ
リコン層）４を用い、ソース、ドレイン電極とのオーミ
ックコンタクトにはｎ＋非晶質シリコン層６を用いてい
るため、電子の走向性が阻害されずＯＮ抵抗が低く、か
つＯＮ、ＯＦＦ比の高い薄膜トランジスタが得られる。
スタに用いる時に電子の走向性を阻害することがあるが
、本発明においては、ゲート絶縁膜３と接し、チャネル
部を形成する非晶質シリコンには電子の走向性の良いｎ
−非晶質シリコン層（一般的にはドープしない非晶質シ
リコン層）４を用い、ソース、ドレイン電極とのオーミ
ックコンタクトにはｎ＋非晶質シリコン層６を用いてい
るため、電子の走向性が阻害されずＯＮ抵抗が低く、か
つＯＮ、ＯＦＦ比の高い薄膜トランジスタが得られる。
また、酸素や窒素を非晶質シリコン層に含ませることは
、硼素をドープすることによって低下した電子の走向性
を回復させる働きもあるのでその特性が改善される。
、硼素をドープすることによって低下した電子の走向性
を回復させる働きもあるのでその特性が改善される。
このようにして形成された薄膜トランジスタを用いて、
１２８Ｘ６４素子の液晶駆動用薄膜トランジスタアレイ
を試作してその静特性合評価した。
１２８Ｘ６４素子の液晶駆動用薄膜トランジスタアレイ
を試作してその静特性合評価した。
その結果、ゲート電圧１５ｖ１ ソースドレイン間電圧
１５ＶでＯ平均ＯＮ電流ｔｉ２．２Ｘ１０ ’Ａ。
１５ＶでＯ平均ＯＮ電流ｔｉ２．２Ｘ１０ ’Ａ。
平均ＯＦＦ電流は１．Ｉ Ｘ １０ ”Ａであシ、画像
欠陥のおそれのあるｌＸｌ０−”Ａ以上のＯＦＦ電流が
流れる素子は全体の０．１チ以下であシ、従来の薄膜ト
ランジスタの割合（４％）に対して大幅に歩留シを改善
している。
欠陥のおそれのあるｌＸｌ０−”Ａ以上のＯＦＦ電流が
流れる素子は全体の０．１チ以下であシ、従来の薄膜ト
ランジスタの割合（４％）に対して大幅に歩留シを改善
している。
（発明の効果）
以上説明したように１本発明によれば、ＯＦＦ電流の小
さい薄膜トランジスタを安定に製造することが出来、こ
の薄膜トランジスタを多数用いたディスプレイ装置の歩
留ｂｔ−上げることが出来る。
さい薄膜トランジスタを安定に製造することが出来、こ
の薄膜トランジスタを多数用いたディスプレイ装置の歩
留ｂｔ−上げることが出来る。
第１図は従来の薄膜トランジスタの断面図、第２図は本
発明の一実施例の断面図である。図において、 ■・・・・・・絶縁性基板、２・・・・・・ゲート電極
、３・・・・・・絶縁体層、４・・・・・・ｎ−非晶質
シリコン半導体層、５・・・・・・硼素と酸素または窒
素とを含む非晶質シリコン半導体層、６・・・・・・ｎ
＋非晶質シリコン半導体層、７・・・・・・ソース電極
、８・・・・・・ドレイン電極、９６．１０１．バ、シ
ペイション膜、 である。 ゛ぐ−、７′ 卒１瓢
発明の一実施例の断面図である。図において、 ■・・・・・・絶縁性基板、２・・・・・・ゲート電極
、３・・・・・・絶縁体層、４・・・・・・ｎ−非晶質
シリコン半導体層、５・・・・・・硼素と酸素または窒
素とを含む非晶質シリコン半導体層、６・・・・・・ｎ
＋非晶質シリコン半導体層、７・・・・・・ソース電極
、８・・・・・・ドレイン電極、９６．１０１．バ、シ
ペイション膜、 である。 ゛ぐ−、７′ 卒１瓢
Claims (1)
- ゲート金属層を上面に設けた絶縁性基板上にゲート絶縁
膜と非晶質シリコンを基体とした半導体層とを積層しこ
の積層上にオーミック層、ソース電極およびドレイン電
極を配設した薄膜トランジスタにおいて、前記半導体層
内に０． ｌｐｐｍ以上１１０００ｐｐ以下の硼素を含
みかつ窒素または酸素を含む非晶質シリコン層が含まれ
ることをＩｒｆｇ、とじた薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055637A JPS60198864A (ja) | 1984-03-23 | 1984-03-23 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055637A JPS60198864A (ja) | 1984-03-23 | 1984-03-23 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198864A true JPS60198864A (ja) | 1985-10-08 |
Family
ID=13004313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055637A Pending JPS60198864A (ja) | 1984-03-23 | 1984-03-23 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
| JP2009212497A (ja) * | 2007-03-27 | 2009-09-17 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP2023174719A (ja) * | 2009-10-21 | 2023-12-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1984
- 1984-03-23 JP JP59055637A patent/JPS60198864A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
| JP2009212497A (ja) * | 2007-03-27 | 2009-09-17 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP2023174719A (ja) * | 2009-10-21 | 2023-12-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US12067934B2 (en) | 2009-10-21 | 2024-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including display device |
| US12347368B2 (en) | 2009-10-21 | 2025-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759917B2 (en) | Thin-film transistor having etch stop multi-layer and method of manufacturing the same | |
| JPH10233511A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JPH0566747B2 (ja) | ||
| JPH0614548B2 (ja) | 半導体装置の製造方法 | |
| Parsons | Enhanced mobility top-gate amorphous silicon thin-film transistor with selectively deposited source/drain contacts | |
| JP3139154B2 (ja) | 液晶装置及びその製造方法 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JPS60198865A (ja) | 薄膜トランジスタ | |
| JPH0534837B2 (ja) | ||
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS615579A (ja) | 薄膜トランジスタ | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH03222370A (ja) | 薄膜トランジスタ | |
| JPH04275437A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0554271B2 (ja) | ||
| JPS61150278A (ja) | 薄膜トランジスタ | |
| JPH01309379A (ja) | 薄膜半導体素子 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| JPH02150067A (ja) | 薄膜半導体装置 | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10261802A (ja) | 薄膜トランジスタアレイ基板及び薄膜トランジスタアレイ基板の製造方法 | |
| JPH0470773B2 (ja) | ||
| JPS62124530A (ja) | 液晶表示素子 | |
| JPS6329978A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0277159A (ja) | 薄膜半導体素子 |