JPH0455526B2 - - Google Patents
Info
- Publication number
- JPH0455526B2 JPH0455526B2 JP61099006A JP9900686A JPH0455526B2 JP H0455526 B2 JPH0455526 B2 JP H0455526B2 JP 61099006 A JP61099006 A JP 61099006A JP 9900686 A JP9900686 A JP 9900686A JP H0455526 B2 JPH0455526 B2 JP H0455526B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- sin
- thickness
- sin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、MOSメモリのメモリ・キヤパシタ
絶縁膜等として用いられるSiO2／SiN／SiO2膜の
成膜方法に関するものである。
絶縁膜等として用いられるSiO2／SiN／SiO2膜の
成膜方法に関するものである。
＜発明の技術的背景とその問題点＞
LSI素子の高集積化に伴い、MOSメモリの代
表例であるDRAM（ランダム・アクセス・メモ
リ）では、その寸法縮小化に従つて、メモリ・キ
ヤパシタ絶縁膜の薄膜化が要求される。しかし、
従来から使用されているSiO2膜は、薄膜化に伴
い、膜厚の制御が困難になるばかりでなく、絶縁
破壊耐圧特性、耐放射線損傷の劣化、同膜上のゲ
ート金属との反応、不純物拡散のマスク性劣化等
の問題点が生じている。そこで、近年、SiO2膜
に代わり、SiO2／SiN／SiO2構造の３層膜が注目
されている。SiO2／SiN／SiO23層膜は、絶縁破
壊耐圧特性、TDDB特性（Time Dependent
Dielectric Breakdown）が、SiO2単層膜と比較
して優れており、単にメモリ・キヤパシタ用絶縁
膜としてだけでなく、EEPROM等にも応用され
ている。
表例であるDRAM（ランダム・アクセス・メモ
リ）では、その寸法縮小化に従つて、メモリ・キ
ヤパシタ絶縁膜の薄膜化が要求される。しかし、
従来から使用されているSiO2膜は、薄膜化に伴
い、膜厚の制御が困難になるばかりでなく、絶縁
破壊耐圧特性、耐放射線損傷の劣化、同膜上のゲ
ート金属との反応、不純物拡散のマスク性劣化等
の問題点が生じている。そこで、近年、SiO2膜
に代わり、SiO2／SiN／SiO2構造の３層膜が注目
されている。SiO2／SiN／SiO23層膜は、絶縁破
壊耐圧特性、TDDB特性（Time Dependent
Dielectric Breakdown）が、SiO2単層膜と比較
して優れており、単にメモリ・キヤパシタ用絶縁
膜としてだけでなく、EEPROM等にも応用され
ている。
しかし、SiN膜を薄くしたとき、SiN膜上の
SiO2膜を熱酸化で形成しようとすると、SiN膜の
膜厚がある値以下（45Å程度という報告がある：
E.SUZUKI，Ｈ・HIRAISHI et al.；
IEEETRANSACTIONS ON
ELECTRONDEVICES，VOL.ED−30，
NO.2P.122（1983））で、SiN膜中を酸素が透過し
て、Si界面で酸化が進み、非常に厚い酸化膜が成
長する。したがつて、薄いSiO2／SiN／SiO2膜を
形成するとき、SiN膜厚に薄膜化限界が生じる。
SiO2膜を熱酸化で形成しようとすると、SiN膜の
膜厚がある値以下（45Å程度という報告がある：
E.SUZUKI，Ｈ・HIRAISHI et al.；
IEEETRANSACTIONS ON
ELECTRONDEVICES，VOL.ED−30，
NO.2P.122（1983））で、SiN膜中を酸素が透過し
て、Si界面で酸化が進み、非常に厚い酸化膜が成
長する。したがつて、薄いSiO2／SiN／SiO2膜を
形成するとき、SiN膜厚に薄膜化限界が生じる。
＜発明の目的＞
本発明の目的は、Si基板上に熱酸化で形成した
薄いSiO2膜上にSiN膜を形成した後、該SiN膜を
NH3を含むN2雰囲気でアニールすることにより、
非常に薄いSiN膜（〜45Å以下）であつても、そ
の後の熱酸化によるSiO2膜形成時に酸素が通過
しないSiN膜とする方法を提供し、３層膜全体の
薄膜化を実現する点にある。
薄いSiO2膜上にSiN膜を形成した後、該SiN膜を
NH3を含むN2雰囲気でアニールすることにより、
非常に薄いSiN膜（〜45Å以下）であつても、そ
の後の熱酸化によるSiO2膜形成時に酸素が通過
しないSiN膜とする方法を提供し、３層膜全体の
薄膜化を実現する点にある。
＜実施例＞
シリコン基板を酸化性雰囲気で熱処理して形成
したSiO2膜の上にSiN膜を形成して、NH3を含
むN2雰囲気でアニールすることにより、該SiN
膜を改質化し、上層SiO2膜形成のための熱酸化
中に酸素が通過しないSiN膜を形成する方法を、
以下の実施例について説明する。
したSiO2膜の上にSiN膜を形成して、NH3を含
むN2雰囲気でアニールすることにより、該SiN
膜を改質化し、上層SiO2膜形成のための熱酸化
中に酸素が通過しないSiN膜を形成する方法を、
以下の実施例について説明する。
第１図は工程図である。
第１図ａに示すように、シリコン基板（例え
ば、Ｐ（100），15〜20Ω・cm）１を、乾燥酸素中
またはHC1を含む乾燥酸素中、800℃で熱酸化
し、35Åの熱酸化膜（SiO2膜）２を形成した後、
その上にLPCVD法で約30ÅのSiN膜３を形成す
る。このあと、NH3をN2に対し５％以上含む雰
囲気中で1000℃以上のアニールを行う。アニール
温度は、集積回路製造工程で許す範囲で高い方が
望ましいが、1050℃以上のアニールであれば、
SiN膜の改質化の効果は約２時間のアニールで満
足できることが実験的にわかつた。また、NH3
のN2に対する濃度は、２％程度ではSiN膜改質
化の効果はなく、５％〜８％では良好な結果を示
すことがわかつた。但し、高濃度のNH3を扱う
ことは、高温中で特にNH3の爆発が起こる可能
性があり、注意を要する。NH3は、水分を除去
するための精製器が必要であり、本実施例に示し
た実験では、99.999％以上のNH3を得るための精
製器を使用した。
ば、Ｐ（100），15〜20Ω・cm）１を、乾燥酸素中
またはHC1を含む乾燥酸素中、800℃で熱酸化
し、35Åの熱酸化膜（SiO2膜）２を形成した後、
その上にLPCVD法で約30ÅのSiN膜３を形成す
る。このあと、NH3をN2に対し５％以上含む雰
囲気中で1000℃以上のアニールを行う。アニール
温度は、集積回路製造工程で許す範囲で高い方が
望ましいが、1050℃以上のアニールであれば、
SiN膜の改質化の効果は約２時間のアニールで満
足できることが実験的にわかつた。また、NH3
のN2に対する濃度は、２％程度ではSiN膜改質
化の効果はなく、５％〜８％では良好な結果を示
すことがわかつた。但し、高濃度のNH3を扱う
ことは、高温中で特にNH3の爆発が起こる可能
性があり、注意を要する。NH3は、水分を除去
するための精製器が必要であり、本実施例に示し
た実験では、99.999％以上のNH3を得るための精
製器を使用した。
以上のような方法で、NH3を含むN2雰囲気で
SiN膜を改質化させたあと（第１図ｂ３′）、950
℃の水蒸気酸化で20分間の熱酸化を行い、SiN膜
３′上にSiO2膜４を形成したところ、該SiO2膜は
約20Å成長していた。一方、上述のNH3を含む
N2による改質化を施さないとき、又は、N2のみ
の雰囲気で同様の実験を行つた場合には、SiN膜
上に熱酸化したあとの膜は、SiO2相当膜で1000
Å（屈折率をSiO2膜の1.46としてエリプソメトリ
ーでSi基板上の膜を測定した値）程度制度成長し
ていた。この値は、950℃の水蒸気酸化を20分間
行つて、Si基板上に形成したSiO2膜の膜厚と同
じ値であつた。
SiN膜を改質化させたあと（第１図ｂ３′）、950
℃の水蒸気酸化で20分間の熱酸化を行い、SiN膜
３′上にSiO2膜４を形成したところ、該SiO2膜は
約20Å成長していた。一方、上述のNH3を含む
N2による改質化を施さないとき、又は、N2のみ
の雰囲気で同様の実験を行つた場合には、SiN膜
上に熱酸化したあとの膜は、SiO2相当膜で1000
Å（屈折率をSiO2膜の1.46としてエリプソメトリ
ーでSi基板上の膜を測定した値）程度制度成長し
ていた。この値は、950℃の水蒸気酸化を20分間
行つて、Si基板上に形成したSiO2膜の膜厚と同
じ値であつた。
これらの結果を第２図に示す。
第２図は、本発明を用いた実験によりSiO2／
SiN膜上に第３層のSiO2膜を形成するための熱酸
化処理を行つたあと、Si基板上のSiO2／SiN／
SiO2膜をSiO2相当膜としてエリプソメトリーで
測定したSiO2換算膜厚を示す図である。本図に
よれば、NH3を含むN2雰囲気でアニールした
SiN膜は30Å程度でも、後の熱酸化処理で膜厚は
増加しないが、一方、NH3を含まないN2雰囲気
でアニールするか、又はマニールを全くしない場
合は、60〜70Å程度より薄いSiN膜では、後の熱
酸化処理で膜厚は大きく増加し、Si基板を直接熱
酸化したときのSiO2膜と同程度の膜厚となるこ
とがわかる。
SiN膜上に第３層のSiO2膜を形成するための熱酸
化処理を行つたあと、Si基板上のSiO2／SiN／
SiO2膜をSiO2相当膜としてエリプソメトリーで
測定したSiO2換算膜厚を示す図である。本図に
よれば、NH3を含むN2雰囲気でアニールした
SiN膜は30Å程度でも、後の熱酸化処理で膜厚は
増加しないが、一方、NH3を含まないN2雰囲気
でアニールするか、又はマニールを全くしない場
合は、60〜70Å程度より薄いSiN膜では、後の熱
酸化処理で膜厚は大きく増加し、Si基板を直接熱
酸化したときのSiO2膜と同程度の膜厚となるこ
とがわかる。
以上の結果から、NH3を含むN2雰囲気でアニ
ールしたSiN膜は、その後の酸化性雰囲気での熱
処理に於いて酸素を通過させない性質に変化した
と考えられる。また、この効果は、NH3を含ん
だN2雰囲気を用いて生じることもわかつた。
ールしたSiN膜は、その後の酸化性雰囲気での熱
処理に於いて酸素を通過させない性質に変化した
と考えられる。また、この効果は、NH3を含ん
だN2雰囲気を用いて生じることもわかつた。
＜発明の効果＞
以上詳細に説明したように、本発明の方法によ
つて、SiO2膜上に形成したSiN膜が非常に薄い場
合でも、SiN膜上の熱酸化膜形成時に酸素が通過
しないSiN膜とすることができ、SiO2／SiN／
SiO2膜の薄膜化が可能となる。従来のSiN膜厚45
Å以下にすることによつて、例えばSiO2／SiN／
SiO2膜厚を20Å／30Å／20Åとすることができ、
SiO260Å相当の３層膜が得られる、この膜は欠
陥密度の極めて少ない膜となり、高密度メモリ・
キヤパシタ用絶縁膜として使用することが可能と
なつた。
つて、SiO2膜上に形成したSiN膜が非常に薄い場
合でも、SiN膜上の熱酸化膜形成時に酸素が通過
しないSiN膜とすることができ、SiO2／SiN／
SiO2膜の薄膜化が可能となる。従来のSiN膜厚45
Å以下にすることによつて、例えばSiO2／SiN／
SiO2膜厚を20Å／30Å／20Åとすることができ、
SiO260Å相当の３層膜が得られる、この膜は欠
陥密度の極めて少ない膜となり、高密度メモリ・
キヤパシタ用絶縁膜として使用することが可能と
なつた。
第１図は本発明の一実施例の工程図、第２図は
本発明を用いた実験によりSiO2／SiN膜上に第３
層のSiO2膜を形成するための熱酸化処理行つた
あと、Si基板上のSiO2／SiN／SiO2膜をSiO2相当
膜としてエリプソメトリーで測定したSiO2換算
膜厚を示す図である。 符号の説明、１……シリコン基板、２……
SiO2膜、３……SiN膜、３′……NH3を含むN2雰
囲気でアニールしたSiN膜、４……SiO2膜。
本発明を用いた実験によりSiO2／SiN膜上に第３
層のSiO2膜を形成するための熱酸化処理行つた
あと、Si基板上のSiO2／SiN／SiO2膜をSiO2相当
膜としてエリプソメトリーで測定したSiO2換算
膜厚を示す図である。 符号の説明、１……シリコン基板、２……
SiO2膜、３……SiN膜、３′……NH3を含むN2雰
囲気でアニールしたSiN膜、４……SiO2膜。
Claims (1)
- １ シリコン基板に熱酸化によりSiO2膜を形成
した後、その上に厚さ70Å程度以下のSiN膜を形
成し、さらに、その上に熱酸化によりSiO2膜を
形成して、SiO2／SiN／SiO3膜を成膜する方法に
於いて、上記厚さ70Å程度以下のSiN膜形成後、
少なくともNH3を含むN2雰囲気でアニールして、
上記SiN膜を改質化し、該SiN膜上のSiO2膜形成
時に於けるSiN膜の酸素透過性を低下させたこと
を特徴とする、SiO2／SiN／SiO2膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9900686A JPS62254434A (ja) | 1986-04-28 | 1986-04-28 | ＳｉＯ↓２／ＳｉＮ／ＳｉＯ↓２膜の成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9900686A JPS62254434A (ja) | 1986-04-28 | 1986-04-28 | ＳｉＯ↓２／ＳｉＮ／ＳｉＯ↓２膜の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254434A JPS62254434A (ja) | 1987-11-06 |
| JPH0455526B2 true JPH0455526B2 (ja) | 1992-09-03 |
Family
ID=14234949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9900686A Granted JPS62254434A (ja) | 1986-04-28 | 1986-04-28 | ＳｉＯ↓２／ＳｉＮ／ＳｉＯ↓２膜の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62254434A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145821A (ja) * | 1987-12-01 | 1989-06-07 | Nec Corp | 半導体集積回路の製造方法 |
| ATE489726T1 (de) * | 2000-09-19 | 2010-12-15 | Mattson Tech Inc | Verfahren zur ausbildung dielektrischer filme |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998182A (ja) * | 1973-01-19 | 1974-09-17 | ||
| JPS60121724A (ja) * | 1983-12-06 | 1985-06-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-04-28 JP JP9900686A patent/JPS62254434A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62254434A (ja) | 1987-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891684A (en) | Semiconductor device | |
| JPS58220457A (ja) | 誘電体材料の形成方法 | |
| JPS59132136A (ja) | 半導体装置の製造方法 | |
| JP2002203914A (ja) | ２段階熱処理による半導体メモリ素子のキャパシタ製造方法 | |
| JPS6369238A (ja) | 高い降伏電圧を呈する酸窒化シリコン薄膜の形成方法 | |
| EP0167208A2 (en) | A method for growing an oxide layer on a silicon surface | |
| JP3404099B2 (ja) | キャパシタの製造方法 | |
| JPH0722183B2 (ja) | 半導体装置用誘電体層の製造方法 | |
| JPH0455526B2 (ja) | ||
| JP3228245B2 (ja) | 酸化タンタル膜の製造方法 | |
| KR100287266B1 (ko) | 실리콘산화막형성방법및모스트랜지스터의게이트산화막 | |
| JPS5911663A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP2739788B2 (ja) | 半導体装置の絶縁膜処理法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS62219528A (ja) | 半導体装置の製造方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS62128167A (ja) | キャパシタの製造方法 | |
| JP3514940B2 (ja) | 強誘電体薄膜の形成方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JPS61226951A (ja) | キヤパシタ | |
| JPS58112360A (ja) | 半導体装置用キヤパシタおよびその製造方法 | |
| JPS58134464A (ja) | 半導体装置の製造方法 | |
| JPS59119734A (ja) | 半導体装置の製造方法 | |
| KR960010001B1 (ko) | 반도체 기억 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |