JPH0722183B2 - 半導体装置用誘電体層の製造方法 - Google Patents
半導体装置用誘電体層の製造方法Info
- Publication number
- JPH0722183B2 JPH0722183B2 JP56161281A JP16128181A JPH0722183B2 JP H0722183 B2 JPH0722183 B2 JP H0722183B2 JP 56161281 A JP56161281 A JP 56161281A JP 16128181 A JP16128181 A JP 16128181A JP H0722183 B2 JPH0722183 B2 JP H0722183B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- oxide
- tantalum
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
- H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6322—Formation by thermal treatments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
- H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 本発明は半導体装置を構成する要素として使用される誘
電体層の製造方法に関する。
電体層の製造方法に関する。
半導体装置を構成する要素として誘電体層が必要なこと
は周知である。その代表的な数例を記載すれば、フイー
ルド絶縁膜や層間絶縁膜をはじめ、電界効果トランジス
タのゲート絶縁膜、キャパシタの誘電体層等である。更
に、これらの電界効果トランジスタやキャパシタを組み
合わせて構成する素子例えばTDL、TTL、ROM、RAM等を列
挙すれば枚挙にいとまがない。ところで、半導体装置を
構成する要素として使用される誘電体層は、その目的か
ら二つに大別される。その一つは、フイールド絶縁膜や
層間絶縁膜等もっぱら絶縁確保を目的とするものであ
り、この用途に対しては、絶縁耐圧が高いことの他、誘
電率が極力低いことが求められる。浮遊容量を減少する
ためである。他の一つは、電界効果トランジスタのゲー
ト絶縁膜やキャパシタの誘電体層等、誘電体機能を目的
とするものである。この用途に対しては、（イ）誘電率
が極力高いこと、（ロ）極めて薄い層となしうること、
（ハ）絶縁耐圧が高いこと、（ニ）リーク電流が少ない
こと等の特性が求められる。キャパシタのキャパシタン
スはその電極間に介在する誘電体の誘電率と対向する電
極面積とに比例し対向する電極間距離に逆比例し、又、
電界効果トランジスタのゲート効果もゲート絶縁膜を構
成する誘電体の誘電率に比例しゲート絶縁膜の厚さに逆
比例するからである。
は周知である。その代表的な数例を記載すれば、フイー
ルド絶縁膜や層間絶縁膜をはじめ、電界効果トランジス
タのゲート絶縁膜、キャパシタの誘電体層等である。更
に、これらの電界効果トランジスタやキャパシタを組み
合わせて構成する素子例えばTDL、TTL、ROM、RAM等を列
挙すれば枚挙にいとまがない。ところで、半導体装置を
構成する要素として使用される誘電体層は、その目的か
ら二つに大別される。その一つは、フイールド絶縁膜や
層間絶縁膜等もっぱら絶縁確保を目的とするものであ
り、この用途に対しては、絶縁耐圧が高いことの他、誘
電率が極力低いことが求められる。浮遊容量を減少する
ためである。他の一つは、電界効果トランジスタのゲー
ト絶縁膜やキャパシタの誘電体層等、誘電体機能を目的
とするものである。この用途に対しては、（イ）誘電率
が極力高いこと、（ロ）極めて薄い層となしうること、
（ハ）絶縁耐圧が高いこと、（ニ）リーク電流が少ない
こと等の特性が求められる。キャパシタのキャパシタン
スはその電極間に介在する誘電体の誘電率と対向する電
極面積とに比例し対向する電極間距離に逆比例し、又、
電界効果トランジスタのゲート効果もゲート絶縁膜を構
成する誘電体の誘電率に比例しゲート絶縁膜の厚さに逆
比例するからである。
本発明は、上記の第２の目的に使用される誘電体層の製
造方法に関する。
造方法に関する。
従来技術においては、この種用途に対しても、主として
二酸化シリコン（SiO2）が使用されていたが、素子の微
細化、集積度向上の目的をもって、二酸化シリコン（Si
O2）より誘電率の高い誘電体の使用が試みられており、
具体的には酸化タンタル（Ta2O5）、酸化チタン（Ti
O2）、酸化ニオビウム（Nb2O5）、酸化ハフニュウム（H
fO2）、酸化ジルコニュウム（ZrO2）、酸化イットリュ
ウム（Y2O3）、酸化バナジュウム（V2O5）等が、あるい
は試用され、あるいは実用されている。これらの誘電体
は比誘電率は高いが、同時に、バンドギャップは小さい
ため、絶縁耐圧が小さくリーク電流が大きいという欠点
を共通に有している。
二酸化シリコン（SiO2）が使用されていたが、素子の微
細化、集積度向上の目的をもって、二酸化シリコン（Si
O2）より誘電率の高い誘電体の使用が試みられており、
具体的には酸化タンタル（Ta2O5）、酸化チタン（Ti
O2）、酸化ニオビウム（Nb2O5）、酸化ハフニュウム（H
fO2）、酸化ジルコニュウム（ZrO2）、酸化イットリュ
ウム（Y2O3）、酸化バナジュウム（V2O5）等が、あるい
は試用され、あるいは実用されている。これらの誘電体
は比誘電率は高いが、同時に、バンドギャップは小さい
ため、絶縁耐圧が小さくリーク電流が大きいという欠点
を共通に有している。
リーク電流を低減することは、誘電体層厚を厚くすれば
容易に実現しうるが、この方法は、上記の如きキャパシ
タンスを低下させる効果を有するから現実的に採用し難
いことは明らかである。又、他の方法として、リーク電
流の少ない物質例えば二酸化シリコン（SiO2）をTa2O5
形成の前後に堆積させて積層体となす方法があるが、こ
の方法には以下に述べる欠点があり、やはり、採用し難
いものである。まず第１に、上記の誘電体のすぐれた比
誘電率の効果を発揮させるには、追加層の厚さを極めて
薄くしなければならない。例えば、主たる誘電体に比誘
電率が20〜28である酸化タンタル（Ta2O5）を使用し、
追加層に二酸化シリコン（SiO2）を使用する場合は、追
加層の厚さを10nm程度以下にしないかぎり、酸化タンタ
ル（Ta2O5）を使用したことによる効果は追加層を追加
したことによる逆効果によって相殺される。ところが、
二酸化シリコン（SiO2）層を10nm以下の厚さにピンホー
ルを生ずることなく、しかも、再現性より形成すること
は至難である。第２に、かかる積層体は急峻なヘテロ界
面を有するので界面準位が存在し、そのための予期せざ
る欠陥があり、第３に、Ｃ−Ｖ特性にヒステリシス特性
が現れる等の欠点もある。
容易に実現しうるが、この方法は、上記の如きキャパシ
タンスを低下させる効果を有するから現実的に採用し難
いことは明らかである。又、他の方法として、リーク電
流の少ない物質例えば二酸化シリコン（SiO2）をTa2O5
形成の前後に堆積させて積層体となす方法があるが、こ
の方法には以下に述べる欠点があり、やはり、採用し難
いものである。まず第１に、上記の誘電体のすぐれた比
誘電率の効果を発揮させるには、追加層の厚さを極めて
薄くしなければならない。例えば、主たる誘電体に比誘
電率が20〜28である酸化タンタル（Ta2O5）を使用し、
追加層に二酸化シリコン（SiO2）を使用する場合は、追
加層の厚さを10nm程度以下にしないかぎり、酸化タンタ
ル（Ta2O5）を使用したことによる効果は追加層を追加
したことによる逆効果によって相殺される。ところが、
二酸化シリコン（SiO2）層を10nm以下の厚さにピンホー
ルを生ずることなく、しかも、再現性より形成すること
は至難である。第２に、かかる積層体は急峻なヘテロ界
面を有するので界面準位が存在し、そのための予期せざ
る欠陥があり、第３に、Ｃ−Ｖ特性にヒステリシス特性
が現れる等の欠点もある。
以上説明せるとおり、従来技術においては、上記に列挙
した比誘電率の高い誘電体よりなる層またはそれを一部
要素として構成された誘電体層を、半導体装置の構成要
素として製造するための実用しうる方法は存在せず、か
かる誘電体層の製造方法の開発が望まれていた。
した比誘電率の高い誘電体よりなる層またはそれを一部
要素として構成された誘電体層を、半導体装置の構成要
素として製造するための実用しうる方法は存在せず、か
かる誘電体層の製造方法の開発が望まれていた。
本発明の目的は、かかる要請に応えるものであり、比誘
電率が高く、層厚を極めて薄くなしうるにかかわらず膜
質が緻密で、絶縁耐圧が大きく、リーク電流が小さく、
界面準位も内包せず、更に、Ｃ−Ｖ特性にヒステリシス
特性を有しない等の特性を有することを特徴とする、半
導体装置を構成する要素として使用される誘電体層の製
造方法を提供することにある。
電率が高く、層厚を極めて薄くなしうるにかかわらず膜
質が緻密で、絶縁耐圧が大きく、リーク電流が小さく、
界面準位も内包せず、更に、Ｃ−Ｖ特性にヒステリシス
特性を有しない等の特性を有することを特徴とする、半
導体装置を構成する要素として使用される誘電体層の製
造方法を提供することにある。
その要旨は、シリコン（Si）基板または少なくともシリ
コン（Si）を含有する半導体よりなる基板上に、タンタ
ル（Ta）、チタン（Ti）、ニオビウム（Nb）、ハフニュ
ウム（Hf）、ジルコニュウム（Zr）、イットリュウム
（Ｙ）、バナジュウム（Ｖ）から選択される物質の酸化
物よりなる薄層を形成した後、約1,000℃において熱処
理して、前記の半導体中に含まれるシリコンを、前記タ
ンタル（Ta）等上記の物質の酸化物よりなる層の上下界
面近傍に這い上らせ、水蒸気（H2O）を含有する酸化性
雰囲気中で熱処理を施してタンタル（Ta）等上記の物質
の酸化物よりなる層を挾んでその上下界面近傍に酸化シ
リコン（SiO2）を主成分としてシリコン（Si）、タンタ
ル（Ta）、酸素（Ｏ）の３元素よりなる混合絶縁物より
なる薄層を形成し、上記の物質の酸化物とこの混合絶縁
物との積層体をもって、求める半導体装置用誘電体層と
なすことにある。タンタル（Ta）等の上記の物質の酸化
物層の製造方法は、（イ）シリコン（Si）を含有する半
導体層上にタンタル（Ta）等の上記の物質を蒸着法また
はスパツタ法を使用して堆積した後、これを陽極酸化し
ても、（ロ）上記の方法で堆積したタンタル（Ta）等の
物質を乾燥酸素（O2）中で熱酸化しても、（ハ）化学気
相成長法（以下CVD法という。）を使用しても、（ニ）
酸化タンタル（Ta2O5）等上記の物質の酸化物をターゲ
ットとしてなすスパツタ堆積法を使用しても、（ホ）タ
ンタル（Ta）等上記の物質をターゲットとし、酸素
（O2）を使用してなすリアクテイブスパツタ堆積法を使
用してもよい。特に、上記（ニ）、（ホ）の方法は、基
板加熱をすると酸化タンタル（Ta2O5）等上記の物質の
酸化物を結晶化しうるので、すぐれた方法である。
コン（Si）を含有する半導体よりなる基板上に、タンタ
ル（Ta）、チタン（Ti）、ニオビウム（Nb）、ハフニュ
ウム（Hf）、ジルコニュウム（Zr）、イットリュウム
（Ｙ）、バナジュウム（Ｖ）から選択される物質の酸化
物よりなる薄層を形成した後、約1,000℃において熱処
理して、前記の半導体中に含まれるシリコンを、前記タ
ンタル（Ta）等上記の物質の酸化物よりなる層の上下界
面近傍に這い上らせ、水蒸気（H2O）を含有する酸化性
雰囲気中で熱処理を施してタンタル（Ta）等上記の物質
の酸化物よりなる層を挾んでその上下界面近傍に酸化シ
リコン（SiO2）を主成分としてシリコン（Si）、タンタ
ル（Ta）、酸素（Ｏ）の３元素よりなる混合絶縁物より
なる薄層を形成し、上記の物質の酸化物とこの混合絶縁
物との積層体をもって、求める半導体装置用誘電体層と
なすことにある。タンタル（Ta）等の上記の物質の酸化
物層の製造方法は、（イ）シリコン（Si）を含有する半
導体層上にタンタル（Ta）等の上記の物質を蒸着法また
はスパツタ法を使用して堆積した後、これを陽極酸化し
ても、（ロ）上記の方法で堆積したタンタル（Ta）等の
物質を乾燥酸素（O2）中で熱酸化しても、（ハ）化学気
相成長法（以下CVD法という。）を使用しても、（ニ）
酸化タンタル（Ta2O5）等上記の物質の酸化物をターゲ
ットとしてなすスパツタ堆積法を使用しても、（ホ）タ
ンタル（Ta）等上記の物質をターゲットとし、酸素
（O2）を使用してなすリアクテイブスパツタ堆積法を使
用してもよい。特に、上記（ニ）、（ホ）の方法は、基
板加熱をすると酸化タンタル（Ta2O5）等上記の物質の
酸化物を結晶化しうるので、すぐれた方法である。
以下、本発明の着想から発明の具体化への過程を説明
し、本発明の構成と特有の効果とを明らかにする。
し、本発明の構成と特有の効果とを明らかにする。
従来技術において、シリコン（Si）基板を乾燥酸素
（O2）雰囲気中で熱酸化すると、生成された酸化タルタ
ン（Ta2O5）中に微量のシリコ（Si）が検出されること
が、更に、そのシリコン（Si）の濃度が酸化タンタル
（Ta2O5）層に表面において他の領域におけるよりも高
いといういわゆるスインク効果（Sink Effect）のある
ことが知られていた。これらの現象は、シリコン（Si）
上に堆積されたタンタル（Ta）が500℃程度の温度で酸
化される過程において基板中のシリコン（Si）が這い上
るためと考えられている。
（O2）雰囲気中で熱酸化すると、生成された酸化タルタ
ン（Ta2O5）中に微量のシリコ（Si）が検出されること
が、更に、そのシリコン（Si）の濃度が酸化タンタル
（Ta2O5）層に表面において他の領域におけるよりも高
いといういわゆるスインク効果（Sink Effect）のある
ことが知られていた。これらの現象は、シリコン（Si）
上に堆積されたタンタル（Ta）が500℃程度の温度で酸
化される過程において基板中のシリコン（Si）が這い上
るためと考えられている。
そこで、本発明の発明者等は、酸化タンタル（Ta2O5）
等上記の物質よりなる層を貫通するシリコン（Si）また
は酸素（Ｏ）を積極的に利用すれば、酸化タンタル（Ta
2O5）等上記の物質よりなる層の界面近傍にシリコン酸
化物を主成分とした絶縁物層が形成されて上記の目的を
達成しうるのではないかとの着想を得て、シリコン（S
i）基板上に形成された酸化タンタル（Ta2O5）層を乾燥
酸素（O2）雰囲気中で熱処理する実験を熱処理温度をパ
ラメータとして繰り返し、第１図、第２図に示す知見を
得た。
等上記の物質よりなる層を貫通するシリコン（Si）また
は酸素（Ｏ）を積極的に利用すれば、酸化タンタル（Ta
2O5）等上記の物質よりなる層の界面近傍にシリコン酸
化物を主成分とした絶縁物層が形成されて上記の目的を
達成しうるのではないかとの着想を得て、シリコン（S
i）基板上に形成された酸化タンタル（Ta2O5）層を乾燥
酸素（O2）雰囲気中で熱処理する実験を熱処理温度をパ
ラメータとして繰り返し、第１図、第２図に示す知見を
得た。
第１図は酸化タンタル（Ta2O5）中に含有されるシリコ
ン（Si）濃度と熱処理温度との関係を示し、第２図は、
シリコン（Si）濃度の深さ方向分布を熱処理温度をパラ
メータとして表わしたものである。第１図から明らかな
ように、シリコン（Si）の酸化タンタル（Ta2O5）中へ
の再拡散は800℃程度以上の熱処理により促進され、こ
の再拡散現象と熱処理温度との関係は熱処理温度1,000
℃程度で飽和する。第２図からは、シリコン（Si）濃度
の深さ方向分布は、熱処理温度が500℃以下であるとき
は、初期酸化時点（as grown）の状態（曲線Ａ）とほぼ
同様であるが、熱処理温度800℃程度（曲線Ｂ）では初
期酸化時点（as grown）の状態（曲線Ａ）とは大幅に異
なったものとなり表層のシリコン（Si）濃度は殆んど不
変であるが、深部におけるシリコン（Si）濃度が大幅に
増大され、1,000℃程度の熱処理温度で再び初期酸化時
点（as grown）と近似した分布（曲線Ｃ）となり、いわ
ゆるスインク効果が顕著に現われるが、その表層のシリ
コン（Si）濃度は初期酸化時点（as grown）の20倍程度
に増大することがわかる。
ン（Si）濃度と熱処理温度との関係を示し、第２図は、
シリコン（Si）濃度の深さ方向分布を熱処理温度をパラ
メータとして表わしたものである。第１図から明らかな
ように、シリコン（Si）の酸化タンタル（Ta2O5）中へ
の再拡散は800℃程度以上の熱処理により促進され、こ
の再拡散現象と熱処理温度との関係は熱処理温度1,000
℃程度で飽和する。第２図からは、シリコン（Si）濃度
の深さ方向分布は、熱処理温度が500℃以下であるとき
は、初期酸化時点（as grown）の状態（曲線Ａ）とほぼ
同様であるが、熱処理温度800℃程度（曲線Ｂ）では初
期酸化時点（as grown）の状態（曲線Ａ）とは大幅に異
なったものとなり表層のシリコン（Si）濃度は殆んど不
変であるが、深部におけるシリコン（Si）濃度が大幅に
増大され、1,000℃程度の熱処理温度で再び初期酸化時
点（as grown）と近似した分布（曲線Ｃ）となり、いわ
ゆるスインク効果が顕著に現われるが、その表層のシリ
コン（Si）濃度は初期酸化時点（as grown）の20倍程度
に増大することがわかる。
上記の実験により1,000℃程度の熱処理により、大量の
シリコン（Si）が酸化タンタル（Ta2O5）層を貫通して
這い上ることが確認されたので、これを酸化して二酸化
シリコン（SiO2）に転換しうるのではないかとの着想を
得て、各種の酸化方法を使用して実験を繰り返し、水蒸
気（H2O）を含む雰囲気を使用してなす、いわゆる湿式
酸化法を使用すると、酸化タンタル（Ta2O5）の上下の
界面近傍に極めて早い速度で二酸化シリコン（SiO2）が
成長する現象を発見した。その結果を第３図に示す。図
はシリコン（Si）基板上に厚さ35nmの酸化タンタル（Ta
2O5）層を形成した後、1,000℃でスチーム酸化した場合
と、比較のためになしたシリコン（Si）基板をスチーム
酸化した場合との膜厚と熱処理時間との関係を示し、曲
線Ｄはシリコン（Si）基板上に酸化タンタル（Ta2O5）
層を形成の後スチーム酸化をなした場合の結果を示し、
曲線Ｄ′はシリコン（Si）基板を同一条件でスチーム酸
化した場合の結果を示す。図から明らかなように酸化タ
ンタル（Ta2O5）層界面に二酸化シリコン（SiO2）が形
成される速度は、シリコン（Si）基板が同一条件で酸化
される速度とほぼ同一である。ちなみに、表層に35nm厚
の酸化タンタル（Ta2O5）層を有するシリコン（Si）基
板と、何も表層に有しないシリコン（Si）基板とを、1,
000℃の乾燥酸素（O2）中で熱処理した場合の層厚と熱
処理時間との関係を第４図に示す。曲線Ｅは表層に酸化
タンタル（Ta2O5）を有するシリコン（Si）基板の場合
を示し、曲線Ｅ′は表層に何も有しないシリコン（Si）
基板の場合を示す。第３図と第４図とを比較することに
より、水蒸気（H2O）を含有する雰囲気中でなす熱処理
の効果が、乾燥酸素（O2）中でなす熱処理の効果と全く
異質のものであることが明瞭である。
シリコン（Si）が酸化タンタル（Ta2O5）層を貫通して
這い上ることが確認されたので、これを酸化して二酸化
シリコン（SiO2）に転換しうるのではないかとの着想を
得て、各種の酸化方法を使用して実験を繰り返し、水蒸
気（H2O）を含む雰囲気を使用してなす、いわゆる湿式
酸化法を使用すると、酸化タンタル（Ta2O5）の上下の
界面近傍に極めて早い速度で二酸化シリコン（SiO2）が
成長する現象を発見した。その結果を第３図に示す。図
はシリコン（Si）基板上に厚さ35nmの酸化タンタル（Ta
2O5）層を形成した後、1,000℃でスチーム酸化した場合
と、比較のためになしたシリコン（Si）基板をスチーム
酸化した場合との膜厚と熱処理時間との関係を示し、曲
線Ｄはシリコン（Si）基板上に酸化タンタル（Ta2O5）
層を形成の後スチーム酸化をなした場合の結果を示し、
曲線Ｄ′はシリコン（Si）基板を同一条件でスチーム酸
化した場合の結果を示す。図から明らかなように酸化タ
ンタル（Ta2O5）層界面に二酸化シリコン（SiO2）が形
成される速度は、シリコン（Si）基板が同一条件で酸化
される速度とほぼ同一である。ちなみに、表層に35nm厚
の酸化タンタル（Ta2O5）層を有するシリコン（Si）基
板と、何も表層に有しないシリコン（Si）基板とを、1,
000℃の乾燥酸素（O2）中で熱処理した場合の層厚と熱
処理時間との関係を第４図に示す。曲線Ｅは表層に酸化
タンタル（Ta2O5）を有するシリコン（Si）基板の場合
を示し、曲線Ｅ′は表層に何も有しないシリコン（Si）
基板の場合を示す。第３図と第４図とを比較することに
より、水蒸気（H2O）を含有する雰囲気中でなす熱処理
の効果が、乾燥酸素（O2）中でなす熱処理の効果と全く
異質のものであることが明瞭である。
上記の驚嘆に値する興味ある現象から次の事柄が考えら
れる。
れる。
第１に酸化タンタルを貫通してシリコン（Si）が移動し
たことが考えられる。第２には酸素の移動が考えられ
る。この２つの現象は熱処理を行なえばどの様な雰囲気
でも起りうるものであるが、本発明である水蒸気雰囲気
にすると、従来考えられなかったほど早く２つの現象が
起るものと考えられる。またこの現象は水蒸気雰囲気で
加速される事実から、水素（H2）又は水酸基（OH）が大
きく関与していることは明らかである。
たことが考えられる。第２には酸素の移動が考えられ
る。この２つの現象は熱処理を行なえばどの様な雰囲気
でも起りうるものであるが、本発明である水蒸気雰囲気
にすると、従来考えられなかったほど早く２つの現象が
起るものと考えられる。またこの現象は水蒸気雰囲気で
加速される事実から、水素（H2）又は水酸基（OH）が大
きく関与していることは明らかである。
上記の如くして形成された酸化タンタル（Ta2O5）層と
その上下界面近傍に成長した二酸化シリコン（SiO2）を
主成分とする絶縁物よりなる層との積層体の特性を測定
せるところ、比誘電率は13〜22程度で二酸化シリコン
（SiO2）のそれの３倍以上であり、絶縁耐圧は10〜3MV/
cm程度で酸化タンタル（Ta2O5）の数倍程度であり、リ
ーク電流は第５図に示す如く、極めて小さく、Ｃ−Ｖ特
性にヒステリシス現象を認めず、誘電率減少も少ないと
いう極めてすぐれたものであることが確認された。第５
図はシリコン（Si）基板に45nm厚に酸化タンタル（Ta2O
5）を形成し、800℃の水（H2O）を含む雰囲気中で、そ
れぞれ、10分、20分、30分熱処理した結果得られた誘電
体層のリーク電流と測定電圧との関係を示す。図におい
て、曲線F,G,Hは、それぞれ、上記の熱処理時間10分、2
0分、30分の場合に対応する。これらのすぐれた特性
は、上記の絶縁物層と酸化タンタル（Ta2O5）層との界
面が急峻に存在せず、界面準位も少ないことに起因する
と考えられる。
その上下界面近傍に成長した二酸化シリコン（SiO2）を
主成分とする絶縁物よりなる層との積層体の特性を測定
せるところ、比誘電率は13〜22程度で二酸化シリコン
（SiO2）のそれの３倍以上であり、絶縁耐圧は10〜3MV/
cm程度で酸化タンタル（Ta2O5）の数倍程度であり、リ
ーク電流は第５図に示す如く、極めて小さく、Ｃ−Ｖ特
性にヒステリシス現象を認めず、誘電率減少も少ないと
いう極めてすぐれたものであることが確認された。第５
図はシリコン（Si）基板に45nm厚に酸化タンタル（Ta2O
5）を形成し、800℃の水（H2O）を含む雰囲気中で、そ
れぞれ、10分、20分、30分熱処理した結果得られた誘電
体層のリーク電流と測定電圧との関係を示す。図におい
て、曲線F,G,Hは、それぞれ、上記の熱処理時間10分、2
0分、30分の場合に対応する。これらのすぐれた特性
は、上記の絶縁物層と酸化タンタル（Ta2O5）層との界
面が急峻に存在せず、界面準位も少ないことに起因する
と考えられる。
以下、図面を参照しつつ本発明に係る一実施例について
説明し、本発明の構成と特有の効果とを更に明らかにす
る。
説明し、本発明の構成と特有の効果とを更に明らかにす
る。
第６図参照 シリコン（Si）基板１上にタンタル（Ta）層２を厚さ約
20nmに形成する。この形成方法は蒸着法、スパツタ法等
を使用することができる。
20nmに形成する。この形成方法は蒸着法、スパツタ法等
を使用することができる。
第７図参照 タンタル（Ta）層２に熱酸化法または陽極酸化法を適用
してこれを酸化タンタル（Ta2O5）層２′に転換する。
次いで、約1,000℃において熱処理して、シリコ（Si）
基板１中のシリコンを、酸化タンタル（Ta2O5）層２′
の上下界面近傍に這い上らせる。
してこれを酸化タンタル（Ta2O5）層２′に転換する。
次いで、約1,000℃において熱処理して、シリコ（Si）
基板１中のシリコンを、酸化タンタル（Ta2O5）層２′
の上下界面近傍に這い上らせる。
第８図参照 700℃以上の水（H2O）を含む雰囲気中で、上記基板を熱
酸化する。この結果、酸化タンタル（Ta2O5）層２′の
上下の界面近傍に二酸化シリコン（SiO2）を主成分とす
る絶縁物よりなる層３が形成される。所望により、この
工程の前後に、1,000℃以下の熱処理を施して酸化タン
タル（Ta2O5）を結晶化すれば、特性を更に向上するこ
とができる。なお、この工程は独立の工程として採用し
なくても、最終製品である半導体装置の各種素子形成工
程において、通常はこの程度の高温工程が必要であるか
ら、その工程において同様の効果は期待しうる。
酸化する。この結果、酸化タンタル（Ta2O5）層２′の
上下の界面近傍に二酸化シリコン（SiO2）を主成分とす
る絶縁物よりなる層３が形成される。所望により、この
工程の前後に、1,000℃以下の熱処理を施して酸化タン
タル（Ta2O5）を結晶化すれば、特性を更に向上するこ
とができる。なお、この工程は独立の工程として採用し
なくても、最終製品である半導体装置の各種素子形成工
程において、通常はこの程度の高温工程が必要であるか
ら、その工程において同様の効果は期待しうる。
以上の工程により、極めて緻密で薄層となすことが可能
であり誘電率が高く、絶縁耐圧が大きく、リーク電流が
少なく、Ｃ−Ｖ特性にヒステリシス現象がなく、しかも
誘電率減少の少ない特性を有する、半導体装置用誘電体
層を製造することができる。
であり誘電率が高く、絶縁耐圧が大きく、リーク電流が
少なく、Ｃ−Ｖ特性にヒステリシス現象がなく、しかも
誘電率減少の少ない特性を有する、半導体装置用誘電体
層を製造することができる。
以上の説明は、タンタル（Ta）についてのみなされてい
るが、それ以外に、チタン（Ti）、ニオビウム（Nb）、
ハフニュウム（Hf）、ジルコニュウム（Zr）、イットリ
ュウム（Ｙ）、バナジュウム（Ｖ）についても同様の実
験をなし、同様の結果を確認した。
るが、それ以外に、チタン（Ti）、ニオビウム（Nb）、
ハフニュウム（Hf）、ジルコニュウム（Zr）、イットリ
ュウム（Ｙ）、バナジュウム（Ｖ）についても同様の実
験をなし、同様の結果を確認した。
以上説明せるとおり、本発明によれば、比誘電率が高
く、層厚を極めて薄くなしうるにかかわらず膜質が緻密
で、絶縁耐圧が大きく、リーク電流が小さく、界面準位
も内包せず、更に、Ｃ−Ｖ特性にヒステリシス特性を有
しない等の特性を有することを特徴とする、半導体装置
を構成する要素として使用される誘電体層の製造方法を
提供することができる。
く、層厚を極めて薄くなしうるにかかわらず膜質が緻密
で、絶縁耐圧が大きく、リーク電流が小さく、界面準位
も内包せず、更に、Ｃ−Ｖ特性にヒステリシス特性を有
しない等の特性を有することを特徴とする、半導体装置
を構成する要素として使用される誘電体層の製造方法を
提供することができる。
なお、本発明にかかる、半導体装置用誘電体層の製造方
法は、本明細書の当初に記載したとおり、電界効果トラ
ンジスタの絶縁膜やキャパシタの誘導体層として利用す
ることができ、特に、電気的消去可能読み出し専用半導
体記憶装置（EEPROM）のフローテイングゲート用ゲート
絶縁膜等に利用して顕著な効果がある。
法は、本明細書の当初に記載したとおり、電界効果トラ
ンジスタの絶縁膜やキャパシタの誘導体層として利用す
ることができ、特に、電気的消去可能読み出し専用半導
体記憶装置（EEPROM）のフローテイングゲート用ゲート
絶縁膜等に利用して顕著な効果がある。
第１図はシリコン基板上に形成された酸化タンタル層を
乾燥酸素雰囲気中で熱処理した場合、酸化タンタル層中
に含有されるシリコン濃度と熱処理との関係を示すグラ
フである。第２図は第１図と同様の熱処理におけるシリ
コン濃度の深さ方向分布を示すグラフである。第３図は
表層に酸化タンタル層を有するシリコン基板と表層に何
も有しないシリコン基板をスチーム酸化した場合の成長
膜厚と酸化時間との関係を示すグラフである。第４図は
表層に酸化タンタル層を有するシリコン基板と表層に何
も有しないシリコン基板を乾燥酸素中で熱処理した場合
の成長膜厚と熱処理時間との関係を示すグラフである。
第５図は本発明に係る誘電体層の製造方法を実施して製
造された誘電体層のリーク電流と測定電圧との関係を示
すグラフである。第6,7,8図は本発明の一実施例に係る
誘電体層の製造方法における各工程完了後の基板断面図
である。 １…シリコン基板、２…タンタル層、２′…酸化タンタ
ル層、３…混合絶縁物よりなる層。
乾燥酸素雰囲気中で熱処理した場合、酸化タンタル層中
に含有されるシリコン濃度と熱処理との関係を示すグラ
フである。第２図は第１図と同様の熱処理におけるシリ
コン濃度の深さ方向分布を示すグラフである。第３図は
表層に酸化タンタル層を有するシリコン基板と表層に何
も有しないシリコン基板をスチーム酸化した場合の成長
膜厚と酸化時間との関係を示すグラフである。第４図は
表層に酸化タンタル層を有するシリコン基板と表層に何
も有しないシリコン基板を乾燥酸素中で熱処理した場合
の成長膜厚と熱処理時間との関係を示すグラフである。
第５図は本発明に係る誘電体層の製造方法を実施して製
造された誘電体層のリーク電流と測定電圧との関係を示
すグラフである。第6,7,8図は本発明の一実施例に係る
誘電体層の製造方法における各工程完了後の基板断面図
である。 １…シリコン基板、２…タンタル層、２′…酸化タンタ
ル層、３…混合絶縁物よりなる層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/04 27/108
Claims (2)
- 【請求項１】半導体装置用誘電体層の製造方法におい
て、前記誘電体層がその上に形成される半導体はシリコ
ンを含有しており、該シリコンを含有する半導体よりな
る面上に、タンタル、チタン、ニオビウム、ハフニュウ
ム、ジルコニュウム、イットリュウム、バナジュウムか
ら選択される物質の酸化物よりなる薄層を形成し、約1,
000℃において熱処理して、前記半導体中に含まれるシ
リコンを前記タンタル、チタン、ニオビウム、ハフニュ
ウム、ジルコニュウム、イットリュウム、バナジュウム
から選択される物質の酸化物よりなる薄層の上下界面近
傍に移動させ、水蒸気を含有する酸化性雰囲気中で熱処
理を施して前記タンタル、チタン、ニオビウム、ハフニ
ュウム、ジルコニュウム、イットリュウム、バナジュウ
ムから選択される物質の酸化物よりなる薄層を挟んで、
酸化されたシリコンを主成分とする薄層を形成すること
を特徴とする、半導体装置用誘電体層の製造方法。 - 【請求項２】前記水蒸気を含有する酸化性雰囲気中にお
いてなす熱処理工程終了後、900℃以上のアンモニヤ雰
囲気中においてなす熱処理を施して、前記物質の酸化物
よりなる層の上面に形成された酸化シリコンを主成分と
する混合物よりなる薄層の一部または全部を窒化シリコ
ンよりなる薄層に転換することを特徴とする特許請求の
範囲第１項記載の半導体装置用誘電体層の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161281A JPH0722183B2 (ja) | 1981-10-09 | 1981-10-09 | 半導体装置用誘電体層の製造方法 |
| EP82305379A EP0077200B1 (en) | 1981-10-09 | 1982-10-08 | Producing insulating layers in semiconductor devices |
| DE8282305379T DE3279873D1 (en) | 1981-10-09 | 1982-10-08 | Producing insulating layers in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161281A JPH0722183B2 (ja) | 1981-10-09 | 1981-10-09 | 半導体装置用誘電体層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5861634A JPS5861634A (ja) | 1983-04-12 |
| JPH0722183B2 true JPH0722183B2 (ja) | 1995-03-08 |
Family
ID=15732118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161281A Expired - Lifetime JPH0722183B2 (ja) | 1981-10-09 | 1981-10-09 | 半導体装置用誘電体層の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0077200B1 (ja) |
| JP (1) | JPH0722183B2 (ja) |
| DE (1) | DE3279873D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
| US4526629A (en) * | 1984-05-15 | 1985-07-02 | International Business Machines Corporation | Catalytic oxidation of solid materials |
| US5079191A (en) * | 1985-11-29 | 1992-01-07 | Hitachi, Ltd. | Process for producing a semiconductor device |
| JPS632363A (ja) * | 1986-06-20 | 1988-01-07 | Nec Corp | 容量膜 |
| JP2770856B2 (ja) * | 1987-08-20 | 1998-07-02 | 東京農工大学長 | 高誘電率酸化物薄膜の形成方法 |
| KR100319571B1 (ko) * | 1998-03-12 | 2002-01-09 | 루센트 테크놀러지스 인크 | 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정 |
| EP1301941A2 (en) | 2000-07-20 | 2003-04-16 | North Carolina State University | High dielectric constant metal silicates formed by controlled metal-surface reactions |
| US6642131B2 (en) * | 2001-06-21 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film |
| DE10332725A1 (de) * | 2003-07-18 | 2005-02-24 | Forschungszentrum Jülich GmbH | Verfahren zur selbstjustierenden Verkleinerung von Strukturen |
| JP4590556B2 (ja) * | 2005-03-11 | 2010-12-01 | 国立大学法人 奈良先端科学技術大学院大学 | 半導体装置の製造方法 |
| JP4181195B2 (ja) * | 2006-09-14 | 2008-11-12 | 株式会社東芝 | 絶縁膜、およびそれを用いた半導体装置 |
| CN107424923A (zh) * | 2017-07-06 | 2017-12-01 | 鲁汶仪器有限公司（比利时） | 一种自限制精确刻蚀硅的方法 |
| CN111640866A (zh) * | 2020-07-16 | 2020-09-08 | 上海华力微电子有限公司 | 阻变存储器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1923279A1 (de) * | 1969-05-07 | 1970-12-23 | Licentia Gmbh | Transistor mit isolierter Steuerelektrode |
| JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
-
1981
- 1981-10-09 JP JP56161281A patent/JPH0722183B2/ja not_active Expired - Lifetime
-
1982
- 1982-10-08 EP EP82305379A patent/EP0077200B1/en not_active Expired
- 1982-10-08 DE DE8282305379T patent/DE3279873D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0077200A3 (en) | 1985-09-18 |
| EP0077200B1 (en) | 1989-08-09 |
| JPS5861634A (ja) | 1983-04-12 |
| DE3279873D1 (en) | 1989-09-14 |
| EP0077200A2 (en) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3703373B2 (ja) | Ｍｏｓｆｅｔおよびゲート誘電体の製造方法 | |
| DE69635953T2 (de) | VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT | |
| JPH0722183B2 (ja) | 半導体装置用誘電体層の製造方法 | |
| US7364965B2 (en) | Semiconductor device and method of fabrication | |
| JPH08274256A (ja) | 半導体装置及びその製造方法 | |
| JPH0379869B2 (ja) | ||
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| US6482694B2 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| US4873203A (en) | Method for formation of insulation film on silicon buried in trench | |
| US6358789B2 (en) | Method for manufacturing a semiconductor device having a capacitor | |
| KR950012555B1 (ko) | 메모리셀 캐패시터의 유전막 누설전류 개선방법 | |
| KR100585114B1 (ko) | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS61295644A (ja) | 半導体装置の製造方法 | |
| JPH06204430A (ja) | 誘電体薄膜の製造方法 | |
| JPH033357A (ja) | 半導体装置 | |
| JPS61133636A (ja) | 半導体装置の製造方法 | |
| KR950010877B1 (ko) | 산화티타늄 유전층 커패시터 형성방법 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| KR100365102B1 (ko) | 유전체 조성물 및 이를 이용한 ｄｒａｍ셀의 캐패시터제조방법 | |
| JPH02186632A (ja) | 絶縁膜の製造方法 | |
| KR960010001B1 (ko) | 반도체 기억 장치의 제조방법 | |
| JPS63312664A (ja) | 半導体装置用キャパシタの製造方法 | |
| JPS61133657A (ja) | 半導体装置の製造方法 | |
| JPH03153065A (ja) | 容量絶縁膜形成方法 |