JPH0456128A - 2―6族間化合物半導体装置の製造方法 - Google Patents

2―6族間化合物半導体装置の製造方法

Info

Publication number
JPH0456128A
JPH0456128A JP16374690A JP16374690A JPH0456128A JP H0456128 A JPH0456128 A JP H0456128A JP 16374690 A JP16374690 A JP 16374690A JP 16374690 A JP16374690 A JP 16374690A JP H0456128 A JPH0456128 A JP H0456128A
Authority
JP
Japan
Prior art keywords
crystal
substrate
group
solvent
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16374690A
Other languages
English (en)
Other versions
JP2537296B2 (ja
Inventor
Michihiro Sano
道宏 佐野
Hiroyuki Kato
裕幸 加藤
Yasuo Okuno
奥野 保男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2163746A priority Critical patent/JP2537296B2/ja
Publication of JPH0456128A publication Critical patent/JPH0456128A/ja
Application granted granted Critical
Publication of JP2537296B2 publication Critical patent/JP2537296B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、If−VIl面間化合物半導体装置製造方法
に間し、特に低抵抗の■−■族間化合物半導体装置を効
率よく製造することのできる■−■族間化合物半導体装
!の製造方法に関する。
C従来技術〕 第7図(A)〜(C)は、I−VI族間化合物であるセ
レン化亜鉛(ZnSe)を用いた従来の半導体装置の断
面構造を示す、このような半導体装置は発光ダイオード
の構成要素としてよく用いられる。n型領域のみを示す
が、この上にp型頭域を成長するか、最上層のn型領域
中にp型頭域を形成すればダイオード構造が形成される
第7図(A)に示す半導体装置は、例えば以下のような
製造方法で製造される。ZnS、e基板の代用としてZ
n5eと格子定数が比較的近いガリウムヒ素(GaAs
)を基板結晶101として用いる。このn形GaAsの
基板結晶101の上に、Zn溶媒を用いた温度差法を用
いて、n形Zn5e結晶102をエピタキシャル成長さ
せる。
第7図(B)に示す半導体装置は、例えば以下のような
製造方法で製造される。まず、Zn溶媒を用いた温度差
法により溶媒下部(低温[111)のヒートシンク上に
n形Zn5e 111を結晶成長させる。このn形Zn
5e結晶111の上に同じくZn溶媒を用いた温度差法
によりn形Zn5e結晶112をエピタキシャル成長さ
せる。
Zn5eのZn溶媒中の溶解度は十分高いとは言えず、
高い成長速度を得ることは容易でない。
溶媒をSeにすると、溶解度はかなり向上する。
溶媒をTeにすると、溶解度は著しく向上する。
5e−Teの混合溶媒では中間の溶解度か得られる。一
方、これらの溶媒の蒸気圧はTeが最も低く、Znは幾
分高く、S e Chi極て高い。
第7図(Cンの半導体装1は、例えば以下のような製造
方法で製造される。TeおよびSeを任意の割合で混合
した溶液を溶媒とし、該溶媒中に適当量のソース結晶お
よび■族ないし■族元素を添加し、溶媒下部(低温II
II)のヒートシンク上に温度差法によりn形Z n、
 S e 121を結晶成長させる。
[発明か解決しようとする課題] 上述の第7図(A)の半導体装置の製造方法では、構成
元素の異なる結晶を基板に用いているため、格子不整合
による格子欠陥および基板から成長層への拡散による結
晶層の変質がある。
上述の第7図(B)の半導体装1の製造方法では、基板
結晶となるZn5eをZn溶媒により成長させる場合の
成長速度か遅い(0,5μm/時間以下)ので、適当な
厚さの基板結晶を得るのに時間がかかる。
上述の第7図(C)の半導体装置の製造方法では、Se
を相当量含む溶媒で成長させているので、成長結晶の組
成が化学量論的組成比(ストイキオメトリ−)からずれ
る、そのため、成長した結晶が低抵抗化しない。
本発明の目的は、格子欠陥や結晶層の変質がなくかつ低
抵抗のII−VIl層間化合物半導体装置効率よく製造
する方法を!供することである。
[課題を解決するための手段] 本発明によれば、TeおよびSeを任意の割合で混合し
た溶媒にIII族またはVII族元素を添加し、かつ高
温部にソース結晶を配置して、温度差法により低温部に
Znを構成元素として含む■−■族化合物半導体を析出
させる第1の工程と、該第1の工程で作成したn−VI
族化合物半導体結晶を平板状に成形する第2の工程と、
Zn溶媒に適当なソース結晶およびIII族またはVI
I族元素を添加し、温度差法により上記第2の工程で成
形した平板状結晶の上にZnを構成元素として含む■−
■族化合物半導体をエピタキシャル成長する第3の工程
とを備えることを特徴とするII−VIl層間化合物半
導体装置製造方法が提供される。
なお、ZnS、ZnSSe等のSを含む結晶成長等にお
いては、溶媒に5e−Teと共にSを混合してもよい。
[作 用コ S e −T e 溶媒は、Zn溶媒に較べてZn5e
等の溶解度か高く、高い成長速度を得ることができる。
さらに、Teの混合比が高い程、溶解度は増し、蒸気圧
は減少するが、結晶中へのTeの混入量も多くなる。
上記第1の工程によればIII族またはVII族元素を
添加したZnを構成元素としてもつ■−■族化合物半導
体結晶が比較的高い成長速度で得られる。
この■−■族化合物半導体結晶を第2の工程で平板状に
成形すれば、複数枚の基板結晶か得られる。
第3の工程ではZn溶媒に適当なソース結晶およびII
I族またはVII族元素を添加し、第2の工程で成形し
た平板状結晶の上にZnを構成元素としてもつ■−■族
合物半導体をエピタキシャル成長している。したがって
、第2の工程後は未だ高抵抗であった基板結晶は、Zn
中で熱処理を受は該結晶のストイキオメトリ−が改善さ
れ低抵抗化する。
[実線例〕 本発明における具体的な実施例として、■−■族化合物
半導体であるZn5eを例にとり、以下説明する1本発
明は3つの工程からなるII−VI族間化合物半導体装
1の製造方法である。
まず第1の工程は、基板となるn形結晶を作成する工程
である。第1図を参照して、石英製の結晶成長用アンプ
ル1の底部に、カーボン等の熱伝導率のよい材料で作製
したヒートシンク6を収納し固定している。ヒートシン
ク6の上には、溶媒2としてS e −T eを任意の
割合で混合した溶液が収容される。溶媒2中にはIII
族またはVII族元素が適当量添加される。さらに成長
原料(ソース結晶)となるZn5e結晶3が収容されて
いる。成長アンプル1内に溶媒2およびソース結晶3を
収容した後、アンプル内は真空に排気され、封止される
。このような構成からなるアンプルを図中布11”、’
1.1 側に示すような温度勾配(例えば、ΔT=5〜15℃/
3)を有する電気炉中に配置する。そして、上部の高温
部分にあるソース結晶3を溶媒2中に飽和溶解度に至る
まで溶解させ拡散させる。溶解したソース用結晶3は温
度勾配中を輸送され、ヒ−l−シンクロの上面71寸返
上至る。下部のヒートシンク6の上面7付近は上部より
温度か低いので、溶液は過飽和溶液となり、ヒートシン
ク6の上面7上にバルク状の結晶を成長させる。結晶を
成長させるカーボンヒートシンク6の上面7は平坦かつ
鏡面に形成されている。
この温度差法による成長速度は、Se :Teの混合比
、成長温度Tg(結晶が成長するヒートシンク6の上面
7付近の温度)、および温度勾配などにより異なる。−
例として、Se :Te=30 ニア0、成長温度Tg
=950℃としたときの温度勾配へTに対する成長速度
依存性を第2図に示す。
なお、ヒートシンクは8m直径、長さ100mのカーボ
ン棒を用いた0図において、Oで示されているグラフは
バルク状に成長する結晶の中央部付近の位置の成長速度
、ムで示されているグラフはバルク状に成長する結晶の
周縁部付近の位置の成長速度を示す、Zn溶媒を用いた
時の成長速度が約0.5μm/’時間以下であるのと較
べ、はぼ10倍以上の成長速度も容易に得られることが
判る。
なお、S e −T eの混合比を変えると、成長速度
はTe量と共にたとえば、以下のように変化する。
Se:Te     成長速度(m/hr)10:90
         6.0 30ニア0   、      5. 045、;55
         3.8Te量が多い程、アンプル内
圧力は減少し、成長速度は増加するが、Teが結晶中に
混入する。
Te混大量を下げるにはSe量を多くすればよいが、ア
ンプル内圧力は増加し、成長速度は減少する。Zn、S
e、 zns等Z、nを構成元素とす渇■−■族問化合
物半導体の成長にはS e −76を適当に混合した溶
媒が好ましい、Sを含む結晶の場合は、さらにSを混合
してもよい。
第2の工程は、上記の成長法により作成したバルク状の
結晶をスライシングマシンなどによりつ工−ハ状、にス
ライシングする工程である。第3図において、11は第
1図の方法により作成したバルク状の結晶、12はそれ
をスライシングしたつ工−ハ状の結晶基板である。スラ
イシングする厚さは、基板としてその上にエピタキシャ
ル成長させる工程およびデバイス作成工程において取扱
い易いように、 O16〜1,5圓とした。また、この
ようにスライシングしてウェーハ状にした結晶にn形オ
ーミックtl[+を付は電気的特性を調べてみたが、高
抵抗でt流は流れなかった。
最終第3工程は、上記n形つェーハを基板としてn形結
晶をエピタキシャル成長する工程である。
第4図を参照して、石英製の結晶成長用アンプル21の
底部に第1図と同様のヒートシンク26を収納し固定し
ている。ヒートシンク26の上には基板結晶12を配!
し、基板結晶12を基板止め25−によって固定してい
る。基板結晶12は上記第2工程によってスライシング
されたウェーハ状のn形、Z n S e結晶である。
基板止め25は成長用アンプル21と同様の石英等によ
って作製されたリングである。基板結晶12の上には、
溶媒としてZnを用いた溶液22か収容される。溶液2
2中にはn型不純物としてIII族またはVII族元素
か適当量添加されている。さらに、成長原料となるZn
5e結晶23か収容されている。ソース結晶23の口径
は基板止め25の内径より大きくしであるので、ソース
結晶23は基板止め25により保持される。成長アンプ
ル21内に、基板結晶12、基板止め25、溶媒22お
よびソース用結晶23を収容した後、アンプル21内は
真空に排気され、封止される。このような構成からなる
アンプルを第1図の右側に示すような温度勾配(例えば
、ΔT=5〜15℃/■)を有する電気炉中に配!する
。そして、上部の高温部分にあるソース用結晶23を溶
媒22中に飽和溶解度に至るまで溶解させ拡散させる。
溶解したソース用結晶23は温度勾配中を輸送され、基
板結晶12の上面でエピタキシャル成長する。
第5図は、以上の工程を経て製造された2層構造の■族
あるいはVn族元素を添加したn型II−VI族化合物
半導体の断面図である9図において、31はS6− T
 e溶媒を用いた成長法(第1図)による■−■族化合
物結晶の基板層、32はZn溶媒を用いた成長法(第4
図)による■−■族化合物結晶の層を示す。
第6図は、このように製造した2層構造のn型■−■族
化合物半導体の各層の電気的特性(不純物密度)を示す
グラフである。電気的特性は各層の成長条件(不純物の
添加量、成長温度Tg、成長速度など)によって異なる
が1代表例を図に示す、5e−Te溶媒を用いた成長法
(第1図)による結晶層31の成長条件は、成長温度T
g=950℃、温度勾配ΔT=10℃/■、添加不純物
は■族元素のヨウ素■を用い、その溶液に対する濃度は
0.3 nolXとした。Zn溶媒を用いた成長法(第
4図)による結晶層32の成長条件は、成長温度T g
 = 1025℃、温度勾配ΔT=7.5℃/′■、添
加不純物は■族元素のヨウ素Iを用い、その溶液に対す
る濃度は1 x 10−41olXとした。
第6図から分かるように、Zn溶媒で結晶層32をエピ
タキシャル成長する以前と比較し、成長後はS e −
T e溶媒で成長させた結晶層31か低抵抗化しており
、2層低抵抗n形構造を成していることか分かる。
以上実施例に沿って本発明を説明したか、本発明はこれ
らに制限されるものではない6例えば、種々の変更〜改
良、組合わせなどが可能なことは当業者に自明であろう
[発明の効果コ 以上説明したように、本発明によれば、第1の工程で5
e−Te溶媒を用いた温度差法により2nを構成元素と
する■−■族間化合物半導体のバルク状の結晶を得て第
2の工程でこれをスライシングして基板とし、第3の工
程でZn溶媒を用いた温度差法によりこの基板上にエピ
タキシャル成長させているので、第2の工程の段階では
高抵抗であった基板結晶がZn溶媒中で熱処理を受は該
結晶のストイキオメトリ−からのずれが改善され、基板
自体か低抵抗化する。また、基板は5e−Te/g媒を
用いた温度差法を用いて成長しているので、効率よくバ
ルク結晶が得られる。これら2層はともに同一の■−■
族間化合物半導体であるので、格子不整合による格子欠
陥や基板から成長層への拡散による変質がない。
【図面の簡単な説明】
第1図は、本発明の実施例における第1の工程で用いた
結晶成長装置の断面図および温度勾配を示すグラフ、 第2図は、S e −’T e溶媒を用いた成長法にお
ける成長速度の温度勾配依存性を示すグラフ、第3図は
、上記実施例における第2の工程を説明するための結晶
の断面図、 第4図は、上記実施例における第3の工程で用いた結晶
成長装!の断面図、 第5図は、上記実施例の製造方法で製造した2層の半導
体装!の断面図、 第6図は、上記実施例の製造方法で製造した2層構造の
半##装置の電気的特性を示すグラフ、第7図は、従来
の製造方法により製造した半導体装置の断面図である。 図において、 1.21 2.22 3.23 成長用アンプル Zn溶媒 ソース用結晶 ヒートシンク バルク状結晶 基板結晶 基板止め 特許出願人  スタンレー電気株式会社代 理 人 弁
理士 高橋敬四部 第2図 第1図 温度T

Claims (1)

    【特許請求の範囲】
  1. (1)、TeおよびSeを任意の割合で混合した溶媒に
    III族またはVII族元素を添加し、かつ高温部にソース結
    晶を配置して、温度差法により低温部にZnを構成元素
    としてもつII−VI族化合物半導体を析出させる第1の工
    程と、 該第1の工程で作成したII−VI族化合物半導体結晶を平
    板状に成形する第2の工程と、 Zn溶媒に適当なソース結晶およびIII族またはVII族元
    素を添加し、温度差法により上記第2の工程で成形した
    平板状結晶の上にZnを構成元素としてもつII−VI族化
    合物半導体をエピタキシャル成長する第3の工程と を備えることを特徴とするII−VI族間化合物半導体装置
    の製造方法。
JP2163746A 1990-06-21 1990-06-21 ▲ii▼―▲vi▼族間化合物半導体装置の製造方法 Expired - Lifetime JP2537296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2163746A JP2537296B2 (ja) 1990-06-21 1990-06-21 ▲ii▼―▲vi▼族間化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163746A JP2537296B2 (ja) 1990-06-21 1990-06-21 ▲ii▼―▲vi▼族間化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0456128A true JPH0456128A (ja) 1992-02-24
JP2537296B2 JP2537296B2 (ja) 1996-09-25

Family

ID=15779900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163746A Expired - Lifetime JP2537296B2 (ja) 1990-06-21 1990-06-21 ▲ii▼―▲vi▼族間化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2537296B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07187875A (ja) * 1993-12-24 1995-07-25 Kanagawa Kagaku Gijutsu Akad 化合物半導体の結晶成長方法および結晶成長装置
JPH08208365A (ja) * 1993-04-14 1996-08-13 Kanagawa Kagaku Gijutsu Akad 溶液結晶成長装置および方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08208365A (ja) * 1993-04-14 1996-08-13 Kanagawa Kagaku Gijutsu Akad 溶液結晶成長装置および方法
JPH07187875A (ja) * 1993-12-24 1995-07-25 Kanagawa Kagaku Gijutsu Akad 化合物半導体の結晶成長方法および結晶成長装置

Also Published As

Publication number Publication date
JP2537296B2 (ja) 1996-09-25

Similar Documents

Publication Publication Date Title
USRE29845E (en) GaAs1-x Px electroluminescent device doped with isoelectronic impurities
US20040237879A1 (en) Single crystal silicon carbide and method for producing the same
JPS6115577B2 (ja)
JP3267983B2 (ja) 半導体発光素子及びその製造方法
US4315796A (en) Crystal growth of compound semiconductor mixed crystals under controlled vapor pressure
US4526632A (en) Method of fabricating a semiconductor pn junction
US3752713A (en) Method of manufacturing semiconductor elements by liquid phase epitaxial growing method
US3960618A (en) Epitaxial growth process for compound semiconductor crystals in liquid phase
US3715245A (en) Selective liquid phase epitaxial growth process
US3676228A (en) Method of making a p-n junction device
JPS5863183A (ja) 2−6族間化合物の結晶成長法
US3859148A (en) Epitaxial crystal growth of group iii-v compound semiconductors from solution
US4218270A (en) Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques
Shin et al. Electrical properties of as‐grown Hg1− x Cd x Te epitaxial layers
US3981764A (en) III-V Compound semi-conductor crystal growth from a liquid phase on a substract including filtering liquid phase
JP2537296B2 (ja) ▲ii▼―▲vi▼族間化合物半導体装置の製造方法
KR100210758B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
JPS5913698A (ja) ZnSeのエピタキシヤル成長法及び成長装置
US3694275A (en) Method of making light emitting diode
Suto et al. Growth and electrical properties of PbTe bulk crystals grown by the Bridgman method under controlled tellurium or lead vapor pressure
JP4211897B2 (ja) 液相エピタキシャル成長方法
Nigli et al. Semiconducting behaviour of Zinc doped PbI2 single crystals
KR0156016B1 (ko) 적외선 다이오우드용 갈륨비소(GaAs) 웨이퍼의 고도핑(doping) 성장방법
USRE29648E (en) Process for the preparation of electroluminescent III-V materials containing isoelectronic impurities
Castro et al. HgCdTe liquid phase epitaxy: an overview