JPH0456449B2 - - Google Patents
Info
- Publication number
- JPH0456449B2 JPH0456449B2 JP58226655A JP22665583A JPH0456449B2 JP H0456449 B2 JPH0456449 B2 JP H0456449B2 JP 58226655 A JP58226655 A JP 58226655A JP 22665583 A JP22665583 A JP 22665583A JP H0456449 B2 JPH0456449 B2 JP H0456449B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal mesh
- film forming
- grid
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Photovoltaic Devices (AREA)
Description
〔発明の技術分野〕
本発明は、ガスのグロー放電分解などにより被
成膜体上に非晶質シリコン膜などを成膜する成膜
方法の改良に関する。 〔発明の技術的背景とその問題点〕 近年、ガスのグロー放電分解などにより基板等
の被成膜体上に膜を形成するいわゆるプラズマ
CVD成膜方法は、太陽電池、薄膜トランジスタ、
密着型イメージセンサ、電子写真感光体等の光電
変換デバイズ、電子デバイス等の応用を目的とし
た非晶質シリコンを始めとして、非晶質炭化シリ
コン、非晶質窒化シリコン等の成膜に多く用いら
れている。 これらの膜の形成に要求される事柄は、均一な
大面積膜、良好な光・電気特性、高速成膜などで
ある。 第１図は従来の成膜方法を適用したプラズマ
CVD膜形成装置の概略を示し、この装置は基本
的に反応容器１、原料ガス供給装置２、排気装置
３および放電用電源４より構成されている。ま
た、反応容器１の反応室５内の下部には加熱手段
６を内蔵した支持台７が設置されているとともに
この支持台７と対向する上方位置には反応容器１
の壁と絶縁物８を介して電気的に絶縁された電極
９が設置されている。 上記支持台７上には被成膜体である導電性基板
（以後単に基板という）１０が置かれており、こ
の基板１０は支持台７に内蔵された上記加熱手段
６によつて加熱されるようになつている。 また、上記電極９は放電用電源４の出力部に接
続され、支持台７は反応容器１と電気的に接続さ
れ接地電位となつている。 一方、原料ガス供給装置２より流量を制御され
た状態で供給された原料ガス１１はガス導入口１
２を通り、反応室５内に導入され、ガス排出口１
３を経て、排気装置３により反応室内の圧力が一
定になるように保たれた状態で排気される。 この状態で放電用電源４によつて電極９に電圧
を印加することにより反応室５内にプラズマが生
起され、加熱された基板１０上に成膜がなされ
る。ここで放電用電源４の周波数は直流からラジ
オ波の高周波まで可能である。 しかしながら、この装置による成膜では、プラ
ズマ陽光柱が基板１０の近傍に存在せず反応室５
内全体に拡散するため放電電力の増加等を行なつ
ても基板１０近傍のプラズマ密度が増大しないた
め成膜速度の飛躍的上昇は望めないといつた問題
があつた。 そこで、近時、本発明者らによつて第２図に示
すように上記第１図に示される装置に一部改良を
加え、成膜速度の大幅な上昇が可能となるものが
開発された。加えられた改良点は、支持台７及び
電極９を含む空間を原料ガスが流通し、かつプラ
ズマの障壁となり得る物質１４で囲んだことにあ
る。この物質１４にはたとえばステンレス等の金
属メツシユや絶縁性多孔室物質等が用いられ、金
属メツシユの場合、接地電位が望ましく、電極９
とはダークスペースシールドを可能とする距離を
隔てて対向させる。この改良によりプラズマを支
持台７と電極９との間に集中させ、かつ必要量の
原料ガスを過不足なく、プラズマ空間に補給する
ことができ、欠陥が少なく同時に従来より成膜速
度を大幅に増大した状態での成膜が可能となつ
た。 しかしながら、プラズマを支持台７と電極９と
の間に集中させたことにより、プラズマのアノー
ドすなわち被成膜体である基板１０近傍でプラズ
マ電位による電位勾配が生じることとなり、プラ
ズマ中の正に帯電したイオン種が基板１０に向け
て加速される。このため、基板１０が成膜中にお
いてイオン衝撃を受け、膜中に欠陥を生じ易い構
造となつている。 一方、膜の形成に要求される事柄は、前述した
ように均一な大面積膜、良好な光・電気特性、高
速成膜などである。また、これらの膜のうち非晶
質シリコンを太陽電池等のデバイスに使用する場
合は電気的特性、時に光生成キヤリヤの移動度、
寿命がデバイズの性能を大きく左右するため、こ
れらの高い特性が要求される。 しかしながら、一般に高速成膜を追求すると膜
中の欠陥密度が増加するため光キヤリヤの高い走
行性を維持して高速成膜を達成することは非常に
困難であつた。 〔発明の目的〕 本発明は、上記事情にもとづきなされたもの
で、その目的とするところは、良好な光・電気的
特性をもつた膜を高速で成膜することができる成
膜方法を提供しようとするものである。 〔発明の概要〕 本発明は、上記目的を達成すべく電極と被成膜
体を収容する反応室内に原料ガスを導入し、上記
電極と上記被成膜体を支持する部分の間に電界を
印加することによりプラズマを生起させ、上記被
成膜体上に膜を形成する成膜方法において、少な
くとも上記被成膜体と電極とを含む領域を原料ガ
スが流通し、かつプラズマの障壁となり得る物質
で囲み、さらに、上記領域内の被成膜体の近傍に
被成膜体へのイオン衝撃を抑制するグリツドを設
けて成膜するもので、上記グリツドにより被成膜
体近傍の電位勾配を零または負にし、被成膜体へ
のイオン種の加速すなわちイオン衝撃を抑制し、
高速成膜状態を保持しながら膜中の欠陥を防止し
光・電気的特性を向上させるようにしたものであ
る。 〔発明の実施例〕 以下、本発明の一実施例を第３図および第４図
を参照して説明する。第３図は本発明の成膜方法
を実施し得るプラズマCVD膜形成装置の概略を
示し、支持台７及び電極９を含む空間を原料ガス
が流通し、かつプラズマの障壁となり得る金属メ
ツシユ等の物質１４で囲み、さらにこの物質１４
で囲まれた領域内の被成膜体としての基板１０の
上方近傍に基板１０の成膜面と実質的に平行に位
置するグリツド１５を設置したものである。この
グリツド１５は第４図で示すように基板１０の同
電位の接地電位とした場合で、基板１０とグリツ
ド１５との間の電位勾配は第５図で示すように零
となつている。 しかして、グリツド１５の配置により基板１０
近傍の電位勾配が零となつて基板１０へのイオン
種の加速すなわちイオン衝撃を抑制することがで
きる。したがつて、基板１０の成膜面へのイオン
衝撃を抑え膜中の欠陥を減少させ光キヤリヤの走
行性能を上昇させることができる。なお、このと
き原料ガス１１が流通し、かつプラズマの障壁と
なり得る物質１４の存在により基板１０近傍のプ
ラズマ密度が増大した状態となつており、十分満
足のいく成膜速度が維持されることになる。 なお、上述の一実施例において、グリツド１５
を基板１０と同電位の接地電位とし、基板１０と
グリツド１５間の電位勾配を零とするものについ
て説明したが、本発明はこれに限らず第６図およ
び第７図に示すようにグリツド１５に電気的に負
のバイアスを印加し、基板１０とグリツド１５と
の間の電位勾配をグリツド１５の無い場合に比べ
て逆とし、イオン衝撃を更に抑制するようにして
もよい。また、第８図および第９図に示すように
グリツド１５を基板１０の成膜面に対して垂直方
向に２枚配置するとともに電極側のグリツド１５
に負のバイアスを印加し、基板側のグリツド１５
が零電位となるようにし、イオン衝撃をさらに一
層抑制するようにしてもよい。 以上説明したように本発明によれば高速でかつ
光・電気的特性、特に光キヤリヤの走行性に優れ
た膜を成膜できる。 つぎに、詳細な具体例について説明する。前記
した各成膜装置を用いてａ−Siの成膜を行なつ
た。基板１０にはコーニング7059ガラス上に表面
タイプのNi−Crの電極を蒸着したものを用いた。
先ず、第１図に示すような原料ガスが流通し、か
つプラズマの障壁となり得る物質１４としての金
属メツシユを全く用いない場合でこれを試料No.１
とする。次に、第２図に示すカソード及びアノー
ドを金属メツシユ１４で覆つた場合でこれを試料
No.２とする。更に第３図に示すカソード及びアノ
ードを金属メツシユで覆い、同時に基板１０すな
わちアノード近傍にグリツド１５を配置した場合
で、これは第４図に示すようにグリツド１５が接
地電位の場合と第６図に示すようにグリツド１５
に負バイアスを与える場合と、第８図に示すよう
にグリツド１５が２枚あり一方が接地電位、他方
が負バイアスの場合の三種について行ない、それ
ぞれ試料No.３、試料No.４、試料No.５とした。各々
の試料の成膜条件は、以下のものについては共通
とした。 使用原料ガス：SiH4 100c.c.／min 高周波電源：13.56MHz 60W 反応圧力：0.75 Torr 基板温度：220℃ また、試料No.４及びNo.５において、負バイアス
を印加するグリツド１５のバイアス電圧は、
30V、100V、200Vを用いた。 成膜後、各試料について定常電流において暗時
の比抵抗及びAM1相当の光照射を行なつた時の
比抵抗の測定を行なつた。この光照射時の比抵抗
は光生成キヤリヤの移動度、寿命の大小を決定す
る指標となる値である。表１に各試料の成膜速
度、暗時の比抵抗ρd）光照射時の比抵抗（ρp）
を示す。
成膜体上に非晶質シリコン膜などを成膜する成膜
方法の改良に関する。 〔発明の技術的背景とその問題点〕 近年、ガスのグロー放電分解などにより基板等
の被成膜体上に膜を形成するいわゆるプラズマ
CVD成膜方法は、太陽電池、薄膜トランジスタ、
密着型イメージセンサ、電子写真感光体等の光電
変換デバイズ、電子デバイス等の応用を目的とし
た非晶質シリコンを始めとして、非晶質炭化シリ
コン、非晶質窒化シリコン等の成膜に多く用いら
れている。 これらの膜の形成に要求される事柄は、均一な
大面積膜、良好な光・電気特性、高速成膜などで
ある。 第１図は従来の成膜方法を適用したプラズマ
CVD膜形成装置の概略を示し、この装置は基本
的に反応容器１、原料ガス供給装置２、排気装置
３および放電用電源４より構成されている。ま
た、反応容器１の反応室５内の下部には加熱手段
６を内蔵した支持台７が設置されているとともに
この支持台７と対向する上方位置には反応容器１
の壁と絶縁物８を介して電気的に絶縁された電極
９が設置されている。 上記支持台７上には被成膜体である導電性基板
（以後単に基板という）１０が置かれており、こ
の基板１０は支持台７に内蔵された上記加熱手段
６によつて加熱されるようになつている。 また、上記電極９は放電用電源４の出力部に接
続され、支持台７は反応容器１と電気的に接続さ
れ接地電位となつている。 一方、原料ガス供給装置２より流量を制御され
た状態で供給された原料ガス１１はガス導入口１
２を通り、反応室５内に導入され、ガス排出口１
３を経て、排気装置３により反応室内の圧力が一
定になるように保たれた状態で排気される。 この状態で放電用電源４によつて電極９に電圧
を印加することにより反応室５内にプラズマが生
起され、加熱された基板１０上に成膜がなされ
る。ここで放電用電源４の周波数は直流からラジ
オ波の高周波まで可能である。 しかしながら、この装置による成膜では、プラ
ズマ陽光柱が基板１０の近傍に存在せず反応室５
内全体に拡散するため放電電力の増加等を行なつ
ても基板１０近傍のプラズマ密度が増大しないた
め成膜速度の飛躍的上昇は望めないといつた問題
があつた。 そこで、近時、本発明者らによつて第２図に示
すように上記第１図に示される装置に一部改良を
加え、成膜速度の大幅な上昇が可能となるものが
開発された。加えられた改良点は、支持台７及び
電極９を含む空間を原料ガスが流通し、かつプラ
ズマの障壁となり得る物質１４で囲んだことにあ
る。この物質１４にはたとえばステンレス等の金
属メツシユや絶縁性多孔室物質等が用いられ、金
属メツシユの場合、接地電位が望ましく、電極９
とはダークスペースシールドを可能とする距離を
隔てて対向させる。この改良によりプラズマを支
持台７と電極９との間に集中させ、かつ必要量の
原料ガスを過不足なく、プラズマ空間に補給する
ことができ、欠陥が少なく同時に従来より成膜速
度を大幅に増大した状態での成膜が可能となつ
た。 しかしながら、プラズマを支持台７と電極９と
の間に集中させたことにより、プラズマのアノー
ドすなわち被成膜体である基板１０近傍でプラズ
マ電位による電位勾配が生じることとなり、プラ
ズマ中の正に帯電したイオン種が基板１０に向け
て加速される。このため、基板１０が成膜中にお
いてイオン衝撃を受け、膜中に欠陥を生じ易い構
造となつている。 一方、膜の形成に要求される事柄は、前述した
ように均一な大面積膜、良好な光・電気特性、高
速成膜などである。また、これらの膜のうち非晶
質シリコンを太陽電池等のデバイスに使用する場
合は電気的特性、時に光生成キヤリヤの移動度、
寿命がデバイズの性能を大きく左右するため、こ
れらの高い特性が要求される。 しかしながら、一般に高速成膜を追求すると膜
中の欠陥密度が増加するため光キヤリヤの高い走
行性を維持して高速成膜を達成することは非常に
困難であつた。 〔発明の目的〕 本発明は、上記事情にもとづきなされたもの
で、その目的とするところは、良好な光・電気的
特性をもつた膜を高速で成膜することができる成
膜方法を提供しようとするものである。 〔発明の概要〕 本発明は、上記目的を達成すべく電極と被成膜
体を収容する反応室内に原料ガスを導入し、上記
電極と上記被成膜体を支持する部分の間に電界を
印加することによりプラズマを生起させ、上記被
成膜体上に膜を形成する成膜方法において、少な
くとも上記被成膜体と電極とを含む領域を原料ガ
スが流通し、かつプラズマの障壁となり得る物質
で囲み、さらに、上記領域内の被成膜体の近傍に
被成膜体へのイオン衝撃を抑制するグリツドを設
けて成膜するもので、上記グリツドにより被成膜
体近傍の電位勾配を零または負にし、被成膜体へ
のイオン種の加速すなわちイオン衝撃を抑制し、
高速成膜状態を保持しながら膜中の欠陥を防止し
光・電気的特性を向上させるようにしたものであ
る。 〔発明の実施例〕 以下、本発明の一実施例を第３図および第４図
を参照して説明する。第３図は本発明の成膜方法
を実施し得るプラズマCVD膜形成装置の概略を
示し、支持台７及び電極９を含む空間を原料ガス
が流通し、かつプラズマの障壁となり得る金属メ
ツシユ等の物質１４で囲み、さらにこの物質１４
で囲まれた領域内の被成膜体としての基板１０の
上方近傍に基板１０の成膜面と実質的に平行に位
置するグリツド１５を設置したものである。この
グリツド１５は第４図で示すように基板１０の同
電位の接地電位とした場合で、基板１０とグリツ
ド１５との間の電位勾配は第５図で示すように零
となつている。 しかして、グリツド１５の配置により基板１０
近傍の電位勾配が零となつて基板１０へのイオン
種の加速すなわちイオン衝撃を抑制することがで
きる。したがつて、基板１０の成膜面へのイオン
衝撃を抑え膜中の欠陥を減少させ光キヤリヤの走
行性能を上昇させることができる。なお、このと
き原料ガス１１が流通し、かつプラズマの障壁と
なり得る物質１４の存在により基板１０近傍のプ
ラズマ密度が増大した状態となつており、十分満
足のいく成膜速度が維持されることになる。 なお、上述の一実施例において、グリツド１５
を基板１０と同電位の接地電位とし、基板１０と
グリツド１５間の電位勾配を零とするものについ
て説明したが、本発明はこれに限らず第６図およ
び第７図に示すようにグリツド１５に電気的に負
のバイアスを印加し、基板１０とグリツド１５と
の間の電位勾配をグリツド１５の無い場合に比べ
て逆とし、イオン衝撃を更に抑制するようにして
もよい。また、第８図および第９図に示すように
グリツド１５を基板１０の成膜面に対して垂直方
向に２枚配置するとともに電極側のグリツド１５
に負のバイアスを印加し、基板側のグリツド１５
が零電位となるようにし、イオン衝撃をさらに一
層抑制するようにしてもよい。 以上説明したように本発明によれば高速でかつ
光・電気的特性、特に光キヤリヤの走行性に優れ
た膜を成膜できる。 つぎに、詳細な具体例について説明する。前記
した各成膜装置を用いてａ−Siの成膜を行なつ
た。基板１０にはコーニング7059ガラス上に表面
タイプのNi−Crの電極を蒸着したものを用いた。
先ず、第１図に示すような原料ガスが流通し、か
つプラズマの障壁となり得る物質１４としての金
属メツシユを全く用いない場合でこれを試料No.１
とする。次に、第２図に示すカソード及びアノー
ドを金属メツシユ１４で覆つた場合でこれを試料
No.２とする。更に第３図に示すカソード及びアノ
ードを金属メツシユで覆い、同時に基板１０すな
わちアノード近傍にグリツド１５を配置した場合
で、これは第４図に示すようにグリツド１５が接
地電位の場合と第６図に示すようにグリツド１５
に負バイアスを与える場合と、第８図に示すよう
にグリツド１５が２枚あり一方が接地電位、他方
が負バイアスの場合の三種について行ない、それ
ぞれ試料No.３、試料No.４、試料No.５とした。各々
の試料の成膜条件は、以下のものについては共通
とした。 使用原料ガス：SiH4 100c.c.／min 高周波電源：13.56MHz 60W 反応圧力：0.75 Torr 基板温度：220℃ また、試料No.４及びNo.５において、負バイアス
を印加するグリツド１５のバイアス電圧は、
30V、100V、200Vを用いた。 成膜後、各試料について定常電流において暗時
の比抵抗及びAM1相当の光照射を行なつた時の
比抵抗の測定を行なつた。この光照射時の比抵抗
は光生成キヤリヤの移動度、寿命の大小を決定す
る指標となる値である。表１に各試料の成膜速
度、暗時の比抵抗ρd）光照射時の比抵抗（ρp）
を示す。
【表】
本発明は、以上説明したように、電極と被成膜
体を収容する反応室内に原料ガスを導入し、上記
電極と上記被成膜体を支持する部分の間に電界を
印加することによりプラズマを生起させ、上記被
成膜体上に膜を形成する成膜方法において、少な
くとも上記被成膜体と電極とを含む領域を原料ガ
スが流通し、かつプラズマの障壁となり得る物質
で囲み、さらに上記領域内の被成膜体の近傍に被
成膜体へのイオン衝撃を抑制するグリツドを設け
て成膜することを特徴とする成膜方法にある。し
たがつて、良好な光・電気的特性をもつた膜を高
速で成膜することができる成膜方法を提供できる
といつた効果を奏する。
体を収容する反応室内に原料ガスを導入し、上記
電極と上記被成膜体を支持する部分の間に電界を
印加することによりプラズマを生起させ、上記被
成膜体上に膜を形成する成膜方法において、少な
くとも上記被成膜体と電極とを含む領域を原料ガ
スが流通し、かつプラズマの障壁となり得る物質
で囲み、さらに上記領域内の被成膜体の近傍に被
成膜体へのイオン衝撃を抑制するグリツドを設け
て成膜することを特徴とする成膜方法にある。し
たがつて、良好な光・電気的特性をもつた膜を高
速で成膜することができる成膜方法を提供できる
といつた効果を奏する。
第１図は従来における膜形成装置の概略的構成
図、第２図は従来装置を改良した先行技術例であ
る膜形成装置の概略的構成図、第３図は本発明を
実施し得る膜形成装置の一実施例を示す概略的構
成図、第４図は同実施例におけるグリツドの電気
的接続状態を模式的に示す図、第５図は同じくプ
ラズマ中の電極から基板までの間の電位分布を示
す説明図、第６図および第７図は本発明を適用し
得る第１の他の実施例を示すもので第６図はグリ
ツドの電気的接続状態を模式的に示す図、第７図
はプラズマ中の電極から基板までの間の電位分布
の示す説明図、第８図および第９図は本発明を適
用し得る第２の他の実施例を示すもので、第８図
はグリツドの電気的接続状態を模式的に示す図、
第９図はプラズマ中の電極から基板までの間の電
位分布を示す説明図である。 ５……反応室、７……支持台、９……電極、１
１……原料ガス、１４……金属メツシユ等の物
質、１５……グリツド。
図、第２図は従来装置を改良した先行技術例であ
る膜形成装置の概略的構成図、第３図は本発明を
実施し得る膜形成装置の一実施例を示す概略的構
成図、第４図は同実施例におけるグリツドの電気
的接続状態を模式的に示す図、第５図は同じくプ
ラズマ中の電極から基板までの間の電位分布を示
す説明図、第６図および第７図は本発明を適用し
得る第１の他の実施例を示すもので第６図はグリ
ツドの電気的接続状態を模式的に示す図、第７図
はプラズマ中の電極から基板までの間の電位分布
の示す説明図、第８図および第９図は本発明を適
用し得る第２の他の実施例を示すもので、第８図
はグリツドの電気的接続状態を模式的に示す図、
第９図はプラズマ中の電極から基板までの間の電
位分布を示す説明図である。 ５……反応室、７……支持台、９……電極、１
１……原料ガス、１４……金属メツシユ等の物
質、１５……グリツド。
Claims (1)
- 【特許請求の範囲】 １ 電極、被成膜体、およびグリツドを含む空間
を網目を介して原料ガスの流通が可能でかつプラ
ズマの障壁となり得る電気的に接地された筒状の
金属メツシユで囲繞したものを含む減圧状態の反
応室内において、前記金属メツシユ内の上記空間
領域および上記金属メツシユの周囲の領域とに原
料ガスを流通させることにより必要量の原料ガス
を前記網目を介して金属メツシユの内側に導入す
るガス導入工程と、 このガス導入工程と共に、前記電極と前記被成
膜体との間の領域にプラズマを生起させ、前記被
成膜体上に前記原料ガスに含まれる原子を含む膜
を成膜する成膜工程と、 この成膜工程の実行時に、前記金属メツシユ内
の前記電極と前記被成膜体との間に設けられた前
記グリツドに電位勾配が負または零になるように
バイアス電圧を印加して被成膜体へのイオン衝撃
を抑制する工程と、 を有することを特徴とする成膜方法。 ２ グリツドが、被成膜体の成膜面と実質的に平
行に位置する金属メツシユであることを特徴とす
る特許請求の範囲第１項記載の成膜方法。 ３ グリツドを、被成膜体の成膜面に対して垂直
方向に複数配置したことを特徴とする特許請求の
範囲第１項記載の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226655A JPS60117715A (ja) | 1983-11-30 | 1983-11-30 | 成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226655A JPS60117715A (ja) | 1983-11-30 | 1983-11-30 | 成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117715A JPS60117715A (ja) | 1985-06-25 |
| JPH0456449B2 true JPH0456449B2 (ja) | 1992-09-08 |
Family
ID=16848579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58226655A Granted JPS60117715A (ja) | 1983-11-30 | 1983-11-30 | 成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117715A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630850Y2 (ja) * | 1989-04-25 | 1994-08-17 | 日本真空技術株式会社 | プラズマｃｖｄ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698820A (en) * | 1980-01-09 | 1981-08-08 | Nec Corp | Preparation of amorphous semiconductor film |
| JPS56104433A (en) * | 1980-01-16 | 1981-08-20 | Energy Conversion Devices Inc | Amorphous semiconductor corresponding to crystalline semiconductor |
| JPS5766639A (en) * | 1980-10-09 | 1982-04-22 | Mitsubishi Electric Corp | Plasma etching device |
-
1983
- 1983-11-30 JP JP58226655A patent/JPS60117715A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60117715A (ja) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4465529A (en) | Method of producing semiconductor device | |
| US4173661A (en) | Method for depositing thin layers of materials by decomposing a gas to yield a plasma | |
| EP0717127A2 (en) | Plasma processing method and apparatus | |
| JPH0713947B2 (ja) | 薄膜トランジスタアレイの製造装置 | |
| JP3501668B2 (ja) | プラズマｃｖｄ方法及びプラズマｃｖｄ装置 | |
| JP2582553B2 (ja) | プラズマｃｖｄ法による機能性堆積膜形成装置 | |
| JPH0143449B2 (ja) | ||
| JP3630831B2 (ja) | 堆積膜の形成方法 | |
| GB2148947A (en) | Method of depositing an amorphous semiconductor layer from a glow discharge | |
| JPH0456449B2 (ja) | ||
| US4418645A (en) | Glow discharge apparatus with squirrel cage electrode | |
| US5718769A (en) | Plasma processing apparatus | |
| JPS5698820A (en) | Preparation of amorphous semiconductor film | |
| JPH0620038B2 (ja) | プラズマ気相反応装置 | |
| JP2648733B2 (ja) | 半導体装置 | |
| JPH0622203B2 (ja) | アモルフアス半導体薄膜生成装置 | |
| KR100419383B1 (ko) | 피-아이-엔(p-i-n) 비정질 실리콘 태양전지의 제조방법 | |
| JPH09256160A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄによる堆積膜形成方法 | |
| JP2925310B2 (ja) | 堆積膜形成方法 | |
| JP2867150B2 (ja) | マイクロ波プラズマｃｖｄ装置 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JP2609866B2 (ja) | マイクロ波プラズマｃｖｄ装置 | |
| JPS6063919A (ja) | 表面処理装置 | |
| JPS6332863B2 (ja) | ||
| JPS61189625A (ja) | 堆積膜形成法 |