JPH0456517A - アナログデータ入力回路 - Google Patents
アナログデータ入力回路Info
- Publication number
- JPH0456517A JPH0456517A JP16700890A JP16700890A JPH0456517A JP H0456517 A JPH0456517 A JP H0456517A JP 16700890 A JP16700890 A JP 16700890A JP 16700890 A JP16700890 A JP 16700890A JP H0456517 A JPH0456517 A JP H0456517A
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- analog
- analog data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送システムに用いられるアナログデー
タ入力回路に関する。
タ入力回路に関する。
従来、データ伝送システムに用いられるアナログデータ
入力回路では、第２図に示すように、入力端子１ａ、ｌ
ｂから入力されたアナログデータあるいは基準データ発
生部２で発生された基準データはアナログデータ切替部
３で切替えられ、アンプ１１を介してＡ／Ｄ変換器５に
入力されている。そして、Ａ／Ｄ変換器５によりディジ
タルデータに変換され、論理部８及び回線インタフェー
ス部９を経由し出力端子１０にディジタルデータが出力
されている。
入力回路では、第２図に示すように、入力端子１ａ、ｌ
ｂから入力されたアナログデータあるいは基準データ発
生部２で発生された基準データはアナログデータ切替部
３で切替えられ、アンプ１１を介してＡ／Ｄ変換器５に
入力されている。そして、Ａ／Ｄ変換器５によりディジ
タルデータに変換され、論理部８及び回線インタフェー
ス部９を経由し出力端子１０にディジタルデータが出力
されている。
上述したようにデータ伝送システムにおける従来のアナ
ログデータ入力回路では、入力されたアナログデータあ
るいは基準データはアンプを介してＡ／Ｄ変換器に入力
され、Ａ／Ｄ変換器５によりディジタルデータに変換出
力されて出力回路に伝送されるのみでアンプの利得が補
正できないなめ、誤ったディジタルデータを出力回路へ
伝送し、結果的に誤ったアナログデータを出力するとい
う欠点が有る。
ログデータ入力回路では、入力されたアナログデータあ
るいは基準データはアンプを介してＡ／Ｄ変換器に入力
され、Ａ／Ｄ変換器５によりディジタルデータに変換出
力されて出力回路に伝送されるのみでアンプの利得が補
正できないなめ、誤ったディジタルデータを出力回路へ
伝送し、結果的に誤ったアナログデータを出力するとい
う欠点が有る。
本発明の目的は、正確なアナログデータを出力すること
ができるアナログデータ入力回路を提供することにある
。
ができるアナログデータ入力回路を提供することにある
。
本発明のアナログデータ入力回路は、データを発生する
基準データ発生部と、前記基準データ発生部によって発
生された基準データと入力されたアナログデータとを切
替えるアナログ切替部と、アナログデータをディジタル
データに変換するＡ／Ｄ変換器とを含んで構成されるア
ナログデータ入力回路において、前記アナログ切替部か
ら出力されるアナログデータの自動利得制御を行い前記
Ａ／Ｄ変換器へ入力するバッファアンプと、前記Ａ／Ｄ
変換器からの前記基準データのディジタル出力を任意の
設定値と比較し所定の範囲以上の不一致があることを検
出したときには前記バッファアンプに制御信号を送出す
るデータ比較部とを備える構成である。
基準データ発生部と、前記基準データ発生部によって発
生された基準データと入力されたアナログデータとを切
替えるアナログ切替部と、アナログデータをディジタル
データに変換するＡ／Ｄ変換器とを含んで構成されるア
ナログデータ入力回路において、前記アナログ切替部か
ら出力されるアナログデータの自動利得制御を行い前記
Ａ／Ｄ変換器へ入力するバッファアンプと、前記Ａ／Ｄ
変換器からの前記基準データのディジタル出力を任意の
設定値と比較し所定の範囲以上の不一致があることを検
出したときには前記バッファアンプに制御信号を送出す
るデータ比較部とを備える構成である。
次に、本発明の実施例について図面を参照して説明する
。
。
本発明の一実施例を示す第１図を参照すると、アナログ
データ入力回路は、データを発生する基準データ発生部
２と、アナログデータ切替部３と、ＡＧＣ（Ａｕｔｏｍ
ａＬｉｃ Ｇａ１ｎ Ｃｏｎｔｒｏｌ；自動利得制御
）アンプ４と、Ａ／Ｄ変換器５と、データ比較部６と、
バッファ７と、論理部８と、回線インタフェース部９と
を備える。
データ入力回路は、データを発生する基準データ発生部
２と、アナログデータ切替部３と、ＡＧＣ（Ａｕｔｏｍ
ａＬｉｃ Ｇａ１ｎ Ｃｏｎｔｒｏｌ；自動利得制御
）アンプ４と、Ａ／Ｄ変換器５と、データ比較部６と、
バッファ７と、論理部８と、回線インタフェース部９と
を備える。
以下に、動作を説明する。アナログデータは入力端子１
ａ、ｌｂから入力され、アナログデータ切替部３及びＡ
ＧＣアンプ４を介してＡ／Ｄ変換器５に入力される。Ａ
／Ｄ変換器５に入力されたアナログデータは、ディジタ
ルデータに変換され論理部８を介し、回線インタフェー
ス部９を通じて出力端子１０から回線に出力される。
ａ、ｌｂから入力され、アナログデータ切替部３及びＡ
ＧＣアンプ４を介してＡ／Ｄ変換器５に入力される。Ａ
／Ｄ変換器５に入力されたアナログデータは、ディジタ
ルデータに変換され論理部８を介し、回線インタフェー
ス部９を通じて出力端子１０から回線に出力される。
一方、基準データは、基準データ発生部２で常時発生し
ており、論理部８の制御によりアナログデータ切替部３
を切替えてＡＧＣアンプ４を介してＡ／Ｄ変換器５に入
力される。そして、Ａ／Ｄ変換器５に入力された基準デ
ータは、ディジタルデータに変換されて論理部８の制御
によりデータ比較部６に導かれる。このデータをデータ
比較部６は予め任意に設定されたデータと比較し、所定
の範囲以上の不一致が検出された場合には、ＡＧＣアン
プ４の利得を自動的に補正するための制御信号を送出す
る。
ており、論理部８の制御によりアナログデータ切替部３
を切替えてＡＧＣアンプ４を介してＡ／Ｄ変換器５に入
力される。そして、Ａ／Ｄ変換器５に入力された基準デ
ータは、ディジタルデータに変換されて論理部８の制御
によりデータ比較部６に導かれる。このデータをデータ
比較部６は予め任意に設定されたデータと比較し、所定
の範囲以上の不一致が検出された場合には、ＡＧＣアン
プ４の利得を自動的に補正するための制御信号を送出す
る。
なお、第１図においては、入力端子数が２つの例を示し
たが、特に限定されるものではない。
たが、特に限定されるものではない。
本発明は以上説明したように、Ａ／Ｄ変換した基準デー
タのディジタルデータを常時データ比較部で予め任意に
設定したデータと比較し、入力されたアナログデータの
ディジタルデータへの変換精度を検出しバッファアンプ
の利得を補正するように構成したので、正確なアナログ
データを出力することができる。
タのディジタルデータを常時データ比較部で予め任意に
設定したデータと比較し、入力されたアナログデータの
ディジタルデータへの変換精度を検出しバッファアンプ
の利得を補正するように構成したので、正確なアナログ
データを出力することができる。
第１図は本発明の一実施例を示す構成図、第２図は従来
のアナログデータ入力回路を示す構成図である。 ｌａ、ｌｂ・・・・・・入力端子、２・−・・・・基準
データ発生部、３・・・・・・アナログデータ切替部、
４・・・・・・ＡＧＣアンプ、５・・・−・Ａ／Ｄ変換
器、６・・・・・・データ比較部、７・・・・・・バッ
ファ、８・・・・・・論理部、９・・・・・・回線イン
タフェース部、１０・・・・・・出力端子、１１・・・
・・・アンプ。
のアナログデータ入力回路を示す構成図である。 ｌａ、ｌｂ・・・・・・入力端子、２・−・・・・基準
データ発生部、３・・・・・・アナログデータ切替部、
４・・・・・・ＡＧＣアンプ、５・・・−・Ａ／Ｄ変換
器、６・・・・・・データ比較部、７・・・・・・バッ
ファ、８・・・・・・論理部、９・・・・・・回線イン
タフェース部、１０・・・・・・出力端子、１１・・・
・・・アンプ。
Claims (1)
- データを発生する基準データ発生部と、前記基準デー
タ発生部によって発生された基準データと入力されたア
ナログデータとを切替えるアナログ切替部と、アナログ
データをディジタルデータに変換するＡ／Ｄ変換器とを
含んで構成されるアナログデータ入力回路において、前
記アナログ切替部から出力されるアナログデータの自動
利得制御を行い前記Ａ／Ｄ変換器へ入力するバッファア
ンプと、前記Ａ／Ｄ変換器からの前記基準データのディ
ジタル出力を任意の設定値と比較し所定の範囲以上の不
一致があることを検出したときには前記バッファアンプ
に制御信号を送出するデータ比較部とを備えたことを特
徴とするアナログデータ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16700890A JPH0456517A (ja) | 1990-06-26 | 1990-06-26 | アナログデータ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16700890A JPH0456517A (ja) | 1990-06-26 | 1990-06-26 | アナログデータ入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456517A true JPH0456517A (ja) | 1992-02-24 |
Family
ID=15841672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16700890A Pending JPH0456517A (ja) | 1990-06-26 | 1990-06-26 | アナログデータ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456517A (ja) |
-
1990
- 1990-06-26 JP JP16700890A patent/JPH0456517A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE901815A1 (en) | An analog to digital converter | |
| JPS6159913A (ja) | Ａｄ変換回路 | |
| JPH0456517A (ja) | アナログデータ入力回路 | |
| JPH02156728A (ja) | Ａ／ｄ変換器のバイアス回路 | |
| JPS6220406A (ja) | Ｍｕｓｅ方式用自動利得制御装置 | |
| JP2685636B2 (ja) | アナログ入力信号線の断線検出装置 | |
| JPH03101315A (ja) | 符号化方式の自動切替え方式 | |
| JPH03157045A (ja) | データ端末による回線制御方式 | |
| JP2681388B2 (ja) | 自動白バランス調整装置 | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| JPS62183614A (ja) | 自動利得制御増幅器 | |
| JPH01311612A (ja) | 広ダイナミックリニア増幅回路 | |
| JP2001211125A (ja) | 検波回路 | |
| KR950009826Y1 (ko) | 신호 처리장치 | |
| JPS63209351A (ja) | 電話機回路 | |
| KR0138211B1 (ko) | 비디오 콤팩트 디스크 플레이어 제어기 | |
| KR970002072B1 (ko) | 시분할 방식을 이용한 아날로그/디지탈 변환입력 장치 | |
| JPS6348021A (ja) | 光受信回路 | |
| KR960036339A (ko) | 병렬/축차 혼합형 아날로그/디지탈 변환회로 | |
| JPH03283932A (ja) | フレーム位相変換方式 | |
| JPH04364611A (ja) | ディジタル・アナログ変換器異常検出装置 | |
| JPH02100531A (ja) | 光受信回路 | |
| JPH0328921A (ja) | アナログデータ診断回路 | |
| JPS63292299A (ja) | アラ−ム試験信号出力回路 | |
| JPS6295602A (ja) | デイジタル制御装置 |