JPH0456532B2

JPH0456532B2 -

Info

Publication number: JPH0456532B2
Application number: JP57124223A
Authority: JP
Inventors: Kenji Oogaki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-07-14
Filing date: 1982-07-14
Publication date: 1992-09-08
Also published as: JPS5914315A

Description

【発明の詳細な説明】本発明は、デイジタル保護リレーのソフトウエ
アが処理している、入力データ、出力データ、演
算処理データなどの諸データを、デイジタルリレ
ーの整定値を表示する表示器を使用して表示する
デイジタル保護継電器に関するものである。

デイジタル保護継電器は、電力系統の電圧、電
流等のアナログ量をとり込んで演算を行ない、系
統事故を検出する。この演算は、従来の演算増幅
器を使用したアナログ演算ではなく、マイクロプ
ロセツサを利用したデイジタル演算処理により行
われる。すなわちマイクロプロセツサを使用し、
メモリーに記憶されたプログラムにより電力系統
の情報を計算処理する。そしてその演算結果と、
整定値と呼ばれる系統事故の有無を判定するため
の基準となる値を比較して、事故と判定すれば、
事故を除去するために、しや断器に対してトリツ
プ信号を出力する。このようにデイジタル保護継
電器の性能や特性をチエツクするには、内部で演
算処理されているデータを知る必要がある。ここ
で、デイジタル保護継電器により距離リレーを構
成した場合について説明する。送電線の事故除去
を行なうためには距離リレーが用いられるが、距
離リレーで用いられている演算方法の一つに、送
電の電圧・電流情報から直接、事故点までのイン
ピーダンスを計算し、そのインピーダンスが整定
値以内であるかどうかを判定して行なう方法があ
る。この方法では電圧・電流情報を電気角90度間
隔でサンプリングし、その時の電圧・電流の値を
取り込む。この90度間隔でサンプリングされた値
を使用して、次に示す計算式に従い演算処理す
る。

電流I²＝i²(t)＋ｉ（ｔ−90゜）… VIcosφ＝ｉ（ｔ−90゜）・ｖ（ｔ−90゜）＋ｉ(t)・
ｖ
(t)… VIsinφ＝ｉ(t)・ｖ（ｔ−90゜）−ｉ（ｔ−90゜）・
ｖ
(t)… 式と式よりＲ＝VIcosφ／I²＝Ｖ／Ｉcosφ… 式と式よりＸ＝VIsinφ／I²＝Ｖ／Ｉsinφ… となる。この式、式によつて、インピーダン
スの抵抗分Ｒとリアクタンス分Ｘが求められる。
この距離リレーの特性図を第１図に示す。第１図
の特性図において、円の内部が動作域で、外部が
不動作域である。すなわち、送電線において事故
が発生すると、その時の電圧・電流情報をもとに
事故点までのインピーダンスを計算し、そのイン
ピーダンスが一定値以内、言いかえれば第１図の
円の内側であれば距離リレーとして動作信号を出
力し、一定値以上であれば、第１図の円の外側で
あるため、距離リレーの保護区間外ということ
で、距離リレーとしては不動作と判定する。この
事故点までのインピーダンスは、送電線の距離に
比例するため、デイジタル保護継電器で演算した
インピーダンス値を知ることにより、事故点まで
の距離を知ることができる。すなわち、デイジタ
ルリレーの内部の演算データを読み出すことが重
要な意味を持つていることがわかる。

次に従来のデイジタル保護継電器では上記動作
をどのようにして行なつていたかを説明する。第
２図は、従来のデイジタル保護継電器の概要構成
を示すブロツク図で、１はデイジタルリレーの頭
脳にあたるマイクロプロセツサ（以下略して
CPUと呼称する）、２はプログラムおよびデータ
を記憶するメモリ、３は系統の電圧・電流のアナ
ログ入力をデイジタル値に変換し入力するアナロ
グ入力部、４はデイジタルリレーの出力を出すデ
イジタル出力部、５はリレーの動作判定の基準と
なる整定値を設定する整定部である。これら１〜
５までがデイジタル保護継電器を構成する主要部
分である。

次に６はメンバネ・インターフエイスで、メン
テナンス時に使用するもので、メンテナンスパネ
ル７とCPU１とのインターフエイスを司どる。
７はメンテナンスパネルで、オペレータがデイジ
タルリレーのプログラムデバツグ、記憶データの
読出しなどの動作を行なうための装置である。８
はアドレスレジスタ、９はデータ入力レジスタ、
１０はデータ出力レジスタで、６のメンパネ・イ
ンターフエイスを構成している回路ブロツクであ
る。６のメンパネ・インターフエイスは、この８
〜１０を含む総称である。１１はメンテナンスパ
ネル７に取付られているデイジタル表示器で、デ
イジタルリレーの内部データをデイジタル値にて
表示するものである。１２は数値設定器であり、
アドレスデータ、数値データ等を設定する場合の
設定器である。

第２図において、オペレータがデイジタル保護
継電器の内部で処理されたデータ、例えば前述の
事故点までのインピーダンスの値を知りたい場合
は次の様な動作を行なう。まず、デイジタル保護
継電器が通常運転している状態では、メンテナン
スをする必要がないため、メンパネ・インターフ
エイス６およびメンテナンスパネル７は接続され
ていない。電力系統に事故が発生し、デイジタル
保護継電器で実現された距離リレーが演算した事
故点までのインピーダンスをデイジタルリレーか
ら読出す時に、メンパネ・インターフエイス６を
CPU１のバスに接続する。そしてメンテナンス
パネル７もメンパネ・インターフエイス６に接続
する。つぎにメンテナンスパネル７の数値設定器
１２を操作して、メンパネ・インターフエイス６
中のアドレスレジスタ８にデイジタル保護継電器
が計算した上記事故点までのインピーダンスを記
憶しているメモリ番地を設定する。そして、
CPU１に対してメンパネ・インターフエイス６
より割込み信号を入力する。CPU１はこの割込
み信号を受付けると、メンパネ・インターフエイ
ス６中のアドレスレジスタ８のデータを読み取
る。そしてアドレスレジスタ８に設定されている
メモリ番地情報を解読し、メモリ２からアドレス
レジスタ８で指定されたインピーダンス情報を読
出す。そしてその読出した値を再びメンパネ・イ
ンターフエイス６に出力する。この値はメンパ
ネ・インターフエイス６の中のデータ出力レジス
タ１０に記憶保持される。このようにCPU１は
メンパネ・インターフエイス６のアドレスレジス
タ８で指定されたメモリ番地の情報をメモリ２か
ら読み出し、データ出力レジスタ１０に出力する
よう動作する。データ出力レジスタ１０はメンテ
ナンスパネル７のデイジタル表示器１１に接続さ
れており、データ出力レジスタ１０に出力された
前述の事故点までのインピーダンス値が表示され
る。このように従来のデイジタルリレーでは、メ
ンテナンスパネル７とメンパネ・インターフエイ
ス６を接続してCPU１が演算した結果、すなわ
ちメモリ２の内容を読み出していた。

次にこの従来のデイジタル保護継電器の整定部
について説明する。この整定部５は、デイジタル
保護継電器の演算結果が、事故有と判定するか事
故無しと判定するかの基準値となる整定値を設定
し、記憶している部分で、第３図により詳細を説
明する。第３図は従来のデイジタル保護継電器の
整定部の概略構成を示すブロツク図である。これ
は第２図の整定部５とCPU１の関係のみを抜出
したもので、整定部５について詳細に記述したも
のである。第３図において、第２図と同一符号を
付したものは同一であるため説明を省略する。１
３はリレーの整定値を書込みためのデータ設定器
で、複数ビツトの整定値を設定できるスイツチで
ある。１４はデータ表示器で、記憶されている整
定値を表示するためものである。１５は複数のリ
レー整定要素を選択するためのリレー要素選択ス
イツチ、１６はエンコーダ回路、１７は不揮発性
メモリ、１８はマルチプレクサを示す。

第３図において、オペレータがリレー整定を行
なう場合、まず、設定するリレー要素を指定する
ため、リレー要素選択スイツチ１５の該当選択ス
イツチｎをONにする。スイツチｎの信号は、エ
ンコーダ回路１６に入力され、エンコーダ回路１
６では、スイツチｎに対応したアドレスコード
“ｎ番地”を出力する。ここでスイツチｎ＋３が
選択されてONになつたとすると、エンコーダ回
路１６はアドレスコード“ｎ＋３番地”を出力す
る。またエンコーダ回路１６は、リレー要素選択
スイツチ１５の内いずれか１個でもON操作され
ると、そのOR条件であるリレー要素選択信号
SELを出力する。このリレー要素選択信号SEL
は、マルチプレクサ１８に入力され、マルチプレ
クサの２つのアドレス入力の内、エンコーダ回路
１６からの入力信号を有効として出力するように
働く。このSEL信号が無い場合は、マルチプレク
サ１８は、CPU１からのアドレスコード信号を
出力する様に切換えられる。すなわち、SEL信号
の有無によつてマルチプレクサ１８は２つの入力
信号のいずれか一方を出力する切換機能をはた
す。リレー要素選択スイツチ１５のスイツチｎが
ONになつた場合では、マルチプレクサ１８は、
エンコーダ回路１６のアドレスコード出力信号を
不揮発性メモリ１７に出力する。すなわち、アド
レスコード“ｎ”が不揮発性メモリ１７に入力さ
れたことになる。不揮発性メモリ１７には、
CPU１で演算に使用される整定値が記憶され、
その出力はデータ表示器１４とCPU１に接続さ
れている。そのためアドレスコード“ｎ番地”が
入力されると、その該当番地に記憶されているデ
ータを不揮発性メモリ１７は出力し、その値がデ
ータ表示器１４に表示される。このようにオペレ
ータがリレー要素選択スイツチ１５の該当リレー
要素スイツチを操作すると、データ表示器１４に
現在整定されている整定値が不揮発性メモリ１７
から読出されて表示される。

そして、次に表示された整定値の値を変更する
場合は、データ設定器１３に変更するデータを設
定し、不揮発性メモリ１７に書込む。データ設定
器１３の出力は、不揮発性メモリ１７に接続され
ておりデータが書込まれる。不揮発性メモリ１７
の該当アドレスｎ番地の内容がデータ設定器１３
で指定された値に書きかえられると、その書込ま
れた新しい値がデータ表示器１４に表示され、オ
ペレータはその値を確認する。次に他のリレー要
素も整定変更するのであれば、順次リレー要素選
択スイツチ１５をｎ，ｎ＋１、ｎ＋２、ｎ＋３，
…と操作して、同一方法により不揮発性メモリ１
７の内容を書きかえて行く。書込みが終了する
と、CPU１は不揮発性メモリ１７の内容を読み
出して、リレー演算に使用する。

CPU１が整定部の不揮発性メモリをアクセス
する場合は、リレー要素選択スイツチ１５が操作
されていない時であるため、リレー要素選択信号
SELは無い状態である。従つて、マルチプレクサ
１８はCPU１に接続されたアドレスコードを有
効として出力する。そして不揮発性メモリ１７
は、CPU１から出力されるアドレス信号により
制御される。

CPU１がリレー整定値を読み出す場合は、
CPU１が該当するリレー要素のアドレス信号、
ｎ番地を出力すると、前述の通りSEL信号が無い
ため、マルチプレクサ１８はCPU１からのアド
レス信号を不揮発性メモリ１７に伝える。不揮発
性メモリ１７はｎ番地に記憶しているリレー整定
値のデータを出力する。不揮発性メモリ１７から
の出力データは、CPU１に出力される。このよ
うにCPU１は不揮発性メモリ１７から整定値を
読み出す。

以上のように従来のデイジタル保護継電器の整
定部は、整定値のみの設定と表示が可能な構成で
あつた。そのためデイジタル保護継電器の内部で
演算処理された、リレー特性を知るための情報を
知るためには、本来デイジタル保護継電器が運用
されている時には不必要であるメインテナンス用
の数値表示器およびアドレス設定器を持つたメイ
ンテナンス装置を接続して行なわれければならな
い。またデイジタル保護継電器が運用されている
時にメインテナンス装置を接続しなければなら
ず、本来のリレー機能に影響を与えないよう回路
的にも、また接続時にも十分注意しなければなら
ない欠点がある。また、デイジタル保護継電器に
当初からメインテナンス用表示器、アドレス設定
器等を設けることは、整定値用の表示器と２個に
なり、装置外形も大きくなり、価格も高くなり、
かえつて信頼性を悪くすることになる。またデイ
ジタル保護継電器の内部演算データを表示する機
能がない場合には、デイジタルリレーの運用状態
の把握ができなくなり、保守が非常にやりにくく
なる。

この発明は、上記のような従来の欠点を除去す
るためになされたもので、整定値を設定するデー
タ設定器とデータ表示器を用いて、内部の演算結
果や入力データなどメモリーに格納されるデータ
を表示するようにすることにより、ハードウエア
を大きくくることなく簡単に必要なデータを表示
することができ、保守のしやすくしたデイジタル
保護継電器を提供することを目的としている。

以下、この発明の一実施例を図について説明す
る。第４図はこの発明による整定部の構成を示す
ブロツク図で、第２図、第３図に示したものと同
等の部分は同一符号を付し、説明を省略する。第
４図において、２０はデータ表示レジスタ、２１
はマルチプレクサで、マルチプレクサ１８と同一
動作をする回路である。２２はゲート回路Ａ、２
３はゲート回路Ｂ、２４は演算データ表示スイツ
チ、２５は比較回路、２６はアドレス発生回路を
示す。

CPU１からメモリ２に対してデータの読出し
を指令する場合は、CPU１からアドレスバスＡ
に複数ビツトのアドレス指定信号を出力する。メ
モリ２はこのアドレス指定信号に従つたメモリ番
号のデータをデータバスＤに出力する。これが第
５図の読出しサイクルRDである。また書込みサ
イクルWEにおいては、同様にCPU１からアドレ
ス指定信号が出力されたのち、データバスＤに書
込むべきデータを出力する。メモリ２は、このア
ドレス指定信号に従い、データバスＤのデータを
メモリ２の該当アドレスに書込む。

つぎに不揮発性メモリに記憶している整定値を
表示して見る場合について説明する。リレー整定
値を表示する場合、第３図で説明したのと同様、
リレー要素選択スイツチ１５の該当選択スイツチ
ｎをONにする。エンコーダ回路１６は前述の
SEL信号と、該当選択スイツチｎに対応するアド
レスコードｎ番地を出力する。マルチプレクサ１
８は、SEL信号が入力されているため、CPU１
からのアドレス信号を無効とし、エンコーダ回路
１６の出力であるアドレスコードｎ番地を不揮発
性メモリ１７に出力する。SEL信号がCPU１へ
も入力されているため、CPU１はSEL信号が
「有」の期間に不揮発性メモリ１７を読み出さな
いよう制御される。またこの時、演算データ表示
スイツチ２４はOFF状態としておく。演算デー
タ表示スイツチ２４の信号は、マルチプレクサ２
１と、ゲート回路Ａ２２、ゲート回路Ｂ２３へ入
力されている。演算データ表示スイツチ２４が
OFF状態の時は、ゲート回路Ａ２２は「開」状
態となり、データ設定器１３の出力信号を不揮発
性メモリ１７へ出力する。逆にゲート回路Ｂ２３
は「開」状態となり、データ設定器１３の出力信
号をロツクしてアドレス発生回路２６へ伝えない
ようになる。またマルチプレクサ２１は、演算デ
ータ表示スイツチ２４がOFFの時、不揮発性メ
モリ１７の読出し出力データを出力し、データ表
示レジスタ２０の出力を出力しないように切換え
られるよう動作する。すなわちマルチプレクサ２
１は不揮発性メモリ１７の出力をデータ表示器１
４に出力するよう動作する。従つて、リレー要素
選択スイツチ１５によつてｎ番地が指定されるこ
とにより、不揮発性メモリ１７からｎ番地の整定
値データが出力され、データ表示器１４に表示さ
れる。リレー要素選択スイツチ１５のスイツチを
ｎ＋１に切換えるとｎ＋１番地の整定値が読出さ
れ、データ表示器１４に表示される。

次に整定値を書きかえ変更する場合について説
明する。まず、リレー要素選択スイツチ１５の該
当スイツチｎ＋１をONにする。前述と同様、エ
ンコーダ回路１６はマルチプレクサ１８へｎ＋１
番地のアドレス信号を出力する。そしてSEL信号
も出力される。SEL信号はマルチプレクサ１８へ
入力されており、前述の読出し表示の場合と同
様、エンコーダ回路１６の出力がマルチプレクサ
１８の出力となり、不揮発性メモリ１７へ入力さ
れる。また演算データ表示スイツチ２４はOFF
状態であるため、ゲート回路Ａ２２は「開」状
態、ゲート回路Ｂ２３は「開」状態となつてい
る。そしてマルチプレクサ２１も不揮発性メモリ
１７の読出しデータをデータ表示器１４へ出力す
るようになつている。この状態において、不揮発
性メモリ１７にアドレス信号ｎ＋１番地が入力さ
れると、不揮発性メモリｎ＋１番地に記憶してい
る整定値をデータ表示器１４に出力する。オペレ
ータはこのデータ表示器１４に表示される整定値
を見て現在の整定値を確認する。そしてデータ設
定器１３に変更した新しい整定値を設定する。す
でにリレー要素選択スイツチ１５のスイツチｎ＋
１が操作され、不揮発性メモリ１７のｎ＋１番地
が選択されており、演算データ表示スイツチ２４
からの信号によつて、ゲート回路Ａ２２は、デー
タ設定器１３よりの出力を不揮発性メモリ１７の
データ入力DIに出力する。そして不揮発性メモ
リ１７に新しい整定値が書込まれる。さらに他の
リレー要素の整定値を変更する場合は、同様にリ
レー要素選択スイツチ１５をｎ＋１からｎ＋ｍへ
切換えて、データ設定器１３に変更する整定値を
設定して順次整定変更を行なつていけばよい。整
定変更が終了すれば、リレー要素選択スイツチ１
５のスイツチを全てOFFにする。これによりエ
ンコーダ回路１６はマルチプレクサ１８へのアド
レス出力を止める。そしてSEL信号の出力もなく
なる。この結果、マルチプレクサ１８は、エンコ
ーダ回路１６の出力から、CPU１のアドレス出
力を不揮発性メモリ１７に入力する状態となる。
すなわち不揮発性メモリ１７は全てCPU１側に
接続された形となる。エンコーダ回路１６からの
SEL信号が無くなつたことをCPU１は検出する
と、オペレータによる整定変更が終了したものと
し、オペレータが設定した整定値が正しいかどう
かをプログラムによりチエツクする。

次にこの発明の重要機能であるCPU１内部の
演算データ、例えば、事故点までのインピーダン
ス情報を読出し表示する動作について説明する。
まず、オペレータが、デイジタルリレーが計算し
たインピーダンスの値を知るために、演算データ
表示スイツチ２４をON操作する。このスイツチ
がON状態になると、マルチプレクサ２１は、今
までの不揮発性メモリ１７からの読出しデータを
データ表示器１４へ出力するのではなく、データ
表示レジスタ２０の出力をデータ表示器１４へ出
力する様に切換えられる。ゲート回路Ａ２２は
「閉」状態となり、データ設定器１３の出力を不
揮発性メモリ１７へ入力しなくなる。逆にゲート
回路Ｂ２３は「開」状態となり、データ設定器１
３の出力をアドレス発生回路２６へ入力する状態
となる。また演算データ表示スイツチ２４は、比
較回路２５へも入力されている。比較回路２５
は、演算データ表示スイツチ２４がON状態にな
つたことを検出すると、CPU１からのアドレス
バスＡとアドレス発生回路２６の出力データと比
較する動作を開始する。

次にオペレータは、データ設定器１３にてリレ
ー整定値を設定するのではなく、あらかじめ定め
られたCPU１にて演算されたデータに対応する
数値コードを設定しておく。例えば、デイジタル
保護継電器にて計算したインピーダンスを表示す
る場合、それに対応した数値コードを設定する。
例えば、Ａ，Ａ＋１，Ａ＋２，Ａ＋３，Ａ＋４，
…の数値コードを、データ設定器１３で設定す
る。このＡ，Ａ＋１，Ａ＋２，Ａ＋３，Ａ＋４，
…に対応してデータ設定器１３からの出力信号が
入力されているアドレス発生回路２６には、デイ
ジタル保護継電器のメモリー番地である「Ｂ番
地」「Ｃ番地」「Ｄ番地」「Ｅ番地」等の表示して
確認したいデイジタルリレーが演算した演算デー
タを記憶しているアドレスが記憶されている。こ
のアドレス発生回路２６は、このＡ，Ａ＋１，Ａ
＋２，Ａ＋３，Ａ＋４，…の数値コードが入力さ
れると、それに対応した「Ｂ番地」「Ｃ番地」「Ｄ
番地」「Ｅ番地」…のメモリアドレスを出力する。
このメモリアドレス信号は、比較回路２５に入力
される。従つてオペレータが、データ設定器１３
で表示したいデータに対応した数値コードＡ＋１
を設定すると、アドレス発生回路２６から「Ｃ番
地」が出力される。この時にCPU１は演算処理
して行く過程において、オペレータが表示したい
として設定した数値コードに対応するデータをメ
モリー２に書込む。この表示すべきデータの記憶
されるメモリー２のメモリー番地が「Ｃ番地」で
ある。CPU１が演算処理したデータをメモリー
２に書込む時に、CPU１はアドレスバスＡに書
込むべきアドレス「Ｃ番地」を出力し、データバ
スＤに演算結果のインピーダンス情報を出力す
る。そしてメモリー２の「Ｃ番地」にそのインピ
ーダンス情報が書込まれる。この時にアドレスバ
スＡに「Ｃ番地」が出力されると、比較回路２５
はアドレス発生回路２６からの出力である「Ｃ番
地」と一致したことを検出する。その結果、比較
回路２５から一致信号がデータ表示レジスタ２０
に入力される。データ表示レジスタ２０は、
CPU１からのデータバスＤに接続されており、
比較回路２５からの一致信号によつて、データバ
スＤに出力されているデータをラツチ記憶保持す
る。すなわちアドレスが一致した時に、表示した
いインピーダンス情報をデータ表示レジスタ２０
は記憶する。このデータ表示レジスタ２０に出力
されたデータは、演算データ表示スイツチ２４が
ONになつているため、マルチプレクサ２１を経
由してデータ表示器１４に表示される。このイン
ピーダンス情報は、演算データ表示スイツチ２４
がONになつている間、いいかえれば、データ設
定器１３にインピーダンス情報が記憶されている
アドレス「Ｃ番地」に対応する数値コード「Ａ＋
１」が設定されている間、一定周期または任意の
周期で繰りかえしデータ表示レジスタ２０に出力
され、データ表示器１４に表示される。

次に表示したいデータを変えたい時は、演算デ
ータ表示スイツチ２４をON状態のままで、デー
タ設定器１３の数値コードを「Ａ＋１」から「Ａ
＋３」に変更する。アドレス発生回路２６は「Ａ
＋３」に対応するメモリアドレス番地データ「Ｅ
番地」を比較回路２５へ出力する。CPU１は、
やはり演算処理の過程で、メモリー２に上記「Ｅ
番地」のデータを書込んだり読み出したりする。
この時に再び、アドレスバスＡのアドレスと比較
回路２５に入力されている「Ｅ番地」とが一致す
る。そしてその時のデータバスＤのデータがデー
タ表示レジスタ２０にラツチ記憶される。すなわ
ち新しい「Ｅ番地」のデータがデータ表示レジス
タ２０に記憶される。そしてその値がデータ表示
器１４に表示される。データの表示を止めようと
する場合には、単に演算データ表示スイツチ２４
を元のOFF状態にすると、比較回路２５は、ア
ドレスバスＡとアドレス発生回路２６の出力との
比較動作を止める。そしてマルチプレクサ２１は
元の不揮発性メモリ１７の出力をデータ表示器１
４へ出力するように切換わる。

このようにデイジタル保護継電器の整定部の整
定値を設定するデータ設定器とその整定値を表示
するデータ表示器を利用して、デイジタル保護継
電器が演算したデータを表示することができる。

なお上記の実施例において、表示する演算デー
タは、デイジタル保護継電器で距離リレーを構成
した場合の事故点までのインピーダンスデータを
表示する方法についてのみ説明したが、この表示
する演算データはどのようなものでもよく、例え
ば、演算の中間結果であるとか、しや断器トリツ
プの判定結果、タイマーの値、等でもよい。さら
に演算したデータではなく、原始データでもよ
く、例えば電力系統の入力データ、すなわち系統
電圧・電流の瞬時値または実効値等でもよい。整
定部のデータ設定器に設定するコードは、表示し
たいデータを格納するメモリー番地をアドレス発
生回路に記憶させておき、CPUとのアドレスバ
スの一致を検出するという手段で間接的にメモリ
ー番地を指定したが、データ設定器で直接表示し
たいデータのアドレスを指定し、アドレス発生回
路を設けなくても同様の効果がある。またアドレ
ス発生回路にはメモリー番地を記憶させている
が、データ設定器で設定されるコードがBCD（２
進化10進符号）であれば、２進化10進符号から２
進数に変換する回路でも同一の効果がある。さら
にデータ設定器にて複数のデータを一群としたデ
ータ群を指定するコードを設定し、表示されるデ
ータが、オペレータが見て判読可能な周期であら
かじめ定められた順番で、連続して複数のデータ
を表示するようにしても同様の効果を奏する。

以上のようにこの発明によれば、デイジタル保
護継電器の整定部の整定値を表示するデータ表示
器と整定値を設定するデータ設定器は、リレー整
定を行なわない時は、デイジタル保護継電器から
演算したデータや入力データを表示器に出力する
ために上記データ設定器を利用し、表示したいデ
ータを指定し、データ表示器に表示する。従つて
デイジタル保護継電器の運用中の状態の把握を行
なうためにわざわざメンテナンスパネルを接続し
なくても、簡単に整定部から表示できるため、メ
ンテナンスが非常にやりやすくなる。また本来デ
イジタル保護継電器運用中には必要のないメンテ
ナンスパネルが不要となるため低価格になる。さ
らにデイジタル保護継電器を点検したり、特性を
チエツクしたりする時にも簡単に演算データが表
示できるため、特性試験も簡単に短時間でできる
という利点がある。保護継電器の定期点検時間が
短縮されると点検のための保護継電器のロツク期
間も短かくなり、電力系統の安定度が向上する利
点がある。

【図面の簡単な説明】

第１図は距離リレーの特性を表わすグラフ、第
２図は従来のデイジタル保護継電器の構成を示す
ブロツク図、第３図は第２図のデイジタル保護継
電器の整定部の構成を示すブロツク図、第４図は
この発明の一実施例によるデイジタル保護継電器
の構成を示すブロツク図、第５図は第４図の構成
におけるマイクロプロセツサのアドレス指定信号
およびデータ信号のタイムチヤートである。１…マイクロプロセツサ（CPU）、２…メモ
リ、１３…データ設定器、１４…データ表示器、
１５…リレー要素選択スイツチ、１６…エンコー
ダ回路、１７…不揮発性メモリ、１８…マルチプ
レクサ、２０…データ表示レジスタ、２１…マル
チプレクサ、２２…ゲート回路Ａ、２３…ゲート
回路Ｂ、２４…演算データ表示スイツチ、２５…
比較回路、２６…アドレス発生回路。なお、図中
同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】１電力系統からのデータを入力し、演算処理す
るCPUと、このCPUが演算するためのデータを記憶する
メモリと、リレー要素を指定する複数のスイツチからなる
リレー要素選択スイツチと、このリレー要素選択スイツチの選択したスイツ
チに対応するアドレスコードを出力するエンコー
ダと、このエンコーダが出力するアドレスコードと上
記CPUの出力するアドレスコードとを択一的に
出力する第１のマルチプレクサと、この第１のマルチプレクサ及び上記CPUに接
続され、上記CPUが演算処理するための整定値
を記憶する不揮発性メモリと、この不揮発性メモリの整定値を記憶更新するた
めのデータ、及び上記メモリの所定のメモリ番地
を設定するデータ設定器と、上記CPUのアドレスバスに接続され、上記デ
ータ設定器に設定したメモリ番地と上記アドレス
バスのメモリ番地が一致したとき出力信号を発生
する比較器と、上記CPUのデータバスに接続され、上記比較
器の出力信号発生時、上記データバスのデータを
記憶するレジスタと、このレジスタ及び上記不揮発性メモリに接続さ
れ、上記レジスタの記憶値、又は上記不揮発性メ
モリの出力する整定値を出力する第２のマルチプ
レクサと、この第２のマルチプレクサの出力を表示するデ
ータ表示器とを備え、上記第１のマルチプレクサは上記エンコーダの
出力により上記エンコーダのアドレスコードを選
択して上記不揮発性メモリに出力するものであ
り、上記不揮発性メモリは第１のマルチプレクサか
ら上記エンコーダのアドレスコードが入力された
とき、当該アドレスコードに記憶した整定値を第
２のマルチプレクサを介してデータ表示器に表示
出力する機能と当該アドレスコードに記憶した整
定値を上記データ設定器に設定した整定器に記憶
更新する機能とを有し、上記比較器は演算データ表示時、上記データ設
定器に上記メモリの所定のメモリ番地が設定され
たとき、上記データ設定器に設定したメモリ番地
と上記アドレスバスのメモリ番地との比較をする
ものであり、上記第２のマルチプレクサは演算データ表示
時、上記レジスタの記憶値をデータ表示器に表示
出力するものであることを特徴とするデイジタル
保護継電器。