JPH045685A - 高解像度ｌｅｄパネル表示装置 - Google Patents
高解像度ｌｅｄパネル表示装置Info
- Publication number
- JPH045685A JPH045685A JP10725190A JP10725190A JPH045685A JP H045685 A JPH045685 A JP H045685A JP 10725190 A JP10725190 A JP 10725190A JP 10725190 A JP10725190 A JP 10725190A JP H045685 A JPH045685 A JP H045685A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- image data
- display
- data
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野二
本発明は、データ処理装置で作成された高解像度の表示
データを水平同期信号、垂直同期信号と共に受信してＬ
ＥＤパネルに表示する高解像度ＬＥＤパネル表示装置に
関するものである。
データを水平同期信号、垂直同期信号と共に受信してＬ
ＥＤパネルに表示する高解像度ＬＥＤパネル表示装置に
関するものである。
第５図はパソコン等のデータ処理装置の画像データをＬ
ＥＤパネルに表示するシステムの構成概要を示す図であ
り、３１は本体、３２はＣＲＴデイスプレィ、３３と３
６は電源、３４は信号転送ユニット、３５はＬＥＤパネ
ルを示す。
ＥＤパネルに表示するシステムの構成概要を示す図であ
り、３１は本体、３２はＣＲＴデイスプレィ、３３と３
６は電源、３４は信号転送ユニット、３５はＬＥＤパネ
ルを示す。
近年、パソコンを使ったグラフィック技術、アニメーシ
ョン技術が様々な分野で活用されている。
ョン技術が様々な分野で活用されている。
それに伴って、それらの画像データを大画面に表示しよ
うとする試みもなされており、ＬＥＤパネルで大画面を
構成し、パソコンで作成された画像データをリアルタイ
ムに表示システムの構成概要を示したのが第５図である
。
うとする試みもなされており、ＬＥＤパネルで大画面を
構成し、パソコンで作成された画像データをリアルタイ
ムに表示システムの構成概要を示したのが第５図である
。
第５図に示すシステムにおいて、パソコン等のコンピュ
ータ本体３１で作成され、ＣＲＴデイスプレィ３２に表
示される画像データは、例えば６４０ドツ）Ｘ４００ラ
インの高解像度である。そして、この場合の表示クロッ
クは、２１ＭＨｚ〜２８ＭＨｚの周波数を使用している
。そこで、この画像データを同じ解像度のＬＥＤパネル
３５にそのままリアルタイムに表示するため、この２１
ＭＨｚ〜２８ＭＨｚの周波数のクロックと共：二これと
同期させて画像データ及び水平同期信号、垂直同期信号
を転送し、ＬＥＤパネル３５では、そのクロックで画像
データをダイナミックスキャンして表示している。なお
、信号転送ユニット３４は、信号レベルを調整するもの
である。このような構成により大画面表示を行うＬＥＤ
パネルは、既に市販されている。
ータ本体３１で作成され、ＣＲＴデイスプレィ３２に表
示される画像データは、例えば６４０ドツ）Ｘ４００ラ
インの高解像度である。そして、この場合の表示クロッ
クは、２１ＭＨｚ〜２８ＭＨｚの周波数を使用している
。そこで、この画像データを同じ解像度のＬＥＤパネル
３５にそのままリアルタイムに表示するため、この２１
ＭＨｚ〜２８ＭＨｚの周波数のクロックと共：二これと
同期させて画像データ及び水平同期信号、垂直同期信号
を転送し、ＬＥＤパネル３５では、そのクロックで画像
データをダイナミックスキャンして表示している。なお
、信号転送ユニット３４は、信号レベルを調整するもの
である。このような構成により大画面表示を行うＬＥＤ
パネルは、既に市販されている。
しかしながら、上記従来の表示方式では、周波数が高い
２１ＭＨｚ〜２８ＭＨｚのクロックを画像データと共に
転送してダイナミックスキャンを行っているため、転送
ラインでの影響があって、クロックの波形が鈍ったり、
ノイズの影響を受けやすいという問題がある。その結果
同期外れが生じやすく、ノイズや同期外れによるチラツ
千が目立ち画像が見にくくなる。データ転送ケーブルを
長くすると、この問題がさらに顕著になり、データ転送
が不能状態に陥り画面が出なくなる事態も生じる。した
がって、データ転送距離が制限され、コンピュータシス
テムから距離を延ばしてＬＥＤパネルを配置することが
できないという問題がある。
２１ＭＨｚ〜２８ＭＨｚのクロックを画像データと共に
転送してダイナミックスキャンを行っているため、転送
ラインでの影響があって、クロックの波形が鈍ったり、
ノイズの影響を受けやすいという問題がある。その結果
同期外れが生じやすく、ノイズや同期外れによるチラツ
千が目立ち画像が見にくくなる。データ転送ケーブルを
長くすると、この問題がさらに顕著になり、データ転送
が不能状態に陥り画面が出なくなる事態も生じる。した
がって、データ転送距離が制限され、コンピュータシス
テムから距離を延ばしてＬＥＤパネルを配置することが
できないという問題がある。
本発明は、上記の課題を解決するものであって、システ
ムとＬＥＤパネルきの距離を延ばしてチラッキがなく高
解像度の画像データをシステムからＬＥＤパネルに転送
し表示することができる高解像度ＬＥＤパネル表示装置
を提供することを目的とするものである。
ムとＬＥＤパネルきの距離を延ばしてチラッキがなく高
解像度の画像データをシステムからＬＥＤパネルに転送
し表示することができる高解像度ＬＥＤパネル表示装置
を提供することを目的とするものである。
そのために本発明は、データ処理装置で作成された高解
像度の表示データを水平同期信号、垂直同期信号と共に
受信してＬＥＤパネルに表示する高解像度ＬＥＤパネル
表示装置であって、表示ライン数でブロック分割した複
数のＬＥＤ表示ユニットで構成するＬＥＤパネル、該Ｌ
ＥＤパネルに対応して表示データを記憶する複数の記憶
手段、及び該記憶手段にデータ処理装置側から受信した
画像データを書き込むと共に記憶した画像データを読み
出してＬＥＤパネルに表示する制御手段を備え、該制御
手段は、データ処理装置側のクロック周波数と同一周波
数の第１のクロックを発生するクロック発生手段及び第
１のクロックと異なる周波数の第２のクロックを発生す
るクロック発生手段を有し、水平同期信号を計数して受
信した画像データを各記憶手段に割り振り、第１のクロ
ックのタイミングで画像データを記憶手段に書き込み、
該書き込み処理を行っていない期間に第２のクロックの
タイミングで記憶手段から画像データを読み出してＬＥ
Ｄ表示ユニットに表示するように構成したことを特徴と
するものである。
像度の表示データを水平同期信号、垂直同期信号と共に
受信してＬＥＤパネルに表示する高解像度ＬＥＤパネル
表示装置であって、表示ライン数でブロック分割した複
数のＬＥＤ表示ユニットで構成するＬＥＤパネル、該Ｌ
ＥＤパネルに対応して表示データを記憶する複数の記憶
手段、及び該記憶手段にデータ処理装置側から受信した
画像データを書き込むと共に記憶した画像データを読み
出してＬＥＤパネルに表示する制御手段を備え、該制御
手段は、データ処理装置側のクロック周波数と同一周波
数の第１のクロックを発生するクロック発生手段及び第
１のクロックと異なる周波数の第２のクロックを発生す
るクロック発生手段を有し、水平同期信号を計数して受
信した画像データを各記憶手段に割り振り、第１のクロ
ックのタイミングで画像データを記憶手段に書き込み、
該書き込み処理を行っていない期間に第２のクロックの
タイミングで記憶手段から画像データを読み出してＬＥ
Ｄ表示ユニットに表示するように構成したことを特徴と
するものである。
二作用〕
本発明の高解像度ＬＥＤパネル表示装置では、ＬＥＤパ
ネルを表示ライン数でブロック分割した複数のＬＥＤ表
示ユニットで構成し、それに対応して記憶手段を設け、
制御手段でデータ処理装置側のクロック周波数と同一周
波数の第１のクロック及び第１のクロックと異なる周波
数の第２のクロックを発生するので、データ処理装置側
からのクロックを使わずに第１のクロックで画像データ
を記憶手段に書き込むことができ、第２のクロックで記
憶手段から画像データ読み出しＬＥＤ表示ユニットに表
示することができる。したがって、第１のクロックとは
関係なく表示用として第２のクロック周波数を選び記憶
した画像データを表示することができ、ノイズや同期外
れを防ぎ、画面のチラッキを低減することができる。
ネルを表示ライン数でブロック分割した複数のＬＥＤ表
示ユニットで構成し、それに対応して記憶手段を設け、
制御手段でデータ処理装置側のクロック周波数と同一周
波数の第１のクロック及び第１のクロックと異なる周波
数の第２のクロックを発生するので、データ処理装置側
からのクロックを使わずに第１のクロックで画像データ
を記憶手段に書き込むことができ、第２のクロックで記
憶手段から画像データ読み出しＬＥＤ表示ユニットに表
示することができる。したがって、第１のクロックとは
関係なく表示用として第２のクロック周波数を選び記憶
した画像データを表示することができ、ノイズや同期外
れを防ぎ、画面のチラッキを低減することができる。
以下、図面を参照しつつ実施例を説明する。
第１図は本発明に係る高解像度ＬＥＤパネル表示装置の
１実施例を示す図、第２図はデータ記憶部の書き込み制
御を説明するための図である。図中、１はコンピュータ
システム、２はＳＰ変換部、３−１〜３−ｎはデータ記
憶部、４−１〜４−ｎはＰＳ変換部、５−１〜５−ｎは
ＬＥＤユニット、６はカウンタ、７−１〜７−２５はデ
イツプスイッチを示す。
１実施例を示す図、第２図はデータ記憶部の書き込み制
御を説明するための図である。図中、１はコンピュータ
システム、２はＳＰ変換部、３−１〜３−ｎはデータ記
憶部、４−１〜４−ｎはＰＳ変換部、５−１〜５−ｎは
ＬＥＤユニット、６はカウンタ、７−１〜７−２５はデ
イツプスイッチを示す。
第１図において、コンピュータシステム１は、ＣＰＵ本
体、グラフィックデイスプレィ、キーボード、マウス等
からなるデータ処理手段であり、ｓｐ変ｓ部２は、コン
ピュータシステム１から転送されてくるシリアルの画像
データを例えば８ビツトのパラレルデータに変換してデ
ータ記憶部３−１〜３−ｎに出力するものである。ＬＥ
Ｄユニット５−１〜５−ｎは、表示ライン数でブロック
分割したものであり、データ記憶部３−１〜３−ｎは、
それぞれに対応する′表示用の画像データを記憶するも
のである。したがって、例えば６４０ドツトＸ４００ラ
インの表示画面に対して１６ラインを１ブロツクとする
と、各データ記憶部３−１〜３−ｎ及びＬＥＤユニット
５−１〜５−ｎは、それぞれ６４０ドツト×１６ライン
の画像データを記憶し、表示する構成となり、ｎは２５
となる。
体、グラフィックデイスプレィ、キーボード、マウス等
からなるデータ処理手段であり、ｓｐ変ｓ部２は、コン
ピュータシステム１から転送されてくるシリアルの画像
データを例えば８ビツトのパラレルデータに変換してデ
ータ記憶部３−１〜３−ｎに出力するものである。ＬＥ
Ｄユニット５−１〜５−ｎは、表示ライン数でブロック
分割したものであり、データ記憶部３−１〜３−ｎは、
それぞれに対応する′表示用の画像データを記憶するも
のである。したがって、例えば６４０ドツトＸ４００ラ
インの表示画面に対して１６ラインを１ブロツクとする
と、各データ記憶部３−１〜３−ｎ及びＬＥＤユニット
５−１〜５−ｎは、それぞれ６４０ドツト×１６ライン
の画像データを記憶し、表示する構成となり、ｎは２５
となる。
ＰＳ変換部４−１〜４−ｎは、データ記憶部３−１〜３
−ｎから読み出されたパラレルデータをシリアルデータ
に変換してＬＥＤユニット５−１〜５−ｎに出力するも
のであり、ＬＥＤユニット５−１〜５−ｎは、このシリ
アルデータを表示する。
−ｎから読み出されたパラレルデータをシリアルデータ
に変換してＬＥＤユニット５−１〜５−ｎに出力するも
のであり、ＬＥＤユニット５−１〜５−ｎは、このシリ
アルデータを表示する。
データ記憶部３−１〜３−ｎに対する画像データの書き
込み、読み出しは、次のようにして行う。
込み、読み出しは、次のようにして行う。
コンピュータシステム１からシリアルの画像データと水
平同期信号、垂直同期信号が転送されてくると、まず、
垂直同期信号で転送ラインがリセットされ、以後、水平
同期信号によりライン数がカウントされる。そして、１
ブロツクが先の例にしたがって１６ラインであるとする
と、ライン数のカウント値で第１ラインから第１６ライ
ンまでの画像データをＳＰ変換部２からデータ記憶部３
−１に取り込んで書き込みを行う。続いて、第１７ライ
ンになるとデータ記憶部３−２に切り替えて同様に画像
データの書き込みを行い、以下同様に第４００ライン、
データ記憶部３−ｎ（２５）まで画像データの書き込み
を行う。第４００ラインまでの画像データの書き込みが
終了すると、再度、垂直同期信号で始めの第１ラインか
ら同様の処理を繰り返す。
平同期信号、垂直同期信号が転送されてくると、まず、
垂直同期信号で転送ラインがリセットされ、以後、水平
同期信号によりライン数がカウントされる。そして、１
ブロツクが先の例にしたがって１６ラインであるとする
と、ライン数のカウント値で第１ラインから第１６ライ
ンまでの画像データをＳＰ変換部２からデータ記憶部３
−１に取り込んで書き込みを行う。続いて、第１７ライ
ンになるとデータ記憶部３−２に切り替えて同様に画像
データの書き込みを行い、以下同様に第４００ライン、
データ記憶部３−ｎ（２５）まで画像データの書き込み
を行う。第４００ラインまでの画像データの書き込みが
終了すると、再度、垂直同期信号で始めの第１ラインか
ら同様の処理を繰り返す。
上記切り替え制御は、第２図に示すようなラインをカウ
ントするカウンタ６とブロックを判定するためのカウン
ト数を設定するデイツプスイッチ７−１〜７−２５を用
いて行うことができる。カウンタ６は、垂直同期信号の
立ち上がり或いは立ち下がりでリセットされ、水平同期
信号の立ち上がり或いは立ち下がりでカウントアツプす
るものであり、４００ラインをカウントする場合には、
ビット ｒＯＪ（ｂｏ）〜ビット ｒ９Ｊ（ｂ８） ま
での最小９ビツトの出力があればよい。そして、１ブロ
ツクを１６ラインとする場合には、下位４ビツトを除く
上位５ビツトをライン数のカウント値とし、デイツプス
イッチ７−１〜７−２５との照合信号とする。したがっ
て、デイツプスイッチ７−１にｒｏ ００００Ｊを設定
し、７−２に「１００００Ｊ、・・・・・・７−２５に
「１１１１１」を設定すると、カウンタ６が１６ライン
をカウントするまでは上位５ピツ）（ｂ４〜ｂ８）がデ
イツプスイッチ７−１のみと一致する。そして、１７ラ
イン目をカウントした時には不一致となるが、デイツプ
スイッチ７−２のみと一致し、３８７ライン目をカウン
トした時にはテ゛イップスイッチ７２５のみと一致する
。つまり、カウンタ６の上位５ビツト （ｂ４〜ｂ８）
をデイツプスイッチ７−１〜７−２５と照合し、一致信
号によりデータ記憶部３−１〜３−ｎに対して選択的に
書き込みを許可する。
ントするカウンタ６とブロックを判定するためのカウン
ト数を設定するデイツプスイッチ７−１〜７−２５を用
いて行うことができる。カウンタ６は、垂直同期信号の
立ち上がり或いは立ち下がりでリセットされ、水平同期
信号の立ち上がり或いは立ち下がりでカウントアツプす
るものであり、４００ラインをカウントする場合には、
ビット ｒＯＪ（ｂｏ）〜ビット ｒ９Ｊ（ｂ８） ま
での最小９ビツトの出力があればよい。そして、１ブロ
ツクを１６ラインとする場合には、下位４ビツトを除く
上位５ビツトをライン数のカウント値とし、デイツプス
イッチ７−１〜７−２５との照合信号とする。したがっ
て、デイツプスイッチ７−１にｒｏ ００００Ｊを設定
し、７−２に「１００００Ｊ、・・・・・・７−２５に
「１１１１１」を設定すると、カウンタ６が１６ライン
をカウントするまでは上位５ピツ）（ｂ４〜ｂ８）がデ
イツプスイッチ７−１のみと一致する。そして、１７ラ
イン目をカウントした時には不一致となるが、デイツプ
スイッチ７−２のみと一致し、３８７ライン目をカウン
トした時にはテ゛イップスイッチ７２５のみと一致する
。つまり、カウンタ６の上位５ビツト （ｂ４〜ｂ８）
をデイツプスイッチ７−１〜７−２５と照合し、一致信
号によりデータ記憶部３−１〜３−ｎに対して選択的に
書き込みを許可する。
データ記憶部３−１〜３−ｎは、上記書き込み許可のあ
る間のみＳＰ変換部２から出力された画像データの書き
込みを行い、他の期間はそれぞれが非同期で書き込まれ
た画像データを読み出して表示処理を行う。したがって
、データ記憶部３−１〜３−ｎは、１画面のデータ転送
時間において１ ／ ｎの時間だけ書き込み処理に当て
られ、それ以外の大半の時間は、読み出し表示の時間と
なる。
る間のみＳＰ変換部２から出力された画像データの書き
込みを行い、他の期間はそれぞれが非同期で書き込まれ
た画像データを読み出して表示処理を行う。したがって
、データ記憶部３−１〜３−ｎは、１画面のデータ転送
時間において１ ／ ｎの時間だけ書き込み処理に当て
られ、それ以外の大半の時間は、読み出し表示の時間と
なる。
つまり、ＬＥＤ表示ユニット５−１〜５−ｎでは、１画
面のデータ転送時間において１ ／ ｎの時間だけ表示
が中断されるが、それ以外の大半の時間は、非同期で任
意の周波数で繰り返し表示処理を行うことができる。
面のデータ転送時間において１ ／ ｎの時間だけ表示
が中断されるが、それ以外の大半の時間は、非同期で任
意の周波数で繰り返し表示処理を行うことができる。
第３図はＲＡＭを備えたデータ記憶部の読み書き制御を
行う回路の構成例を示す図、第４図は垂直同期信号と水
平同期信号とデータ関係を説明するためのタイミングチ
ャートである。
行う回路の構成例を示す図、第４図は垂直同期信号と水
平同期信号とデータ関係を説明するためのタイミングチ
ャートである。
第３図において、立ち下がり検出回路１１は、システム
側から画像データと共に転送されてくる水平同期信号Ｈ
３の立ち下がりを検出し、クロック発振画工２を同期さ
せ、カウンタ１３をクリアするものである。クロック発
振器１２は、システム側の画像データ転送りロックと同
じ周波数、例えば２１ＭＨｚの第１のクロックを発生す
るものであり、水平同期信号Ｈ３の立ち下がり検出信号
で位相合わせを行う。カウンタ１３は、水平同期信号Ｈ
３の立ち下がり検出信号でクリアされ、第１のクロック
をカウントするものであり、コンパレータ１４は、この
カウント値と基準値と比較してデータ有効信号を生成す
るものである。すなわち、画像データは、第４図に示す
ように水平同期信号Ｈ３に対して一定のブランキング期
間を経過してから転送されてくるので、カウンタ１３で
水平同期信号Ｈ５の立ち下がり時から第１のクロックを
カウントし、コンパレータ１４でこのブランキング期間
が経過したことを検出してデータ有効信号を生成してい
る。サンプリング制御回路１５は、このデータ有効信号
に基づいてＳＰ変換器２１の制御を開始し、クロック発
振器１２により発生される第１のクロックのタイミング
で画像データのサンプリングを行う。ＳＰ変換器２１で
は、シリアルデータを例えば８ビツトのパラレルテ゛り
に変換して出力する。そのタイミング信号ｗｃＫがサン
プリング制御回路１５がら読み書きアドレス制御回路２
０に送られる。以上刃ＳＰ変換器２１の制御系である。
側から画像データと共に転送されてくる水平同期信号Ｈ
３の立ち下がりを検出し、クロック発振画工２を同期さ
せ、カウンタ１３をクリアするものである。クロック発
振器１２は、システム側の画像データ転送りロックと同
じ周波数、例えば２１ＭＨｚの第１のクロックを発生す
るものであり、水平同期信号Ｈ３の立ち下がり検出信号
で位相合わせを行う。カウンタ１３は、水平同期信号Ｈ
３の立ち下がり検出信号でクリアされ、第１のクロック
をカウントするものであり、コンパレータ１４は、この
カウント値と基準値と比較してデータ有効信号を生成す
るものである。すなわち、画像データは、第４図に示す
ように水平同期信号Ｈ３に対して一定のブランキング期
間を経過してから転送されてくるので、カウンタ１３で
水平同期信号Ｈ５の立ち下がり時から第１のクロックを
カウントし、コンパレータ１４でこのブランキング期間
が経過したことを検出してデータ有効信号を生成してい
る。サンプリング制御回路１５は、このデータ有効信号
に基づいてＳＰ変換器２１の制御を開始し、クロック発
振器１２により発生される第１のクロックのタイミング
で画像データのサンプリングを行う。ＳＰ変換器２１で
は、シリアルデータを例えば８ビツトのパラレルテ゛り
に変換して出力する。そのタイミング信号ｗｃＫがサン
プリング制御回路１５がら読み書きアドレス制御回路２
０に送られる。以上刃ＳＰ変換器２１の制御系である。
また、カウンタ１６は、水平同期信号Ｈ５と同様システ
ム側から画像データと共に転送されてくる垂直同期信号
■Ｓによりクリアされ、水平同期信号ＨＳ、すなわちラ
イン数をカウントするものであり、コンパレータ１８は
、ライン数とデイツプスイッチ１７の設定値との比較を
行うものである。クロック発振器１９は、クロック発振
器１２で発生する第１のクロックと全く関係なく任意の
周波数、例えば２ＭＨｚの第２のクロックを発生するも
のである。読み書きアドレス制御回路２０は、コンパレ
ータ１８の一致僧号で書き込みモードにし、書き込みア
ドレスを生成してデータの書き込みを行い、コンパレー
タ１８の不一致倍号で読み出しモードにし、読み出しア
ドレスを生成したデータの読み出しを行うものである。
ム側から画像データと共に転送されてくる垂直同期信号
■Ｓによりクリアされ、水平同期信号ＨＳ、すなわちラ
イン数をカウントするものであり、コンパレータ１８は
、ライン数とデイツプスイッチ１７の設定値との比較を
行うものである。クロック発振器１９は、クロック発振
器１２で発生する第１のクロックと全く関係なく任意の
周波数、例えば２ＭＨｚの第２のクロックを発生するも
のである。読み書きアドレス制御回路２０は、コンパレ
ータ１８の一致僧号で書き込みモードにし、書き込みア
ドレスを生成してデータの書き込みを行い、コンパレー
タ１８の不一致倍号で読み出しモードにし、読み出しア
ドレスを生成したデータの読み出しを行うものである。
その書き込みタイミングに用いる信号がタイミング信号
ＷＣＫであり、読み出しのタイミングに用いる信号が第
２のクロックである。なお、カウンタ１６の上位４ビツ
トは、先に説明したようにブロック判定には用いられて
いないが、各ブロックの書き込みラインの信号としては
共通に用いることができるので、読み書きアドレス制御
回路２ｏの書き込みライン信号として用いるように構成
してもよいことはいうまでもない。
ＷＣＫであり、読み出しのタイミングに用いる信号が第
２のクロックである。なお、カウンタ１６の上位４ビツ
トは、先に説明したようにブロック判定には用いられて
いないが、各ブロックの書き込みラインの信号としては
共通に用いることができるので、読み書きアドレス制御
回路２ｏの書き込みライン信号として用いるように構成
してもよいことはいうまでもない。
なお、本発明は、上記の実施例に限定されるものではな
く、種々の変形が可能である。例えば上記の実施例では
、各ドツトをオン／オフ表示するものを示したが、さら
にデユーティ比で点滅制御し、各画素毎に階調表示でき
るように構成してもよい。また、システム側の書き込み
に用いた第１のクロックに対して読み出しに用いた第２
のクロックの周波数を低くしたが、システム側の書き込
みに用いる第１のクロックが第２のクロックの周波数よ
り低いシステムに適用することも可能である。ｔ すｂ
ｆＤ、データ転送速度が遅いシステムの場合には、表
示側のクロック周波数を変えずに、受信側のクロック周
波数をその転送りロックと合わせればよい。
く、種々の変形が可能である。例えば上記の実施例では
、各ドツトをオン／オフ表示するものを示したが、さら
にデユーティ比で点滅制御し、各画素毎に階調表示でき
るように構成してもよい。また、システム側の書き込み
に用いた第１のクロックに対して読み出しに用いた第２
のクロックの周波数を低くしたが、システム側の書き込
みに用いる第１のクロックが第２のクロックの周波数よ
り低いシステムに適用することも可能である。ｔ すｂ
ｆＤ、データ転送速度が遅いシステムの場合には、表
示側のクロック周波数を変えずに、受信側のクロック周
波数をその転送りロックと合わせればよい。
以上の説明から明らかなように、本発明によれば、表示
ラインで分割した複数のユニットでＬＥＤパネルを構成
し、そのユニットに対応した記憶メモリに画像データの
転送りロックと同じ周波数のクロックを用い、水平同期
信号で同期合わせを行って画像データを記憶するので、
従来のシステム側から転送りロックも併せて受信するシ
ステムのような転送ラインでの問題に起因するノイズや
同期外れをなくすことができる。しかも、記憶メモリに
書き込んだデータを書き込み期間以外の期間に読み出し
て表示するので、表示クロックをデータ転送とは全く関
係なく選択することができ、表示に都合のよい周波数の
クロックを用いることができる。したがって、転送ライ
ンでのノイズ等の影響を排除することができ、画面のチ
ラッキを大幅に低減することができ、システムとＬＥＤ
パネルとの距離を長くすることができる。
ラインで分割した複数のユニットでＬＥＤパネルを構成
し、そのユニットに対応した記憶メモリに画像データの
転送りロックと同じ周波数のクロックを用い、水平同期
信号で同期合わせを行って画像データを記憶するので、
従来のシステム側から転送りロックも併せて受信するシ
ステムのような転送ラインでの問題に起因するノイズや
同期外れをなくすことができる。しかも、記憶メモリに
書き込んだデータを書き込み期間以外の期間に読み出し
て表示するので、表示クロックをデータ転送とは全く関
係なく選択することができ、表示に都合のよい周波数の
クロックを用いることができる。したがって、転送ライ
ンでのノイズ等の影響を排除することができ、画面のチ
ラッキを大幅に低減することができ、システムとＬＥＤ
パネルとの距離を長くすることができる。
第１図は本発明に係る高解像度ＬＥＤパネル表示装置の
１実施例を示す図、第２図はデータ記憶部の書き込み制
御を説明するための図、第３図はＲＡＭを備えたデータ
記憶部の読み書き制御を行う回路の構成例を示す図、第
４図は垂直同期信号と水平同期信号とデータ関係を説明
するためのタイミングチャート、第５図はパソコン等の
データ処理装置の画像データをＬＥＤパネルに表示する
システムの構成概要を示す図である。 １・・・コンピュータシステム、２・・・ＳＰ変換部、
３−１〜３−ｎ・・・データ記憶部、４−１〜４−ｎ・
・・ＰＳ変換部、５−１〜５−ｎ・・・ＬＥＤユニット
、６・・・カウンタ、７−１〜７−２５・・・デイツプ
スイッチ。
１実施例を示す図、第２図はデータ記憶部の書き込み制
御を説明するための図、第３図はＲＡＭを備えたデータ
記憶部の読み書き制御を行う回路の構成例を示す図、第
４図は垂直同期信号と水平同期信号とデータ関係を説明
するためのタイミングチャート、第５図はパソコン等の
データ処理装置の画像データをＬＥＤパネルに表示する
システムの構成概要を示す図である。 １・・・コンピュータシステム、２・・・ＳＰ変換部、
３−１〜３−ｎ・・・データ記憶部、４−１〜４−ｎ・
・・ＰＳ変換部、５−１〜５−ｎ・・・ＬＥＤユニット
、６・・・カウンタ、７−１〜７−２５・・・デイツプ
スイッチ。
Claims (1)
- （１）データ処理装置で作成された高解像度の表示デー
タを水平同期信号、垂直同期信号と共に受信してＬＥＤ
パネルに表示する高解像度ＬＥＤパネル表示装置であっ
て、表示ライン数でブロック分割した複数のＬＥＤ表示
ユニットで構成するＬＥＤパネル、該ＬＥＤパネルに対
応して表示データを記憶する複数の記憶手段、及び該記
憶手段にデータ処理装置側から受信した画像データを書
き込むと共に記憶した画像データを読み出してＬＥＤパ
ネルに表示する制御手段を備え、該制御手段は、データ
処理装置側のクロック周波数と同一周波数の第１のクロ
ックを発生するクロック発生手段及び第１のクロックと
異なる周波数の第２のクロックを発生するクロック発生
手段を有し、水平同期信号を計数して受信した画像デー
タを各記憶手段に割り振り、第１のクロックのタイミン
グで画像データを記憶手段に書き込み、該書き込み処理
を行っていない期間に第２のクロックのタイミングで記
憶手段から画像データを読み出してＬＥＤ表示ユニット
に表示するように構成したことを特徴とする高解像度Ｌ
ＥＤパネル表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10725190A JPH045685A (ja) | 1990-04-23 | 1990-04-23 | 高解像度ｌｅｄパネル表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10725190A JPH045685A (ja) | 1990-04-23 | 1990-04-23 | 高解像度ｌｅｄパネル表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045685A true JPH045685A (ja) | 1992-01-09 |
Family
ID=14454315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10725190A Pending JPH045685A (ja) | 1990-04-23 | 1990-04-23 | 高解像度ｌｅｄパネル表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045685A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702091B1 (ko) * | 2004-04-07 | 2007-04-02 | 샤프 가부시키가이샤 | 표시 제어 회로 |
| JP2013011787A (ja) * | 2011-06-30 | 2013-01-17 | Teruo Okada | 電飾装置及び電飾方法 |
| WO2017138171A1 (ja) * | 2016-02-09 | 2017-08-17 | 三菱電機株式会社 | 映像表示装置、映像データ伝送方法、及びプログラム |
-
1990
- 1990-04-23 JP JP10725190A patent/JPH045685A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702091B1 (ko) * | 2004-04-07 | 2007-04-02 | 샤프 가부시키가이샤 | 표시 제어 회로 |
| JP2013011787A (ja) * | 2011-06-30 | 2013-01-17 | Teruo Okada | 電飾装置及び電飾方法 |
| WO2017138171A1 (ja) * | 2016-02-09 | 2017-08-17 | 三菱電機株式会社 | 映像表示装置、映像データ伝送方法、及びプログラム |
| JPWO2017138171A1 (ja) * | 2016-02-09 | 2018-06-28 | 三菱電機株式会社 | 映像表示装置、映像データ伝送方法、及びプログラム |
| CN108713226A (zh) * | 2016-02-09 | 2018-10-26 | 三菱电机株式会社 | 视频显示装置、视频数据传输方法及程序 |
| US10620899B2 (en) | 2016-02-09 | 2020-04-14 | Mitsubishi Electric Corporation | Video display device and video data transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| JPH07219842A (ja) | 画素データをメモリ・ディスプレイ・インターフェースへ転送する方法、装置及び回路 | |
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| US6304253B1 (en) | Horizontal position control circuit for high-resolution LCD monitors | |
| JPH07104722A (ja) | 画像表示システム | |
| EP0120142B1 (en) | Graphic display system | |
| JPH045685A (ja) | 高解像度ｌｅｄパネル表示装置 | |
| US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
| US5757352A (en) | Image information control apparatus and display device | |
| JPH0451086A (ja) | 画像情報制御装置 | |
| US4882578A (en) | Character display device | |
| EP0177889B1 (en) | Crt display control apparatus | |
| EP0519743B1 (en) | Image information control apparatus and display device | |
| JP3808433B2 (ja) | 表示方法、表示システム、インターフェース装置、画像出力装置及び表示装置 | |
| JPH0290194A (ja) | 表示装置 | |
| JPH064055A (ja) | 表示データ伝送装置 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JPH05108026A (ja) | 多階調表示装置 | |
| JPH1023359A (ja) | 表示装置 | |
| JP3643652B2 (ja) | 液晶表示装置 | |
| JPH0371714B2 (ja) | ||
| JPH0371715B2 (ja) | ||
| KR100481493B1 (ko) | 수직주사방식의 모니터용 비디오 카드 | |
| JPH0210314A (ja) | 表示制御装置 |