JPH04569A - 抵抗自動発生機能付レイアウト・エデイタ装置 - Google Patents
抵抗自動発生機能付レイアウト・エデイタ装置Info
- Publication number
- JPH04569A JPH04569A JP2102034A JP10203490A JPH04569A JP H04569 A JPH04569 A JP H04569A JP 2102034 A JP2102034 A JP 2102034A JP 10203490 A JP10203490 A JP 10203490A JP H04569 A JPH04569 A JP H04569A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- pattern
- width
- layout editor
- editor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置における抵抗パターン・レイアウ
トを自動的に行うレイアウト・エディタ装置に関するも
のである。
トを自動的に行うレイアウト・エディタ装置に関するも
のである。
従来、半導体装置においてパターンを入力する際、屈曲
点ごとに、その情報を指定しなければならない。第4図
及び第5図は従来のパターン・データ入力例を示す平面
図である。
点ごとに、その情報を指定しなければならない。第4図
及び第5図は従来のパターン・データ入力例を示す平面
図である。
次に、パターンの入力操作について説明する。
入力操作には、以下の2通シの方法がある。
(7)アウトライン指定による入力
第4図に示すように、パターンを多角形とみなし、その
すべての頂点F、G、H,I、J、及びKの座標を指定
することにより入力する。
すべての頂点F、G、H,I、J、及びKの座標を指定
することにより入力する。
(イ)中心線及び幅の指定による入力
第5図に示すように、パターンを折れ線とみなし、その
中心線の両12tllP、Mと屈曲点Q及びパターン幅
ωを指定することに工す入力する。
中心線の両12tllP、Mと屈曲点Q及びパターン幅
ωを指定することに工す入力する。
従来のレイアウト・エディタ装置は1以上の工うにして
パターンを作成するため、限られたスペースに長い抵抗
を入力する几めには、ニブイト作業に多くの情報を指定
しなければならず、人手の介入回数が増える定め、入力
ミスが発生し、パターン設計工期が増大するなどの問題
点があった。
パターンを作成するため、限られたスペースに長い抵抗
を入力する几めには、ニブイト作業に多くの情報を指定
しなければならず、人手の介入回数が増える定め、入力
ミスが発生し、パターン設計工期が増大するなどの問題
点があった。
この発明は上記の;うな問題点を解消するためになされ
たもので、パターンの入力ミスを減少でさるとともに、
パターン設計工期を短縮できる抵抗自動発生機能付レイ
アウト・エディタ装置を得ることを目的とする。
たもので、パターンの入力ミスを減少でさるとともに、
パターン設計工期を短縮できる抵抗自動発生機能付レイ
アウト・エディタ装置を得ることを目的とする。
「課題を解決するための手段〕
この発明に係る抵抗自動発生機能付Vイアウドエディタ
装置は、指定した2点間に指定し定抵抗値で。デザイン
ルールを守pながら、抵抗を自動発生させる機能を持た
せたものである。
装置は、指定した2点間に指定し定抵抗値で。デザイン
ルールを守pながら、抵抗を自動発生させる機能を持た
せたものである。
〔作用コ
この発明におけZ、抵抗自動発生機能付レイアウト・エ
ディタ装置に、指定さnfc、抵抗値を満たす抵抗ケ、
デザインルールを記述したファイルと照合しながら、迷
路法を応用して発生させる。
ディタ装置に、指定さnfc、抵抗値を満たす抵抗ケ、
デザインルールを記述したファイルと照合しながら、迷
路法を応用して発生させる。
通常の迷路法と異なる点は、最短ルートを探索するので
はなく、指定した抵抗値を滴定すルートを探索する点で
ある。
はなく、指定した抵抗値を滴定すルートを探索する点で
ある。
ただし、抵抗値は喝と長さに関係するので、まず幅工p
少し大きめの辺長の格子に分割し、そこで迷路法を適用
し、屈曲回数最小で、少し長めのルートを採択し、最後
に@を下方修正して抵抗値を満たす工うにする。
少し大きめの辺長の格子に分割し、そこで迷路法を適用
し、屈曲回数最小で、少し長めのルートを採択し、最後
に@を下方修正して抵抗値を満たす工うにする。
以下、この発明の一実施例を図を用いて説明する。第1
色は抵抗自動発生機能付レイアウト・エディタ装置に疋
る抵抗バタ・−・ン入力例を示す平面図、第2図は抵抗
パターン入力のフローチャート、第3図は抵抗パターン
ルート探索例を示す平面図である0図において、(1)
は発生させようとする抵抗パターンs (2)b:同一
レイヤの他のパターン、(3)はデザインルールにLる
抵抗の発生限界、01)〜のにステップ、(4)は発生
させようとする抵抗パターンfilの始点、(B)に発
生させようとする抵抗パターンの終点、 Ic) tr
i発生禁止領域、0に最短ルー ト、(6)は採択ルー
トである。
色は抵抗自動発生機能付レイアウト・エディタ装置に疋
る抵抗バタ・−・ン入力例を示す平面図、第2図は抵抗
パターン入力のフローチャート、第3図は抵抗パターン
ルート探索例を示す平面図である0図において、(1)
は発生させようとする抵抗パターンs (2)b:同一
レイヤの他のパターン、(3)はデザインルールにLる
抵抗の発生限界、01)〜のにステップ、(4)は発生
させようとする抵抗パターンfilの始点、(B)に発
生させようとする抵抗パターンの終点、 Ic) tr
i発生禁止領域、0に最短ルー ト、(6)は採択ルー
トである。
ユーザが、始点囚、終点(B)及び抵抗値、レイヤを指
定すると、指定されたパターンと同一レイヤノ他ツバタ
ーン(2)ノ位置を記憶しているファイルともデザイン
ルールファイルから発生限界(3)が決定され、その範
囲の中で、指定し定抵抗at−もつ抵抗パターン(1)
が発生される。
定すると、指定されたパターンと同一レイヤノ他ツバタ
ーン(2)ノ位置を記憶しているファイルともデザイン
ルールファイルから発生限界(3)が決定され、その範
囲の中で、指定し定抵抗at−もつ抵抗パターン(1)
が発生される。
許容されたスペースの中で、指定され定抵抗値をもつ抵
抗パターン(1)t−発生させる方法は、プログラムに
Lやこれを制御する。
抗パターン(1)t−発生させる方法は、プログラムに
Lやこれを制御する。
その工うな発生が不可能である場合は、その旨のメンセ
ージをプログラムにLり出力する。
ージをプログラムにLり出力する。
次に、第2図に示すフローチャートを、第3図を用いて
説明する。
説明する。
また、以下の(6)−母は、第2図のステップ0υ〜■
を説明したものである。
を説明したものである。
0η入力限界領域の最狭部の幅Wとデザインルールに定
められたプロセス固有の抵抗最小幅a4 ’1比較し+
W(”oである場合は、抵抗パターン(11の発生に
不可能なので、その旨のエラーメソセージを出力し、プ
ログラムを終了する。
められたプロセス固有の抵抗最小幅a4 ’1比較し+
W(”oである場合は、抵抗パターン(11の発生に
不可能なので、その旨のエラーメソセージを出力し、プ
ログラムを終了する。
@W≧吻である場合は、抵抗パターンfl)の発生の準
備にとシかかるが、最初から吻の幅で抵抗パターンit
)を発生させると、後の修正の際に支障をきたすので、
余裕係数k(k>1)′f!:乗じた値であるωをもっ
て抵抗幅とする。
備にとシかかるが、最初から吻の幅で抵抗パターンit
)を発生させると、後の修正の際に支障をきたすので、
余裕係数k(k>1)′f!:乗じた値であるωをもっ
て抵抗幅とする。
(至)抵抗幅ω、指定した抵抗値R及びデザインルール
に定められたシート抵抗値P8ニジ抵抗パターン(1)
の長さ!を算出する。
に定められたシート抵抗値P8ニジ抵抗パターン(1)
の長さ!を算出する。
α←R始点囚終点FB)間の最短距離LTh比較し、!
〈Lである場合に、抵抗パターン(1)の発生は不可能
なので、その旨のエラーメツセージを出力し、プログラ
ムを終了する。
〈Lである場合に、抵抗パターン(1)の発生は不可能
なので、その旨のエラーメツセージを出力し、プログラ
ムを終了する。
ただし、最短距離りとは抵抗パターン(1)の発生可能
な領域で、水平、垂直方向に発生しfc場合の最短ルー
トの長さをいう。(第3図の例では、最短が最短ルート
(D)で、その長さがL =16ωなので!<16ωの
ときエラーとなる。)(ト)!≧してある場合、抵抗パ
ターンfi1発生のためのルート探索段階に入る。ωを
辺長として、格子分割を行う。
な領域で、水平、垂直方向に発生しfc場合の最短ルー
トの長さをいう。(第3図の例では、最短が最短ルート
(D)で、その長さがL =16ωなので!<16ωの
ときエラーとなる。)(ト)!≧してある場合、抵抗パ
ターンfi1発生のためのルート探索段階に入る。ωを
辺長として、格子分割を行う。
αG第3図に示すごとく始点囚終点田)の両方から迷路
法にエリ番号付けを行う。aid始点(A)からの迷路
性番号、bは終点(B)からの迷路番号であるOl 念だシフ、迷路性番号の最大値ぐ97を超えないように
し1、探索時間短r4を4ト α7) a + b −!−n2’ Yc?Rたす接1
が存在(−な(b場8 − シJ 合(第3図の例ではρ〉40の場合)5抵抗・・:ター
ンi1)の発生1ま不′Frr能なので、光の旨のニラ
−メツセージを出力し、プ・1グラムを終了する。
法にエリ番号付けを行う。aid始点(A)からの迷路
性番号、bは終点(B)からの迷路番号であるOl 念だシフ、迷路性番号の最大値ぐ97を超えないように
し1、探索時間短r4を4ト α7) a + b −!−n2’ Yc?Rたす接1
が存在(−な(b場8 − シJ 合(第3図の例ではρ〉40の場合)5抵抗・・:ター
ンi1)の発生1ま不′Frr能なので、光の旨のニラ
−メツセージを出力し、プ・1グラムを終了する。
ここ−、pは抵抗・くターン(1)Ω屈曲回路とし、2
、ば抵抗パター ンfl)の屈曲に中う抵抗値の補圧乏
f(味すλ1、−1 ωa 4− b ’−”” n ’?:4 を−むζ
す打2点炒;存在する場合8 −リ それらの中でυが最f、I・てか、:)a ’−b
a rxが最小でめるルートを採jくする、フ すなわち、第3図区)グjでに仁−・20なので、a=
l I 、 b = 1 + +7) 、’:$
ThB + B−トー=26−iで、9以上の最小値に
なるので、抵抗・・<メー)、−fl+に採択ルート区
を採択する0 (19a + b −”n=”とな5. h 5にωを
下方修正する11 (iJ ことに工9.抵抗ia R’:’−’ 「ス差を排除す
るOj修正後のtilで抵抗・′+メーン(1)で発生
させるー・なお、上記実施例では抵抗パターンfl+発
生(′:)場合を示したが、配線等のパターンを発生さ
せる場合において5複数のバター7を同じ長上で発生さ
せたいときにも上記実施例と同様の効果を奏する5、こ
の場合、抵抗値ではなく、長さを指定することに工っで
行う、ノ(ターン’7)百、2 、で)最I」・伝(:
i)゛Lコ七スごとに決・まっているので、1司様な方
法で探索し7゜発生させることが可能である5、。
、ば抵抗パター ンfl)の屈曲に中う抵抗値の補圧乏
f(味すλ1、−1 ωa 4− b ’−”” n ’?:4 を−むζ
す打2点炒;存在する場合8 −リ それらの中でυが最f、I・てか、:)a ’−b
a rxが最小でめるルートを採jくする、フ すなわち、第3図区)グjでに仁−・20なので、a=
l I 、 b = 1 + +7) 、’:$
ThB + B−トー=26−iで、9以上の最小値に
なるので、抵抗・・<メー)、−fl+に採択ルート区
を採択する0 (19a + b −”n=”とな5. h 5にωを
下方修正する11 (iJ ことに工9.抵抗ia R’:’−’ 「ス差を排除す
るOj修正後のtilで抵抗・′+メーン(1)で発生
させるー・なお、上記実施例では抵抗パターンfl+発
生(′:)場合を示したが、配線等のパターンを発生さ
せる場合において5複数のバター7を同じ長上で発生さ
せたいときにも上記実施例と同様の効果を奏する5、こ
の場合、抵抗値ではなく、長さを指定することに工っで
行う、ノ(ターン’7)百、2 、で)最I」・伝(:
i)゛Lコ七スごとに決・まっているので、1司様な方
法で探索し7゜発生させることが可能である5、。
〔発明の効果1
以上の=5にこの発明(・て、nれば、抵抗ベノl −
ンの始点及び終点抵抗値を指定すれば、抵抗・:ターン
自動発生が行われるので、入7シセスが減少り、、。
ンの始点及び終点抵抗値を指定すれば、抵抗・:ターン
自動発生が行われるので、入7シセスが減少り、、。
パターン設計工期が@縮さする効果がある。
iJ図はこl′2)発゛町に係る抵抗目C発事機能何レ
イアウト・エディタ装置の一実施例による抵抗・〈ター
ン入力例を示す平面図、第2図ri抵抗パターン入力の
フローチーヤード、第3図は抵抗バターフルート探索例
を示す平面図、第4C口及び第5図11従来のバター゛
2・デ・・タ人力例ケ示す平面図で1ちる。、図におい
て、 1ll(’i抵抗パターン、(2罰↓同一レイヤ
の他のパターン、(3)は発生限界、qη〜(5)はス
子ソゲ、(A) I−j始点、cBHt終点、(0は発
生禁止領域、(D)は最短ルート、図は採択ルートであ
る。 なお、図中、同一符号は同一、又ζ・1相当部分を示す
、。
イアウト・エディタ装置の一実施例による抵抗・〈ター
ン入力例を示す平面図、第2図ri抵抗パターン入力の
フローチーヤード、第3図は抵抗バターフルート探索例
を示す平面図、第4C口及び第5図11従来のバター゛
2・デ・・タ人力例ケ示す平面図で1ちる。、図におい
て、 1ll(’i抵抗パターン、(2罰↓同一レイヤ
の他のパターン、(3)は発生限界、qη〜(5)はス
子ソゲ、(A) I−j始点、cBHt終点、(0は発
生禁止領域、(D)は最短ルート、図は採択ルートであ
る。 なお、図中、同一符号は同一、又ζ・1相当部分を示す
、。
Claims (1)
- 半導体装置の抵抗パターンを発生するに当って抵抗パ
ターンの始点、終点及び抵抗値を指定することにより、
デザインルールを記述したファイルからプロセス固有の
抵抗最小幅、シート抵抗値を読み出し、これらから抵抗
幅を算出し、上記抵抗幅より大きい辺長の格子に分割し
、迷路法の応用により屈曲回数最小かつ長さが至近のル
ートを採択し、最後に抵抗幅を修正して抵抗値の誤差を
排除する方法により目的の抵抗パターンを得ることを特
徴とする抵抗自動発生機能付レイアウト・エディタ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102034A JPH04569A (ja) | 1990-04-17 | 1990-04-17 | 抵抗自動発生機能付レイアウト・エデイタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102034A JPH04569A (ja) | 1990-04-17 | 1990-04-17 | 抵抗自動発生機能付レイアウト・エデイタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04569A true JPH04569A (ja) | 1992-01-06 |
Family
ID=14316481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102034A Pending JPH04569A (ja) | 1990-04-17 | 1990-04-17 | 抵抗自動発生機能付レイアウト・エデイタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04569A (ja) |
-
1990
- 1990-04-17 JP JP2102034A patent/JPH04569A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007533000A (ja) | 半導体製造における解像度強化のための中間レイアウト | |
| JP4357287B2 (ja) | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム | |
| US7013247B2 (en) | Method of designing forms of cable clamp and cables using three-dimensional CAD system, and computer readable storage medium storing relevant processes | |
| JP5332295B2 (ja) | ダミーメタル挿入処理プログラム、方法及び装置 | |
| JP2001306640A (ja) | 自動配置配線手法、自動配置配線装置、および半導体集積回路 | |
| JP3934919B2 (ja) | マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法 | |
| JPH04569A (ja) | 抵抗自動発生機能付レイアウト・エデイタ装置 | |
| JPS6079470A (ja) | レイアウト支援装置 | |
| JP2601179B2 (ja) | プリント板設計用部品ライブラリ作成装置及びプリント板設計用部品ライブラリ作成方法 | |
| JP6968736B2 (ja) | 回路解析装置及び回路解析用プログラム | |
| JP2006049782A (ja) | 半導体集積回路装置のレイアウト方法 | |
| JP3063415B2 (ja) | 印刷配線板の計算機支援設計装置 | |
| JP2972003B2 (ja) | 曲げ加工用展開図の自動作成方法 | |
| JP2002334124A (ja) | プリント配線板における配線幅調整装置及び配線幅調整方法 | |
| JPH0550029B2 (ja) | ||
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JP4628296B2 (ja) | 配線設計支援装置 | |
| JPH05334399A (ja) | 回路配置修正システム | |
| JP3064066B2 (ja) | Icパターン設計システム | |
| JP2595815B2 (ja) | プログラム修正量判定処理装置 | |
| JPH0447461A (ja) | Lsiレイアウト入力装置 | |
| KR20140049060A (ko) | Ft도 작성 지원 장치 및 ft도 작성 지원 방법 | |
| JP3589988B2 (ja) | クロックスキュー改善方法 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JPH04322372A (ja) | レイアウトパターン作成装置 |