JPH0457246B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は改良されたオンチツプ・クロツク信号
発生回路、特にクロツク信号発生回路内にあり、
クロツク信号発生回路から発生されるクロツク信
号の周波数を安定させる装置に関する。

［従来の技術］ 現在の計算機システムに関連して使用される集
積回路チツプは、このチツプの外部に配置された
発生源から発生されるシステムクロツク信号に応
答して高周波クロツク信号を発生するクロツク信
号発生回路を含んでいる。高周波クロツク信号
は、プロセツサ回路のようなチツプ上に配置され
た種々の回路の機能を調整するのに使用される。
このクロツク信号発生回路は、システムクロツク
信号の第１のパルスが受信された場合第１のパル
スを発生する。システムクロツク信号の第２のパ
ルスが受信された場合、このクロツク信号発生回
路は第２のパルスを発生する。しかしながら、ク
ロツク信号発生回路はまた、発生された第１及び
第２のパルス間に配置される中間パルスを発生す
る。

クロツク信号発生回路は固有の特性を有してい
るため、高周波クロツク信号の周波数は一定でな
い。よつて、この高周波クロツク信号の内の中間
パルスの位置は変動する。高周波クロツク信号の
内の第１及び第２のパルスは、システムクロツク
に応じて発生されるので、高周波クロツク信号の
内の第１及び第２のパルスの位置は変動しない。

従来の計算システムは現在の計算システムほど
動作速度の点で高速でない。この結果、高周波ク
ロツク信号の非固定周波数は従来の計算システム
の性能に不利益な影響を与えなかつた。しかしな
がら、動作速度が速くなつたので、高周波クロツ
ク信号の非固定周波数は現在の計算システムの性
能に不利益な影響を与える。特にプロセツサ回路
のようなチツプに上の種々の回路の動作性能は不
利益な影響を受ける。従つて、クロツク信号発生
回路内の装置は、クロツク信号発生器から発生さ
れる高周波クロツク信号の周波数を安定化させる
必要がある。

［考案が解決しようとする問題点］ 本発明の主要な目的は、クロツク信号発生回路
によつて発生されるクロツク信号の周波数を安定
させる装置を含むオンチツプクロツク信号発生回
路を提供することにある。

本発明の他の目的は、クロツク信号を含む中間
パルスの位置の変動を最小にすることによつてこ
のクロツク信号の周波数を安定化するための装置
を含むオンチツプクロツク信号発生回路を提供す
ることにある。

［問題点を解決するための手段］ 本発明によれば、第１のパルス及び第２のパル
スを受取るための予備遅延線を含み、この予備遅
延線を伝搬している第１のパルス及び第２のパル
スが予備遅延線のどこを伝搬しているかを示す伝
搬位置を示す出力信号を発生するクロツク信号発
生回路が提供される。このクロツク信号発生回路
はさらに追加の遅延線、第１のパルスを受取るた
めにこの追加の遅延線に接続され、追加の遅延線
を伝搬している第１のパルスの伝搬位置を決定
し、この位置を示す出力信号を発生する位置決定
装置並びに追加の遅延線を伝搬している第１のパ
ルスの伝搬位置を示す位置決定装置からの出力信
号及び予備遅延線を伝搬している第２のパルスの
伝搬位置を示す予備遅延線からの出力信号を受取
つて、予備遅延線及び追加の遅延線で第１のパル
スが十分遅延されていない場合は第１のパルスの
遅延されたパルスを時間的に遅らせて発生し、又
は追加の遅延線を伝搬している第１のパルスの受
取りに応答し且つ予備遅延線を伝搬している第２
のパルスの伝搬位置により、予備及び追加の遅延
線で第１のパルスが十分遅延された場合は第１の
パルスの遅延されたパルスを時間的に早く発生す
ることによつて中間パルスを発生する装置を含
む。このようにして発生された第１のパルスの遅
延されたパルスが、オンチツプ・クロツク信号発
生回路によつて発生される高周波クロツク信号の
中間パルスとなる。

［作用］ 本発明によるクロツクパルス信号発生回路の出
力周波数の安定化は予備遅延線に直列に追加の遅
延線を接続する事によつて達成される。これらの
遅延線の遅延量はシステムクロツク信号の周期よ
りも長い。各遅延線には途中及び接続点に出力端
子が与えられる。接続点は標準の遅延量の場合、
システムクロツク信号周期の1/2の点に選ばれる。
遅延線の特性が変化することによつて、遅延量が
少なくなると、周期1/2の時期には第１のパルス
は予備遅延線の後端近くの出力端子に達し、次に
第２のパルスが予備遅延線に入力されると、前記
第１のパルスは追加の遅延線の後端近くの出力端
子に達している。従つて、予備遅延線の後端近く
の出力端子で生じる出力信号と追加の遅延線の後
端近くの出力端子で生じる出力信号とのANDを
とることによつて第２のパルスと第３のパルスの
中点に中間パルスが得られる。遅延量が大きくな
つた場合の周波数安定化の原理も容易に明らかで
あろう。

［実施例］ 第２図には、従来の集積回路チツプ１０が示さ
れている。このチツプ１０は高周波クロツク発生
回路１０ａ及びこの高周波クロツク発生回路１０
ａの出力に接続されたプロセツサ回路１０ｂを含
む。高周波クロツク発生回路１０ａはチツプ１０
の外部発生源からシステムクロツク信号を受取
り、システムクロツク信号に応答して高周波クロ
ツク信号を発生する。プロセツサ回路１０ｂは高
周波クロツク信号を受取り、この信号を使用しそ
の意図された機能を実行する。

第３ａ図には、典型的なシステムクロツク信号
１２が示されている。第３ｂ図には、典型的なシ
ステムクロツク信号１４が示されている。第３ａ
図のシステムクロツク信号は第１のパルス１２
ａ、第２のパルス１２ｂ及び第３のパルス１２ｃ
を含んでいる。第３ｂ図の高周波クロツク信号１
４もまた第１のパルス１４ａ、第２のパルス１４
ｂ及び第３のパルス１４ｃを含んでいる。しかし
ながら、高周波クロツク信号はさらに中間パルス
１４ｄを含んでいる。

第２図に示されている従来の高周波クロツク発
生回路１０ａは変動周波数を有する高周波クロツ
ク信号を発生する。高周波クロツク信号１４内の
中間パルス１４ｄの位置が固定されたままでない
ため、この周波数は変動する。中間パルス１４ｄ
は矢印１４ｄ１及び１４ｄ２によつて示されよう
にその意図した中点から中点の左側又は右側のど
ちらかに位置する点まで移動される。この結果チ
ツプ１０上のプロセツサ回路１０ｂの機能は、不
利益な影響を受ける。

第４図には、従来の高周波クロツク発生回路１
０ａの詳細な構成が示されている。第４図の高周
波クロツク発生回路１０ａは第３ｂ図に示された
高周波クロツク信号１４を発生する。この高周波
クロツク信号１４は、高周波クロツク信号の周波
数を変動させる移動中間パルス１４ｄを含む。第
４図には、高周波発生回路１０ａは互に接続され
た複数のANDゲート１０ａ１を備えている。第
１のANDゲート１０ａ１はその入力端子の一方
でシステムクロツク信号１２を、その入力端子の
他方でハイ信号（２進１）（＋で示される）を受
取る。このハイ信号（２進１）は第４図に示され
た他のANDゲート１０ａ１の各々の他方の入力
端子に供給されている。第１のANDゲート１０
ａ１の出力端子は第２のANDゲート１０ａ１の
入力端子の一方に接続されている。第２のAND
ゲート１０ａ１の出力端子は第３のANDゲート
１０ａ１の入力端子の一方に接続されている。第
３及び第４のANDゲート１０ａ１の出力端子は
それぞれ第４及び第５のANDゲート１０ａ１の
１方の入力端子に接続されている。第５のAND
ゲート１０ａ１の出力端子はORゲート１０ａ２
の１方の入力端子に接続されている。ORゲート
１０ａ２の他方の入力端子はシステムクロツク信
号発生器に直接接続されている。ORゲート１０
ａ２によつて発生される出力信号は第３ｂ図に示
されている高周波クロツク信号１４で表わされて
いる。

次に、動作について説明する。第４図に示され
た従来の高周波クロツク発生回路１０ａは次のよ
うに動作する。

複数のAND１０ａ１の各々は、各AND１０ａ
１が固有遅延量を含む点で、遅延素子である。し
かしながら、ANDゲート１０ａ１の固有遅延量
はそのANDゲートに特有の種々の要素に依存す
る。しかしながら、ここでは各ANDゲート１０
ａ１の遅延量は時間毎に変動するというだけで十
分である。

システムクロツク信号１２の第１のパルス１２
ａが発生すると、この第１のパルス１２ａはOR
ゲート１０ａ２の他方の入力端子によつて受取ら
れ、これを直接伝搬し、それによつて高周波クロ
ツク信号１４の第１のパルス１４ａを発生する。
しかしながら、同時に、システムクロツク信号の
第１のパルス１２ａは複数のANDゲート１０ａ
１を伝搬してORゲート１０ａ２の１方の入力端
子に入力される。ANDゲート１０ａ１の固有遅
延量は変動するので、第１のパルス１２ａはOR
ゲート１０ａ２の一方の入力端子によつて所定の
時間よりも早く又は遅く受取られる。したがつ
て、中間パルスが発生されると、高周波クロツク
信号の第１のパルス１４ａと第２のパルス１４ｂ
の間の中間点にこの中間パルスはORゲート１０
ａ２によつて発生されたりされなかつたりする。
第３ａ図及び第３ｂ図のそれぞれの第２及び第３
のパルス１２ｂ，１４ｂ，１２ｃ及び１４ｃを使
用して説明すると、中間パル１４ｄは矢印１４ｄ
１及び１４ｄ２によつて示されるように時間的に
早い時点又は遅い時点で発生される。システムク
ロツク信号１２に第２及び第３のパルス１２ｂ及
び１２ｃが高周波クロツク発生回路１０ａによつ
て受取られると、これらは直接ORゲート１０ａ
２を通つて高周波クロツク発生回路１０ａの出力
に伝搬され、パルス１４ｂ及び１４ｃが発生され
る。すなわち、ORゲート１０ａ２の他方の入力
端子はシステムクロツク発生源に直接接続されて
いるので、高周波クロツク信号の第２及び第３パ
ルス１４ｂ及び１４ｃはシステムクロツク信号の
第２及び第３のパルス１２ｂ及び１２ｃに応答し
て直ちに発生される。しかしながら、高周波クロ
ツク信号の中間パルス１４ｄの発生は第４図に示
された複数の遅延素子（複数のANDゲート１０
ａ１）の特性に依存するので、中間パルス１４ｄ
は高周波クロツク信号１４の第２のパルス１４ｄ
と第３のパルス１４ｃ間の中間点で発生された
り、されなかつたりする。したがつて、高周波ク
ロツク信号１４の周波数は、第４図に示された高
周波クロツク信号発生回路１０ａの実施例に関し
ては固定されない。したがつて、第２図に示され
たプロセツサ回路１０ｂの機能は不利益な影響を
受ける。この欠点をなくするために、第２図に示
された高周波クロツク発生回路１０ａの他の実施
例が必要になる。

第１図には、本発明による高周波クロツク発生
回路１０ａが示されている。第１図において、
ANDゲート１０ａ１が再び図示されている。し
かしながら、複数の第２のANDゲート１０ａ３
は複数のANDゲート１０ａ１の出力に直列接続
されている。複数のANDゲート１０ａ１は予備
遅延線と呼ばれ、複数の第２のANDゲート１０
ａ３は追加の遅延線と呼ばれる。説明を簡単にす
るために、ANDゲート１０ａ１及び１０ａ３は
１〜１４まで連続番号が付けられる。第１図で、
ANDゲート１〜１４は互に直列接続されている。
第１の出力端子PSはANDゲート４とANDゲー
ト５間に配置されている。第２の出力端子PNは
ANDゲート５とANDゲート６間に配置されてい
る。第３の出力端子PFはANDゲート６とAND
ゲート７間に配置されている。ANDゲート１４
を除いて、各ANDゲートの出力端子は次のAND
ゲートの入力端子の一方に順次接続されている。
ANDゲート１の１方の入力端子はシステムクロ
ツク信号源（図示せず）に接続されている。
ANDゲート１〜１４の他方の入力端子はハイ信
号（２進１）の入力信号源に接続されている。

ラツチＬ１，Ｌ２，Ｌ３及びＬ４からなる複数
のラツチ回路１０ａ４はANDゲート８，１０，
１２及び１４の出力端子にそれぞれ接続されてい
る。例えばラツチ回路Ｌ１のデータ端子はAND
ゲート８の出力に接続されている。ラツチ回路Ｌ
２のデータ端子はANDゲート１０の出力端子に
接続されている。ラツチ回路Ｌ３のデータ端子は
ANDゲート１２の出力端子に接続されている。
ラツチ回路１４のデータ端子はANDゲート１４
の出力端子に接続されている。ラツチＬ１，Ｌ
２，Ｌ３及びＬ４のクロツク端子はクロツク分配
回路１０ａ５を介してシステムクロツク信号源に
接続されている。ラツチ回路Ｌ２の出力端子はイ
ンバータ１０ａ６を介してANDゲート１０ａ６
の一方の入力端子に接続されている。ラツチ回路
Ｌ１の出力端子はインバータ１０ａ６の他方の入
力端子に接続されている。ラツチ回路Ｌ３の出力
端子はインバータ１０ａ７を介してANDゲート
１０ａ７の一方の入力端子に接続されている。
ANDゲート１０ａ７の他方の端子はラツチ回路
Ｌ２の出力端子に接続されている。ラツチ回路Ｌ
４の出力端子はインバータ１０ａ８を介して
ANDゲート１０ａ８の一方の入力端子に接続さ
れている。ANDゲート１０ａ８の他方の入力端
子はラツチ回路Ｌ３の出力端子に接続されてい
る。ANDゲート１０ａ９の一方の入力端子は第
１の出力端子PSに接続され、他方の入力端子は
ANDゲート１０ａ６の出力端子に接続される。
ANDゲート１０ａ１０の一方の入力端子は第２
の出力端子PNに接続され、他方の入力端子は
ANDゲート１０ａ７の出力端子に接続される。
ANDゲート１０ａ１１の一方の入力端子は第３
の出力端子PFに接続され、他方の入力端子は
ANDゲート１０ａ８の出力端子に接続される。
ANDゲート１０ａ９，１０ａ１０及び１０ａ１
１の出力端子はORゲート１０ａ１２のそれぞれ
の入力端子に接続されている。ORゲート１０ａ
１２の出力端子はORゲート１０ａ２の一方の入
力端子に接続されている。ORゲート１０ａ２に
他方の入力端子はシステムクロツク信号源に直接
接続されている。ORゲート１０ａ２の出力端子
は第３ｂ図に示された高周波クロツク信号を与え
る。しかしながら、このクロツク信号の中間パル
ス１４ｄの位置はほぼ固定されている。従つてそ
の周波数も又ほぼ固定されている。

第１図のクロツク分配回路１０ａ５はまた第５
図に図示されている。このクロツク分配回路１０
ａ５はシステムクロツクパルスを受取つて、これ
に応答して複数のパルスを発生する。このパルス
の各々はクロツク分配回路を付勢するシステムク
ロツクパルスと略同じである。

次に本発明による高周波クロツク信号発生回路
１０ａの動作について第１図を参照して説明す
る。

第１図には、システムクロツク信号のパルス１
２ａ，１２ｂ及び１２ｃは複数のANDゲート１
０ａ１及びANDゲート１０ａ３から成る遅延素
子列を通つて伝搬される。上述のように、各
AND回路１０ａ１及び１０ａ３は或る遅延量を
有するのでこれらを伝搬する信号は応答する量だ
け遅延される。しかしながら、各ANDゲートに
関連する遅延量は色々の要素によつて刻々と変動
する。第１図では複数のANDゲート１０ａ１及
び１０ａ３に関連する全遅延時間はシステムクロ
ツク信号のサイクル時間（即ち周期）よりも大き
いものと仮定されている。この説明のためには、
半サイクルの遅延が望まれている。すなわち高周
波クロツク信号の中間パルスは高周波クロツク信
号の隣接パルス間の中点に配置されることが望ま
れる。

先ずANDゲート１０ａ１及び１０ａ３が遅い
動作をし、すなわち各ANDゲートが十分な遅延
量を有しているものと仮定する。システムクロツ
ク信号の第１のクロツクパルス１２ａはANDゲ
ート１０ａ１及び１０ａ３を通つて伝搬し始め
る。ANDゲート列を通つて第１のパルス１２ａ
の伝搬中のある時点でシステムクロツク信号の第
２のパルス１２ｂがANDゲート列１０ａ１及び
１０ａ３を通つて伝搬をし始める。一方、システ
ムクロツク信号の第１のパルス１２ａが発生され
ると、ORゲート１０ａ２の他方の入力端子が付
勢され、第１のパルス１２ａはORゲート１０ａ
２を通つて伝搬し、このORゲート１０ａ２は高
周波クロツク信号の第１のパルス１４ａを出力す
る。システムクロツク信号の第２のパルス１２ｂ
が発生されると、ORゲート１０ａ２の他方の入
力端子は付勢され、第２のパルス１２ｂはORゲ
ート１０ａ２を通つて伝搬し、ORゲート１０ａ
２は高周波クロツク信号の第２のパルス１４ｂを
出力する。

ANDゲート１０ａ１及び１０ａ３が遅い動作
をすると仮定する。すなわち、ANDゲート１０
ａ１及び１０ａ３が十分な遅延量を有している
と、システムクロツク信号の第１のパルス１２ａ
はANDゲート列１０ａ１及び１０ａ３の全部を
まだ伝搬していないがシステムクロツク信号の第
１のパルス１２ａはラツチＬ１ １０ａ４には達
しているので、そのデータ端子を付勢し、これと
同時にシステムクロツク信号の第２のパルス１２
ｂによつてラツチＬ１のクロツク端子が付勢され
る。これによつてラツチＬ１の出力はハイ（２進
１）になる。しかしながら、システムクロツク信
号の第１のパルス１２ａはラツチＬ２，Ｌ３及び
Ｌ４の各データ端子をまだ付勢していないので、
ラツチＬ２，Ｌ３及びＬ４の各出力はロー（２進
０）である。ラツチＬ１の出力はハイで、ラツチ
Ｌ入力端子の出力はローであるので、インバータ
１０ａ６ａの機能により、ANDゲート１０ａ６
の出力はハイになるが、ANDゲート１０ａ７及
び１０ａ８の各出力はローのままである。この結
果、ANDゲート１０ａ９の「遅い」入力端子は
ハイになるが、ANDゲート１０ａ１０の「普通」
入力端子及び１０ａ１１の「早い」入力端子はロ
ーのままである。この時点で、ANDゲート列１
０ａ１を通つて伝搬するシステムクロツク信号の
第２のパルス１２ｂはANDゲート１０ａ１の
ANDゲート４の出力に到達し、第１の出力端子
PSがハイ（２進１）になる。したがつて、AND
ゲート１０ａ９のPS入力端子もハイになる。
ANDゲート１０ａ９のPS入力端子がハイになる
と、ANDゲート１０ａ９の「遅い」入力端子も
ハイである。したがつて、ANDゲート１０ａ９
は出力信号を発生する。しかしながら、ANDゲ
ート１０ａ１０及び１０ａ１１は出力信号を発生
しない。ANDゲート１０ａ９からの出力信号は
ORゲート１０ａ１２及び１０ａ２を通つて伝搬
し、中間パルス１４ｄとなる。この中間パルス１
４ｄはシステムクロツクの第２のパルス１２ｂと
第３のパルス１２ｃ間のほぼ中間点に配置され
る。ANDゲート１０ａ１及び１０ａ３に十分な
遅延量が与えられている場合、ANDゲート列１
０ａ３の前端近くにラツチＬ１は配置されている
こととANDゲート１０ａ９への入力信号PSを早
目に受取ることによつて、上記の遅延量を補償す
ることにより中間パルス１４ｄは、システムクロ
ツク信号の第２のパルス１２ｂ及び第３のパルス
１２ｃ間のほぼ中間点で発生される。

今度はANDゲート１０ａ１及び１０ａ３が早
い動作をし、すなわち、わずかな遅延量が各
ANDゲートに遅延量が割当てられているものと
仮定する。システムクロツク信号の第１のパルス
１２ａはANDゲート列１０ａ１及び１０ａ３を
すばやく伝搬し始める。ANDゲート列を通つて
第１のパルス１２ａが伝搬中のある時点で、シス
テムクロツク信号の第２のパルス１２ｂがAND
ゲート列１０ａ１及び１０ａ３をすばやく伝搬し
始める。システムクロツク信号の第１のパルス１
２ａが発生されると、ORゲート１０ａ２の他方
の入力端子は付勢され、第１のパルス１２ａが
ORゲート１０ａ２を介して伝搬され、高周波ク
ロツク信号の第１のパルス１４ａとなる。システ
ムクロツク信号の第２のパルス１２ｂが発生する
と、ORゲート１０ａ２の他方の入力端子は付勢
され、第２のパルス１２ｂがORゲート１０ａ２
を介して伝搬され、高周波クロツク信号の第２の
パルス１４ｂとなる。

ANDゲート１０ａ１及び１０ａ３は高速動作
すると仮定しているので、システムクロツク信号
の第１のパルス１２ａがANDゲート列１０ａ３
を伝搬するならば、システムクロツク信号の第１
のパルス１２ａがラツチＬ１，Ｌ１，及びＬ３の
データ端子を付勢する。これと同時にシステムク
ロツク信号の第２のパルス１２ｂによつてラツチ
Ｌ１，Ｌ２，及びＬ３のクロツク端子がそれぞれ
付勢され、これによつてラツチＬ１，Ｌ２，及び
Ｌ３の各出力はハイ（２進１）になる。第１のパ
ルス１２ａがANDゲート１０ａ３を介してラツ
チＬ４のデータ端子を付勢するまでは伝搬してい
ないものとすると、ラツチＬ１，Ｌ２，及びＬ３
の各出力はハイ（２進１）になるがラツチＬ４の
出力はロー（２進０）のままである。ラツチＬ
１，Ｌ２，及びＬ３の出力がハイで、ラツチＬ４
の出力がローであるので、インバータ１０ａ８ａ
の機能のためANDゲート１０ａ８の出力はハイ
になるが、ANDゲート１０ａ６及び１０ａ７の
出力はローになる。この結果、ANDゲート１０
ａ１１の「早い」入力端子はハイになるが、
ANDゲート１０ａ９の「遅い」入力端子及び１
０ａ１０の「普通」の入力端子はローのままであ
る。AND１０ａ１は高速動作をするので、AND
ゲート６の出力端子PFはハイになり、ANDゲー
ト１０ａ１１の「早い」入力端子もハイであるの
で、ANDゲート１０ａ１１は出力信号を発生す
るが、ANDゲート１０ａ９及び１０ａ１０は出
力信号を発生しない。ANDゲート１０ａ１１か
らの出力信号はORゲート１０ａ１２及び１０ａ
２を伝搬して中間パルス１４ｄとなる。この中間
パルスはシステムクロツク信号１２の第２のパル
ス１２ｂ及び第３のパルス１２ｃ間に存在する。
ANDゲート１０ａ１及び１０ａ３が高速動作を
して、システムクロツク信号が遅延量の小さい
ANDゲート列１０ａ１及び１０ａ３を高速に伝
搬している場合、ラツチＬ４が、ANDゲート列
１０ａ３の後端近くに配置されていて、ANDゲ
ート１０ａ１１の入力信号PFが遅く受取られる
ので、ANDゲート１０ａ１及び１０ａ３の小さ
い遅延量は補償されて、中間パルス１４ｄはシス
テムクロツク信号の第２のパルス１２ｂ及び第３
のパルス１２ｃ間の中間点近くで発生される。

このプロセスはシステムクロツクの第３及び第
４のパルス間に配置される高周波クロツクの中間
パルス、システムクロツクの第４及び第５のパル
ス間に配置される中間パルス等々についても繰返
される。高周波クロツク信号の中間パルスはシス
テムクロツク信号の隣接するパルス間の中間点近
くに配置されるので、高周波クロツク信号の周波
数がほぼ一定になる。これによつてチツプ上のプ
ロセツサ回路１０ｂ及び他の回路の機能は不利益
な影響を受けなくなる。この高周波クロツク信号
を使用する高速度計算システムはクロツク信号の
周波数が一定しているために有効な動作を行う事
が出来る。

［発明の効果］ 本発明により、システムクロツク信号より発生
される中間クロツク信号を含む高周波クロツク信
号の周波数を安定させるオンチツプクロツク信号
発生回路が与えられる。

【図面の簡単な説明】

第１図は本発明による高周波クロツク発生回路
の概略図である。第２図は高周波クロツク発生回
路及び高周波クロツク発生回路に接続されたプロ
セツサ回路を含んだ従来の集積回路チツプのブロ
ツク図である。第３ａ図及び第３ｂ図はシステム
クロツク信号及び第２図の高周波発生回路によつ
て発生される高周波クロツク信号の図である。第
４図は従来の高周波クロツク信号発生回路の概略
図である。第５図は第１図のクロツク分配回路を
示す図である。 １０……集積回路チツプ、１０ａ……高周波ク
ロツク発生回路、１０ｂ……プロセツサ回路、１
０ａ１，１０ａ３……AND回路列、１０ａ４…
…ラツチ回路、１０ａ５……クロツク分配回路、
１０ａ６，１０ａ７，１０ａ８，１０ａ９，１０
ａ１０，１０ａ１１……AND回路、１０ａ２，
１０ａ１２……OR回路、１２……システムクロ
ツク信号。

Claims (1)

1. 【特許請求の範囲】 １ システムクロツク発生器から供給される第１
   のパルス、第２のパルス及び第３のパルスを含む
   複数のパルスを有するシステムクロツク信号に応
   答して一定の周波数のクロツク信号を発生するた
   めのクロツク信号発生回路において、 前記システムクロツク信号のパルスが伝搬中、
   異なる伝搬位置で異なる遅延パルスを出力する第
   １の遅延装置と、 前記第１の遅延装置に直列に接続された第２の
   遅延装置と、 前記第２のパルスが前記第１の遅延装置に入力
   された時、前記第２の遅延装置における前記第１
   のパルスの伝搬位置を検出する伝搬位置検出装置
   と、 前記伝搬位置検出装置からの伝搬位置検出信号
   によつて前記異なる遅延パルスの１つを選択して
   出力することにより前記システムクロツク信号の
   隣接パルス間のほぼ中間点にパルスを発生する中
   間パルス発生装置と、 前記中間パルス発生装置及び前記システムクロ
   ツク発生器に接続され、前記システムクロツク発
   生器からの前記システムクロツクの前記第１のパ
   ルス、前記第２のパルス及び前記第３のパルスを
   受信し、それに応答して前記クロツク信号の第１
   のパルス、第２のパルス及び第４のパルスをそれ
   ぞれ発生し、前記中間パルス発生装置からの中間
   パルスを受取り、それに応答して前記クロツク信
   号の第３パルスを発生するための装置とを備え、 それによつて前記クロツク信号の前記第３のパ
   ルスは前記クロツク信号の前記第２のパルスと前
   記第４のパルス間のほぼ中間点に位置決めされる
   ことを特徴とするクロツク信号発生回路。