JPH05236026A - デジタル信号監視回路 - Google Patents
デジタル信号監視回路Info
- Publication number
- JPH05236026A JPH05236026A JP3322742A JP32274291A JPH05236026A JP H05236026 A JPH05236026 A JP H05236026A JP 3322742 A JP3322742 A JP 3322742A JP 32274291 A JP32274291 A JP 32274291A JP H05236026 A JPH05236026 A JP H05236026A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- signal
- terminal
- flop
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000012544 monitoring process Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】２つの異なったデジタル信号の監視を１つの監
視回路で実現する。 【構成】２つの被監視回路１と２の出力信号をＲＳフリ
ップフロップ３のセット端子及びリセット端子に入力
し、さらにその出力Ｑ１及び出力Ｑ２を２つのＤフリッ
プフロップが直列接続された検出回路４，５のそれぞれ
のセット端子に入力し、検出回路４，５のタイミング端
子に入力される被監視信号より、２倍以上の周期を持つ
タイミング信号ｇによって動作状態が監視され、その監
視結果がアラーム信号ｈとしてＮＡＮＤゲート回路６を
通じて出力される。
視回路で実現する。 【構成】２つの被監視回路１と２の出力信号をＲＳフリ
ップフロップ３のセット端子及びリセット端子に入力
し、さらにその出力Ｑ１及び出力Ｑ２を２つのＤフリッ
プフロップが直列接続された検出回路４，５のそれぞれ
のセット端子に入力し、検出回路４，５のタイミング端
子に入力される被監視信号より、２倍以上の周期を持つ
タイミング信号ｇによって動作状態が監視され、その監
視結果がアラーム信号ｈとしてＮＡＮＤゲート回路６を
通じて出力される。
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号監視回路に
関し、特にデジタル回路の出力する出力信号を監視しそ
の動作状態を判断するデジタル信号監視回路に関する。
関し、特にデジタル回路の出力する出力信号を監視しそ
の動作状態を判断するデジタル信号監視回路に関する。
【０００２】
【従来の技術】従来、この種のデジタル信号監視回路は
被監視回路の出力する出力信号をモノマルチバイブレー
タなどで被監視回路毎に監視している。即ち、モノマル
チバイブレータの遅延時間を監視するデジタル信号の周
期より大きくとり、正常時はモノマルチバイブレータの
出力信号はＨレベルであるが、デジタル信号が停止した
時にはこれがＬレベルに反転しアラーム信号を発するよ
うになっている。
被監視回路の出力する出力信号をモノマルチバイブレー
タなどで被監視回路毎に監視している。即ち、モノマル
チバイブレータの遅延時間を監視するデジタル信号の周
期より大きくとり、正常時はモノマルチバイブレータの
出力信号はＨレベルであるが、デジタル信号が停止した
時にはこれがＬレベルに反転しアラーム信号を発するよ
うになっている。
【０００３】
【発明が解決しようとする課題】このように従来の監視
回路は被監視回路毎に監視しているので、被監視回路の
数だけ監視回路が必要となり、監視回路の回路規模が大
きくなるという問題がある。
回路は被監視回路毎に監視しているので、被監視回路の
数だけ監視回路が必要となり、監視回路の回路規模が大
きくなるという問題がある。
【０００４】
【課題を解決するための手段】本発明のデジタル信号監
視回路は、異なる２つの被監視回路の出力信号をそれぞ
れセット端子とリセット端子に入力するＲＳフリップフ
ロップと、前記ＲＳフリップフロップの第１の出力信号
をセット端子に入力し外部より供給される前記出力信号
の周期の２倍以上の周期を有するタイミング信号をタイ
ミング端子に入力しデータ入力端子を接地する２つのＤ
フリップフロップを直列接続し構成された第２の検出回
路と、前記ＲＳフリップフロップの前記第１の出力信号
と反転した第２の出力信号をセット端子に入力し前記タ
イミング信号をタイミング端子に入力しデータ入力端子
を接地する２つのＤフリップフロップを直列接続し構成
された第２の検出回路と、前記第１の検出回路の出力信
号と前記第２の検出回路の出力信号とを入力し外部へア
ラーム信号を出力するＮＡＮＤゲート回路とを備えてい
る。
視回路は、異なる２つの被監視回路の出力信号をそれぞ
れセット端子とリセット端子に入力するＲＳフリップフ
ロップと、前記ＲＳフリップフロップの第１の出力信号
をセット端子に入力し外部より供給される前記出力信号
の周期の２倍以上の周期を有するタイミング信号をタイ
ミング端子に入力しデータ入力端子を接地する２つのＤ
フリップフロップを直列接続し構成された第２の検出回
路と、前記ＲＳフリップフロップの前記第１の出力信号
と反転した第２の出力信号をセット端子に入力し前記タ
イミング信号をタイミング端子に入力しデータ入力端子
を接地する２つのＤフリップフロップを直列接続し構成
された第２の検出回路と、前記第１の検出回路の出力信
号と前記第２の検出回路の出力信号とを入力し外部へア
ラーム信号を出力するＮＡＮＤゲート回路とを備えてい
る。
【０００５】
【実施例】次に本発明の一実施例について図を参照して
説明する。図１は本実施例の（ａ）ブロック図、（ｂ）
タイムチャートである。図１（ａ）において、被監視回
路出力信号ａはＳＲフリップフロップ３のセット端子Ｓ
に、被監視回路２の出力信号ｂはリセット端子Ｒにそれ
ぞれ入力される。これにより被監視回路１と２が正常動
作していればＲＳフリップフロップ３の出力Ｑ１と出力
Ｑ２には何らかのパルスが出力される。ここでは被監視
回路１と被監視回路とは非同期で動作しているものとす
る。２つのＤフリップフロップで構成する検出回路４と
５とのセット端子ＳにはＲＳフリップフロップ３の出力
信号ｃ，ｄがそれぞれ入力され、タイミング端子Ｔには
被監視回路１と２から出力される出力信号の周期より２
倍以上の周期を持つタイミングパルスｇが入力されてい
る。
説明する。図１は本実施例の（ａ）ブロック図、（ｂ）
タイムチャートである。図１（ａ）において、被監視回
路出力信号ａはＳＲフリップフロップ３のセット端子Ｓ
に、被監視回路２の出力信号ｂはリセット端子Ｒにそれ
ぞれ入力される。これにより被監視回路１と２が正常動
作していればＲＳフリップフロップ３の出力Ｑ１と出力
Ｑ２には何らかのパルスが出力される。ここでは被監視
回路１と被監視回路とは非同期で動作しているものとす
る。２つのＤフリップフロップで構成する検出回路４と
５とのセット端子ＳにはＲＳフリップフロップ３の出力
信号ｃ，ｄがそれぞれ入力され、タイミング端子Ｔには
被監視回路１と２から出力される出力信号の周期より２
倍以上の周期を持つタイミングパルスｇが入力されてい
る。
【０００６】以下の動作説明には図１（ｂ）も参照す
る。正常時動作は検出回路４，５はそれぞれ出力信号
ｃ，ｄによりタイミングパルスｇよりも短い周期でセッ
トされているため、その出力信号ｅ，ｆは“Ｈ”とな
る。被監視回路１，２の一方例えば、被監視回路１が障
害になれば、ＲＳフリップフロップ３のセット端子Ｓに
は信号が入力されなくなるため、出力信号ｃ，ｄは
“Ｈ”又は“Ｌ”に固定される。この時に検出回路４，
５はセット端子Ｓに信号が入力されないので、どちらか
一方の検出回路が第１番目のＤフリップフロップのデー
タ端子がグラウンドに接続されているので、このデータ
入力“Ｌ”がタイミングパルスｇによりシフトされ、検
出回路からの出力信号ｅ又はｆは“Ｌ”となる。これが
ＮＡＮＤゲート回路を通じて外部へのアラーム信号ｈと
して出力される。
る。正常時動作は検出回路４，５はそれぞれ出力信号
ｃ，ｄによりタイミングパルスｇよりも短い周期でセッ
トされているため、その出力信号ｅ，ｆは“Ｈ”とな
る。被監視回路１，２の一方例えば、被監視回路１が障
害になれば、ＲＳフリップフロップ３のセット端子Ｓに
は信号が入力されなくなるため、出力信号ｃ，ｄは
“Ｈ”又は“Ｌ”に固定される。この時に検出回路４，
５はセット端子Ｓに信号が入力されないので、どちらか
一方の検出回路が第１番目のＤフリップフロップのデー
タ端子がグラウンドに接続されているので、このデータ
入力“Ｌ”がタイミングパルスｇによりシフトされ、検
出回路からの出力信号ｅ又はｆは“Ｌ”となる。これが
ＮＡＮＤゲート回路を通じて外部へのアラーム信号ｈと
して出力される。
【０００７】
【発明の効果】以上説明したように、本発明は、２つの
異なる被監視回路の動作状態を監視するのを１つの監視
回路で行なっているので、装置の小型化および低価格に
効果がある。
異なる被監視回路の動作状態を監視するのを１つの監視
回路で行なっているので、装置の小型化および低価格に
効果がある。
【図１】本発明の一実施例の（ａ）ブロック図、（ｂ）
タイムチャートである。
タイムチャートである。
１，２ 被監視回路 ３ ＲＳフリップフロップ ４，５ 検出回路 ６ ＮＡＮＤゲート ｇ タイミングパルス ｈ 検出信号
Claims (1)
- 【請求項１】 ２つの被監視回路の出力信号をそれぞれ
セット端子とリセット端子とに入力するＲＳフリップフ
ロップと、前記ＲＳフリップフロップの第１の出力信号
をセット端子に入力し外部より供給される前記出力信号
の周期の２倍以上の周期を有するタイミング信号をタイ
ミング端子に入力しデータ入力端子を接地する２つのＤ
フリップフロップを直列接続し構成された第１の検出回
路と、前記ＲＳフリップフロップの前記第１の出力信号
と反転した第２の出力信号をセット端子に入力し前記タ
イミング信号をタイミング端子に入力しデータ入力端子
と接地する２つのＤフリップフロップを直列接続し構成
された第２の検出回路と、前記第１の検出回路の出力信
号と前記第２の検出回路の出力信号とを入力し外部へア
ラーム信号を出力するＮＡＮＤゲート回路とを備えるこ
とを特徴とするデジタル信号監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322742A JPH05236026A (ja) | 1991-12-06 | 1991-12-06 | デジタル信号監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322742A JPH05236026A (ja) | 1991-12-06 | 1991-12-06 | デジタル信号監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236026A true JPH05236026A (ja) | 1993-09-10 |
Family
ID=18147130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322742A Withdrawn JPH05236026A (ja) | 1991-12-06 | 1991-12-06 | デジタル信号監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05236026A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321851A (ja) * | 1994-05-23 | 1995-12-08 | Nec Corp | 入力断検出回路およびこれを備えた信号出力装置 |
| WO2014001766A1 (en) * | 2012-06-27 | 2014-01-03 | Nordic Semiconductor Asa | Data transfer between clock domains |
-
1991
- 1991-12-06 JP JP3322742A patent/JPH05236026A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321851A (ja) * | 1994-05-23 | 1995-12-08 | Nec Corp | 入力断検出回路およびこれを備えた信号出力装置 |
| WO2014001766A1 (en) * | 2012-06-27 | 2014-01-03 | Nordic Semiconductor Asa | Data transfer between clock domains |
| JP2015527640A (ja) * | 2012-06-27 | 2015-09-17 | ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ | クロック・ドメイン間のデータ転送 |
| US10055193B2 (en) | 2012-06-27 | 2018-08-21 | Nordic Semiconductor Asa | Data transfer between clock domains |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960703289A (ko) | 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method) | |
| US6545508B2 (en) | Detection of clock signal period abnormalities | |
| JPH0457246B2 (ja) | ||
| US6430198B1 (en) | Apparatus and method of reducing packet length count processing | |
| JPS63215212A (ja) | パルス回路 | |
| JPS6361337A (ja) | 自動リセツト方法 | |
| JPH0735457Y2 (ja) | 回路動作監視回路 | |
| JPH06138191A (ja) | 半導体集積回路 | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| JPS5549760A (en) | Information processing unit diagnostic system | |
| JPS59132224A (ja) | デイジタル回路 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPH0325229Y2 (ja) | ||
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| JPH0789610B2 (ja) | 信号引伸ばし回路 | |
| JPS59211317A (ja) | フリツプフロツプ | |
| JPH02158210A (ja) | パルス異常検出回路 | |
| JPS63169141A (ja) | 伝送誤り検出回路 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPH0329873A (ja) | モード設定回路 | |
| JPH03216046A (ja) | ディジタル回線終端制御装置 | |
| JPH0227854B2 (ja) | ||
| JPH0334034A (ja) | 集積回路 | |
| JPH0541643A (ja) | クロツク障害検出方式 | |
| JPH0369224A (ja) | Ｃｐｕ間のデータ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |