JPH0457300A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH0457300A JPH0457300A JP2163838A JP16383890A JPH0457300A JP H0457300 A JPH0457300 A JP H0457300A JP 2163838 A JP2163838 A JP 2163838A JP 16383890 A JP16383890 A JP 16383890A JP H0457300 A JPH0457300 A JP H0457300A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- hold
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はピークホールド回路に関し、特に正弦波が振幅
変調されたアナログ信号のピークホールド回路に関する
。
変調されたアナログ信号のピークホールド回路に関する
。
従来、この種のピークホールド回路は、入力信号がホー
ルド出力信号よりレベルが低い場合、ホールド出力信号
を抵抗回路により放電する方式となっていた。
ルド出力信号よりレベルが低い場合、ホールド出力信号
を抵抗回路により放電する方式となっていた。
上述した従来のピークホールド回路は、ホールト出力信
号を抵抗回路により放電する方式となっているので、入
力信号がホールド出力信号の放電カーブより低い場合に
は、入力信号のピークまでホールド信号が低下しないた
め、ホールド出力信号が入力信号より高い電圧になると
いう欠点がある。
号を抵抗回路により放電する方式となっているので、入
力信号がホールド出力信号の放電カーブより低い場合に
は、入力信号のピークまでホールド信号が低下しないた
め、ホールド出力信号が入力信号より高い電圧になると
いう欠点がある。
本発明のピークホールド回路は、入力信号とピークホー
ルド出力信号とを比較する第１のコンパレータと、前記
入力信号とレベル信号とを比較する第２のコンパレータ
と、前記第１のコンパレータの出力を反転させるインバ
ータと、前記第１のコンパレータ及び前記第２のコンパ
レータの出力信号からディスチャージ信号を生成するデ
ィスチャーシコンロール回路と、前記インバータの出力
信号及び前記ディスチャージ信号から前記ピークホール
ド出力信号を生成するホールド回路より構成されている
。
ルド出力信号とを比較する第１のコンパレータと、前記
入力信号とレベル信号とを比較する第２のコンパレータ
と、前記第１のコンパレータの出力を反転させるインバ
ータと、前記第１のコンパレータ及び前記第２のコンパ
レータの出力信号からディスチャージ信号を生成するデ
ィスチャーシコンロール回路と、前記インバータの出力
信号及び前記ディスチャージ信号から前記ピークホール
ド出力信号を生成するホールド回路より構成されている
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第２図は第１図の動作を説明するタイミングチャート図
である。なお、図中の記号は第１図に示す記号にそれぞ
れ対応している。第１図及び第２図において入出力コン
パレータ１０は入力信号１とホールド出力信号３を比較
し、入力信号が低いときハイレベルの入出力コンパレー
ト信号４を出力し、インバータ１１及びディスチャージ
コントロール回路１４に供給する。インバータ１１は入
出力コンパレート信号４を反転させチャージ信号５を圧
力する。レベルコンパレータ１３は入力信号１がレベル
信号２より高いときレベルコンパ−レート信号６を出力
する。ディスチャージコントロール回路１４は入出力コ
ンパレート信号４がハイレベルのとき、レベルコンパレ
ート信号６の立ち上がりでハイレベルとなり、入出力コ
ンパレート信号４がローレベルでローレベルになるディ
スチャージ信号７を出力する。ホールド回路１２はチャ
ージ信号５でホールド出力電圧３を上昇させ、ディスチ
ャージ信号７でホールド出力電圧３を降下させる。
である。なお、図中の記号は第１図に示す記号にそれぞ
れ対応している。第１図及び第２図において入出力コン
パレータ１０は入力信号１とホールド出力信号３を比較
し、入力信号が低いときハイレベルの入出力コンパレー
ト信号４を出力し、インバータ１１及びディスチャージ
コントロール回路１４に供給する。インバータ１１は入
出力コンパレート信号４を反転させチャージ信号５を圧
力する。レベルコンパレータ１３は入力信号１がレベル
信号２より高いときレベルコンパ−レート信号６を出力
する。ディスチャージコントロール回路１４は入出力コ
ンパレート信号４がハイレベルのとき、レベルコンパレ
ート信号６の立ち上がりでハイレベルとなり、入出力コ
ンパレート信号４がローレベルでローレベルになるディ
スチャージ信号７を出力する。ホールド回路１２はチャ
ージ信号５でホールド出力電圧３を上昇させ、ディスチ
ャージ信号７でホールド出力電圧３を降下させる。
以上説明したように本発明のピークホールド回路は、ホ
ールド出力電圧を強制的に下降させることにより、入力
信号のピーク電圧を正確にホールドできる効果がある。
ールド出力電圧を強制的に下降させることにより、入力
信号のピーク電圧を正確にホールドできる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するタイミングチャート図である。 １・・・・・・入力信号、２・・・・・・レベル信号、
３・・・・・・ホールド出力信号、４・・・・・・入出
力コンパレート信号、５・・・・・・チャージ信号、６
・・・・・・レベルコンパレート信号、７・・・・・・
ディスチャージ信号、８・・・・・・入出力コンパレー
タ、１１・・・・・・インバータ、１２・・・・・・ホ
ールド回路、１３・・・・・・レベルコンパレータ、１
４・・・・・・ディスチャージコントロール回路。
第１図の動作を説明するタイミングチャート図である。 １・・・・・・入力信号、２・・・・・・レベル信号、
３・・・・・・ホールド出力信号、４・・・・・・入出
力コンパレート信号、５・・・・・・チャージ信号、６
・・・・・・レベルコンパレート信号、７・・・・・・
ディスチャージ信号、８・・・・・・入出力コンパレー
タ、１１・・・・・・インバータ、１２・・・・・・ホ
ールド回路、１３・・・・・・レベルコンパレータ、１
４・・・・・・ディスチャージコントロール回路。
Claims (1)
- 入力信号とピークホールド出力信号とを比較する第１の
コンパレータと、前記入力信号とレベル信号とを比較す
る第２のコンパレータと、前記第１のコンパレータの出
力を反転させるインバータと、前記第１のコンパレータ
及び前記第２のコンパレータの出力信号からディスチャ
ージ信号を生成するディスチャージコントロール回路と
、前記インバータの出力信号及び前記ディスチャージ信
号から前記ピークホールド出力信号を生成するホールド
回路とを備えたことを特徴とするピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163838A JPH0457300A (ja) | 1990-06-21 | 1990-06-21 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163838A JPH0457300A (ja) | 1990-06-21 | 1990-06-21 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457300A true JPH0457300A (ja) | 1992-02-25 |
Family
ID=15781711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163838A Pending JPH0457300A (ja) | 1990-06-21 | 1990-06-21 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457300A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008086986A (ja) * | 2006-09-06 | 2008-04-17 | Nippon Mizushori Giken:Kk | マイクロバブル発生装置およびこれを用いた水処理装置 |
-
1990
- 1990-06-21 JP JP2163838A patent/JPH0457300A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008086986A (ja) * | 2006-09-06 | 2008-04-17 | Nippon Mizushori Giken:Kk | マイクロバブル発生装置およびこれを用いた水処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920700495A (ko) | 주파수 합성기 | |
| GB2103042A (en) | Electronic control circuit for a bistable relay | |
| CN108766342B (zh) | 一种led显示屏驱动输出消隐钳位电路及led显示屏 | |
| US4241278A (en) | Indicator device with vacuum fluorescence elements | |
| JPS56132024A (en) | Delta modulation system | |
| KR100331793B1 (ko) | 펄스폭변조(pwm)신호발생장치 | |
| US4180797A (en) | Digital comparator constructed of IIL | |
| SU1767482A2 (ru) | Регул тор температуры | |
| KR910021165A (ko) | 신호 조절 장치 | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| SU1187254A1 (ru) | Устройство задержки | |
| JPH04341069A (ja) | 水平偏向回路 | |
| SU832601A1 (ru) | Аналоговое запоминающее устройство | |
| SU1739486A1 (ru) | Ждущий мультивибратор | |
| JP2506671B2 (ja) | 適応型デルタ変調信号の復調装置 | |
| JPH04366889A (ja) | プラズマディスプレイ装置 | |
| KR970024545A (ko) | 중심 주파수의 자동 조정이 가능한 필터 | |
| SU1598151A1 (ru) | Самозащищенный транзисторный ключ | |
| JPH0339622A (ja) | イメージセンサ駆動回路 | |
| JPS62230354A (ja) | 交流電源制御装置 | |
| JPS5683296A (en) | Detector of operation of motor for clock | |
| JPH0318912A (ja) | クロック信号発生回路 | |
| JPS5735713A (en) | Raster scanning type display device | |
| JPH05283994A (ja) | リセット回路 | |
| JPS6053384A (ja) | レベル検出回路 |