JPH0457335A - Ｍｏｓ ｆｅｔの製造方法 - Google Patents
Ｍｏｓ ｆｅｔの製造方法Info
- Publication number
- JPH0457335A JPH0457335A JP2166814A JP16681490A JPH0457335A JP H0457335 A JPH0457335 A JP H0457335A JP 2166814 A JP2166814 A JP 2166814A JP 16681490 A JP16681490 A JP 16681490A JP H0457335 A JPH0457335 A JP H0457335A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon gate
- drain diffusion
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信頼性の高い微細構造のＭＯＳＦＥＴの製造
方法に関する。
方法に関する。
従来、ＭＯＳＦＥＴでは、一般に、チャネル長が１．２
μｍ程度迄はＤＤＤ構造が採られ、０．８μｍ程度迄は
ＬＤＤ構造が採られてきた。
μｍ程度迄はＤＤＤ構造が採られ、０．８μｍ程度迄は
ＬＤＤ構造が採られてきた。
しかし、信頼性を保ったまま更にチャネル長を短くする
には、単なるＬＤＤ構造では対処が困難になり、色々な
提案がなされてきた。
には、単なるＬＤＤ構造では対処が困難になり、色々な
提案がなされてきた。
従来提案されてきた短チヤネル化のための技術では、従
来の通常のウェハプロセスにない工程が用いられている
ので、量産に適さないという問題があった。
来の通常のウェハプロセスにない工程が用いられている
ので、量産に適さないという問題があった。
本発明は上記の問題を解消するためになされたもので、
信頼性の高い微細構造のＭＯＳＦＥＴを従来の通常のウ
ェハプロセスにより製造する方法を提供することを目的
とする。
信頼性の高い微細構造のＭＯＳＦＥＴを従来の通常のウ
ェハプロセスにより製造する方法を提供することを目的
とする。
本発明の製造方法は、ゲート酸化膜上にポリシリコンゲ
ートパターンを形成した後、全面に耐酸化性物質の窒化
膜を形成し、異方性エツチングにより上記窒化膜のポリ
シリコンゲートの側壁を覆う部分を残して平坦部分をエ
ツチング除去し、熱酸化によりソース、ドレイン領域上
にゲート酸化膜より厚い酸化膜を形成しく残った窒化膜
で覆われているポリシリコンの側壁部分は酸化膜ができ
ない）、ポリシリコンゲートの側壁を覆う窒化膜を除去
し、イオン注入により低濃度のソース、ドレイン拡散層
を形成し、続いて、全面に再びポリシリコン膜を形成し
、異方性エツチングにより上記ポリシリコン膜のポリシ
リコンゲートの側壁を覆う部分を残して平坦部分をエツ
チング除去し、イオン注入により高濃度のソース、ドレ
イン拡散層を形成するものである。
ートパターンを形成した後、全面に耐酸化性物質の窒化
膜を形成し、異方性エツチングにより上記窒化膜のポリ
シリコンゲートの側壁を覆う部分を残して平坦部分をエ
ツチング除去し、熱酸化によりソース、ドレイン領域上
にゲート酸化膜より厚い酸化膜を形成しく残った窒化膜
で覆われているポリシリコンの側壁部分は酸化膜ができ
ない）、ポリシリコンゲートの側壁を覆う窒化膜を除去
し、イオン注入により低濃度のソース、ドレイン拡散層
を形成し、続いて、全面に再びポリシリコン膜を形成し
、異方性エツチングにより上記ポリシリコン膜のポリシ
リコンゲートの側壁を覆う部分を残して平坦部分をエツ
チング除去し、イオン注入により高濃度のソース、ドレ
イン拡散層を形成するものである。
第１図は本発明の製造方法を示す。
基板１上にゲート酸化膜２を形成し、このゲート酸化膜
２上にポリシリコンゲート３を形′成し〔第１図（ａ）
〕、（ゲート酸化膜２形成迄の工程及びポリシリコンゲ
ート３形成の工程は従来のよく知られている方法による
）、全面に窒化膜４を形成する〔第１図（ｂ）〕。
２上にポリシリコンゲート３を形′成し〔第１図（ａ）
〕、（ゲート酸化膜２形成迄の工程及びポリシリコンゲ
ート３形成の工程は従来のよく知られている方法による
）、全面に窒化膜４を形成する〔第１図（ｂ）〕。
そして、異方性エツチングにより窒化膜４の平坦部分を
エツチング除去する。すると、窒化膜４のポリシリコン
ゲート３の側壁を覆う部分のみが残る〔第１図（Ｃ）〕
。
エツチング除去する。すると、窒化膜４のポリシリコン
ゲート３の側壁を覆う部分のみが残る〔第１図（Ｃ）〕
。
次に、熱酸化によりソース、ドレイン領域上にゲート酸
化膜２より厚い酸化膜５を形成する〔第１図（ｄ）〕。
化膜２より厚い酸化膜５を形成する〔第１図（ｄ）〕。
このとき、窒化膜４で覆われていないポリシリコンゲー
トの側壁部には厚い酸化膜５ができない。
トの側壁部には厚い酸化膜５ができない。
ソース、ドレイン領域上に厚い酸化膜５を形成した後、
窒化膜４を例えば熱燐酸で除去し、イオン注入により低
濃度のソース、ドレイン拡散層６を形成する〔第１図（
ｅ）〕。
窒化膜４を例えば熱燐酸で除去し、イオン注入により低
濃度のソース、ドレイン拡散層６を形成する〔第１図（
ｅ）〕。
続いて、ポリシリコンゲート３側壁にできている薄い酸
化膜を除去した後、直ちに全面に再度ポリシリコン膜７
を形成し〔第１図（ｆ））、異方性エツチングによりポ
リシリコン膜７の平坦部分をエツチング除去する〔第１
図軸）〕。すると、ポリシリコンゲート３の側壁の横に
従来の通常のＬＤＤ構造のＭＯＳＦＥＴにおける酸化膜
のスペーサと同じ構造のポリシリコン膜７が残る。
化膜を除去した後、直ちに全面に再度ポリシリコン膜７
を形成し〔第１図（ｆ））、異方性エツチングによりポ
リシリコン膜７の平坦部分をエツチング除去する〔第１
図軸）〕。すると、ポリシリコンゲート３の側壁の横に
従来の通常のＬＤＤ構造のＭＯＳＦＥＴにおける酸化膜
のスペーサと同じ構造のポリシリコン膜７が残る。
続いて、イオン注入により高濃度のソース、ドレイン拡
散層８が形成する〔第１図（ｈ）〕。
散層８が形成する〔第１図（ｈ）〕。
以後の工程は、通常のＭＯＳＦＥＴの場合と同じ方法に
よる。
よる。
以上説明したとおり、本発明によれば、低濃度のソース
、ドレイン拡散層の上部にポリシリコンゲートが重なり
、かつ、高濃度のソース、ドレイン拡散層が厚い酸化膜
で覆われた信顧性の高いＬＤＤ構造のＭＯＳＦＥＴを通
常のウェハプロセスのみで実現することができ、量産化
が容易になる。
、ドレイン拡散層の上部にポリシリコンゲートが重なり
、かつ、高濃度のソース、ドレイン拡散層が厚い酸化膜
で覆われた信顧性の高いＬＤＤ構造のＭＯＳＦＥＴを通
常のウェハプロセスのみで実現することができ、量産化
が容易になる。
第１図は本発明の製造方法を示す説明図である。
１・・・基板、２・・・ゲート酸化膜、３・・・ポリシ
リコンゲート、４・・・窒化膜、５・・・酸化膜、６・
・・低濃度のソース、ドレイン拡散層、７・・・ポリシ
リコン膜、８・・・高濃度のソース、ドレイン拡散層な
お図中同一符号は同一部分を示す。
リコンゲート、４・・・窒化膜、５・・・酸化膜、６・
・・低濃度のソース、ドレイン拡散層、７・・・ポリシ
リコン膜、８・・・高濃度のソース、ドレイン拡散層な
お図中同一符号は同一部分を示す。
Claims (1)
- 【特許請求の範囲】 低濃度のソース、ドレイン拡散層の上部にポリシリコ
ンゲート電極が重なるＬＤＤ構造のＭＯＳＦＥＴの製造
方法において、 ゲート酸化膜上にポリシリコンゲートパターンを形成し
た後、全面に窒化膜を形成し、異方性エッチングにより
上記窒化膜のポリシリコンゲートの側壁を覆う部分を残
して平坦部分をエッチング除去し、熱酸化によりソース
、ドレイン領域上にゲート酸化膜より厚い酸化膜を形成
して上記ポリシリコンゲートの側壁を覆う窒化膜を除去
し、イオン注入により低濃度のソース、ドレイン拡散層
を形成し、その後側壁の窒化膜を熱硫酸等で除去し続い
て、全面にポリシリコン膜を形成し、異方性エッチング
により上記ポリシリコン膜のポリシリコンゲートの側壁
を覆う部分を残して平坦部分をエッチング除去し、イオ
ン注入により高濃度のソース、ドレイン拡散層を形成す
ることを特徴とするＭＯＳＦＥＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166814A JPH0457335A (ja) | 1990-06-27 | 1990-06-27 | Ｍｏｓ ｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166814A JPH0457335A (ja) | 1990-06-27 | 1990-06-27 | Ｍｏｓ ｆｅｔの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457335A true JPH0457335A (ja) | 1992-02-25 |
Family
ID=15838159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166814A Pending JPH0457335A (ja) | 1990-06-27 | 1990-06-27 | Ｍｏｓ ｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457335A (ja) |
-
1990
- 1990-06-27 JP JP2166814A patent/JPH0457335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009114A (ko) | Mosfet 구조 및 그 제조방법 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JPS6312160A (ja) | 島状ｓｏｉのチヤネルストツパ形成方法 | |
| JPS60241267A (ja) | 半導体装置の製造方法 | |
| JPH0457335A (ja) | Ｍｏｓ ｆｅｔの製造方法 | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JPH0298142A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPS62274665A (ja) | 半導体装置の製造方法 | |
| JPH0387060A (ja) | 半導体装置の製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH02219235A (ja) | 電界効果半導体装置の製造方法 | |
| JPH0432238A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPH0349238A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| KR0157902B1 (ko) | 반도체 소자 제조방법 | |
| JPS62245675A (ja) | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPS62147776A (ja) | 半導体装置の製造方法 | |
| JPH01136370A (ja) | 半導体装置の製造方法 | |
| JPS62216371A (ja) | 半導体装置の製造方法 | |
| JPH08102471A (ja) | 化合物半導体のリセス形成方法 | |
| JPS58180062A (ja) | 半導体装置の製造方法 | |
| JPS61188944A (ja) | 半導体装置の製造方法 | |
| JPH01293533A (ja) | 半導体装置の製造方法 | |
| JPH02265250A (ja) | 半導体装置の製造方法 |