JPH0457342A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0457342A JPH0457342A JP2166609A JP16660990A JPH0457342A JP H0457342 A JPH0457342 A JP H0457342A JP 2166609 A JP2166609 A JP 2166609A JP 16660990 A JP16660990 A JP 16660990A JP H0457342 A JPH0457342 A JP H0457342A
- Authority
- JP
- Japan
- Prior art keywords
- grid line
- interlayer insulating
- film
- passivation film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、多層配線形成工程を有する半導体装置の製
造方法に係り、特に多層配線形成工程時におけるグリッ
ドライン部での処理に関するものである。
造方法に係り、特に多層配線形成工程時におけるグリッ
ドライン部での処理に関するものである。
（従来の技術）
従来、グリッドライン部は、チップ分割処理（スクライ
ブ処理）時に、チップ内部へのクラック発生防止を目的
に、パターニング工程毎に必ずグリッドライン部上に形
成される膜はエツチング除去され、Ｓｉ基板が露出して
いるのが常であった。
ブ処理）時に、チップ内部へのクラック発生防止を目的
に、パターニング工程毎に必ずグリッドライン部上に形
成される膜はエツチング除去され、Ｓｉ基板が露出して
いるのが常であった。
（発明が解決しようとする課題）
しかしながら、多層配線形成工程において上記従来技術
を使用すると、グリッドライン部のアスペクト比が高く
なり、 ■ 平坦化技術としてＳｉＯ□系被膜形成用塗布液（Ｓ
ＯＧ材）を使用すると、グリッドライン部でＳＯＧ材溜
りが多くなり、千ンブ上ＳＯＧ材キュア条件下でのグリ
ッドライン部ＳＯＧ材キュアが不充分となり、その後の
熱処理工程にて、当該部よりクラック、ハガレなどが生
じる。
を使用すると、グリッドライン部のアスペクト比が高く
なり、 ■ 平坦化技術としてＳｉＯ□系被膜形成用塗布液（Ｓ
ＯＧ材）を使用すると、グリッドライン部でＳＯＧ材溜
りが多くなり、千ンブ上ＳＯＧ材キュア条件下でのグリ
ッドライン部ＳＯＧ材キュアが不充分となり、その後の
熱処理工程にて、当該部よりクラック、ハガレなどが生
じる。
■ ホトリソ工程でレジスト溜りを生じ、チップ内パタ
ーニング露光・現象条件下でレジスト残りを生じる。当
該部は、その後のエツチングにおいても層間絶縁膜が残
り、スクライプ処理時にチップ内クランクを誘発する。
ーニング露光・現象条件下でレジスト残りを生じる。当
該部は、その後のエツチングにおいても層間絶縁膜が残
り、スクライプ処理時にチップ内クランクを誘発する。
また、グリッドライン部のレジストを完全に除去する露
光・現象条件下では、チップ内パターン形成が困難とな
る。
光・現象条件下では、チップ内パターン形成が困難とな
る。
などの問題が生じ、この問題は多層化が進む程、より顕
著となってくる。
著となってくる。
この発明は上記の点に鑑みなされたもので、多層配線形
成工程でのグリッドライン部にかかわる上述問題点を解
決し得る半導体装置の製造方法を提供することを目的と
する。
成工程でのグリッドライン部にかかわる上述問題点を解
決し得る半導体装置の製造方法を提供することを目的と
する。
（課題を解決するための手段）
この発明は、半導体基板上に多層配線を形成するように
した半導体装置の製造方法において、多層配線形成時に
、層間絶縁膜を半導体基板のグリッドライン部上に残し
、その後の工程、すなわち多層配線形成後パッシベーシ
ョン膜を形成し、そのパッシベーション膜をパターニン
グする際に、同時にパッシベーション膜とともに層間絶
縁膜をグリッドライン部上から除去するようにしたちの
である。
した半導体装置の製造方法において、多層配線形成時に
、層間絶縁膜を半導体基板のグリッドライン部上に残し
、その後の工程、すなわち多層配線形成後パッシベーシ
ョン膜を形成し、そのパッシベーション膜をパターニン
グする際に、同時にパッシベーション膜とともに層間絶
縁膜をグリッドライン部上から除去するようにしたちの
である。
（作 用）
層間絶縁膜を半導体基板のグリッドライン部上に残存さ
せ、これをパッシベーション膜のパターニング工程で同
時に除去するようにすれば、パッシベーション膜のパタ
ーニング工程（最終工程）までグリッドライン部上に深
い溝は発生しない。
せ、これをパッシベーション膜のパターニング工程で同
時に除去するようにすれば、パッシベーション膜のパタ
ーニング工程（最終工程）までグリッドライン部上に深
い溝は発生しない。
したがって、グリッドライン部上の高アスペクト比（深
い溝の発生）に原因する多層配線形成工程での諸問題は
解決され、ひいてはスクライブ処理時のクラック発生な
ども回避される。
い溝の発生）に原因する多層配線形成工程での諸問題は
解決され、ひいてはスクライブ処理時のクラック発生な
ども回避される。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
第１図（ａ）において、１はＳｉ基板、２はフィールド
酸化膜、３は中間絶縁膜、４は第１層メタル配線であり
、この第１層メタル配線形成工程までは従来技術と同様
に、グリッドライン部上に形成される膜はすべてエツチ
ング除去し、グリッドライン部はＳｉ基板１を露出させ
る。
酸化膜、３は中間絶縁膜、４は第１層メタル配線であり
、この第１層メタル配線形成工程までは従来技術と同様
に、グリッドライン部上に形成される膜はすべてエツチ
ング除去し、グリッドライン部はＳｉ基板１を露出させ
る。
次に、Ｓｉ基板１上の全面に第１図［有］）に示すよう
に層間絶縁膜５を形成する。そして、この層間絶縁膜５
にメタル配線間の導通をとるために通常のホトリソ・エ
ツチング除去で図示しないスルーホールを形成し、この
時、従来は同時にグリッドライン部から層間絶縁膜を除
去するが、この発明の一実施例では除去せず、第１図い
）に示すように層間絶縁膜５を残す。
に層間絶縁膜５を形成する。そして、この層間絶縁膜５
にメタル配線間の導通をとるために通常のホトリソ・エ
ツチング除去で図示しないスルーホールを形成し、この
時、従来は同時にグリッドライン部から層間絶縁膜を除
去するが、この発明の一実施例では除去せず、第１図い
）に示すように層間絶縁膜５を残す。
次に、メタルの被着とパターニングにより、前記層間絶
縁膜５上に、スルーホールを通して第１層メタル配ｆＩ
４と導通をとって第２層メタル配線６を第１図（Ｃ）に
示すように形成する。さらにその第２層メタル配線上を
含む全面にＰＳＧまたはｐｓｃとＳｉＮまたはＳｉＮ単
層のパッシベーション膜７を形成する。
縁膜５上に、スルーホールを通して第１層メタル配ｆＩ
４と導通をとって第２層メタル配線６を第１図（Ｃ）に
示すように形成する。さらにその第２層メタル配線上を
含む全面にＰＳＧまたはｐｓｃとＳｉＮまたはＳｉＮ単
層のパッシベーション膜７を形成する。
その後、ポリイミド系樹脂８を１０−程度、第１図（ｄ
ｌに示すようにパッシベーション膜７上の全面に形成し
、最終段温度３５０°Ｃのステップキュアーを行う。次
いで、ポリイミド系樹脂８上の全面にＭ系合金膜９を５
００人無加熱スパッタにより形成する。
ｌに示すようにパッシベーション膜７上の全面に形成し
、最終段温度３５０°Ｃのステップキュアーを行う。次
いで、ポリイミド系樹脂８上の全面にＭ系合金膜９を５
００人無加熱スパッタにより形成する。
次に、Ｍ系合金膜９上に第１図（ｅ）に示すように通常
のホトリソ工程でレジストパターン１０を形成し、それ
をマスクとして、ＢＣＩｓガスを用いたドライエツチン
グによりポンディングパッド部並びにグリッドライン部
上のＭ系合金膜９を同図に示すように除去する。さらに
、当該部分のポリイミド系樹脂８を０２またはＯ８を用
いたアンンングにより第１図（ｆ）に示すように除去す
る。
のホトリソ工程でレジストパターン１０を形成し、それ
をマスクとして、ＢＣＩｓガスを用いたドライエツチン
グによりポンディングパッド部並びにグリッドライン部
上のＭ系合金膜９を同図に示すように除去する。さらに
、当該部分のポリイミド系樹脂８を０２またはＯ８を用
いたアンンングにより第１図（ｆ）に示すように除去す
る。
その後、残存Ｍ系合金膜９をマスクに、ボンディングバ
ンド部上のパッシベーション膜７、並びにグリッドライ
ン部上のパッシベーション膜７と層間絶縁膜５を周知の
ドライエツチング技術により前記第１図（ｆ）に示すよ
うに除去する。最後に同第１図（ｆ）に示すように、残
存ポリイミド系樹脂８上のＭ系合金膜９をドライエツチ
ングにより除去する。
ンド部上のパッシベーション膜７、並びにグリッドライ
ン部上のパッシベーション膜７と層間絶縁膜５を周知の
ドライエツチング技術により前記第１図（ｆ）に示すよ
うに除去する。最後に同第１図（ｆ）に示すように、残
存ポリイミド系樹脂８上のＭ系合金膜９をドライエツチ
ングにより除去する。
（発明の効果）
以上詳細に説明したように、この発明の製造方法によれ
ば、層間絶縁膜を半導体基板のグリッドライン部上に残
存させ、これをパッシベーション膜のパターニング工程
で同時に除去するようにしたので、パフシヘーション膜
のパターニング工程（最終工程）までグリッドライン部
上には深い溝が発生しない。したがって、グリッドライ
ン部上の高アスペクト比（深い溝の発生）に原因する多
層配線形成工程での諸問題を解決でき、ひいてはスクラ
イブ処理時のクラック発生なども回避できる。
ば、層間絶縁膜を半導体基板のグリッドライン部上に残
存させ、これをパッシベーション膜のパターニング工程
で同時に除去するようにしたので、パフシヘーション膜
のパターニング工程（最終工程）までグリッドライン部
上には深い溝が発生しない。したがって、グリッドライ
ン部上の高アスペクト比（深い溝の発生）に原因する多
層配線形成工程での諸問題を解決でき、ひいてはスクラ
イブ処理時のクラック発生なども回避できる。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図である。 ■・・・Ｓｔ基板、４・・・第１層メタル配線、５・・
・層間絶縁膜、６・・・第２層メタル配線、７・・・パ
ノシヘーション膜。
示す工程断面図である。 ■・・・Ｓｔ基板、４・・・第１層メタル配線、５・・
・層間絶縁膜、６・・・第２層メタル配線、７・・・パ
ノシヘーション膜。
Claims (1)
- 【特許請求の範囲】 半導体基板上に多層配線を形成するようにした半導体
装置の製造方法において、 多層配線形成時に、層間絶縁膜を半導体基板のグリッド
ライン部上に残し、その後の工程、すなわち、多層配線
形成後パッシベーション膜を形成し、そのパッシベーシ
ョン膜をパターニングする際に、同時にパッシベーショ
ン膜とともに層間絶縁膜をグリッドライン部上から除去
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166609A JPH0457342A (ja) | 1990-06-27 | 1990-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166609A JPH0457342A (ja) | 1990-06-27 | 1990-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457342A true JPH0457342A (ja) | 1992-02-25 |
Family
ID=15834479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166609A Pending JPH0457342A (ja) | 1990-06-27 | 1990-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029640A (ja) * | 2017-07-26 | 2019-02-21 | 株式会社沖データ | 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置 |
-
1990
- 1990-06-27 JP JP2166609A patent/JPH0457342A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029640A (ja) * | 2017-07-26 | 2019-02-21 | 株式会社沖データ | 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| KR100244293B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0587973B2 (ja) | ||
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 | |
| JP2025114297A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JPH01225337A (ja) | 半導体装置の製造方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS58202555A (ja) | 半導体装置の製造方法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 | |
| JPS6326544B2 (ja) | ||
| JPS61193451A (ja) | 半導体装置の製造方法 | |
| JPH0555210A (ja) | 半導体装置 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPH07288280A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JPH02267929A (ja) | レジストパターン露光方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 |