JPH0457431A - クロック同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、振幅位相偏移（ＡＰＳＫ）変調を用いたディ
ジタル通信システムの受信器において、変調クロックに
同期した復調サンプルを得るためのクロック同期方式に
関する。

（従来の技術） 従来、振幅位相偏移（ＡＰＳＫ）信号のクロック同期方
式として第２図に示されるような位相同期ループ（Ｐ　
Ｌ　Ｌ　）が広く用いられてきた。以下にその動作を図
面を参照して簡単に説明する。図中で細線は実信号、太
線は直交信号を示す。

ＡＰＳＫ信号を変調クロックに同期したタイミングでサ
ンプルするために、Ａ／Ｄ変換器１３は、ＡＰＳＫ信号
を準同期直交復調して得られた信号を入力し、その入力
信号をサンプルクロックに基づいて変調周期毎にＮ個ず
つサンプルする。クロック位相誤差検出手段１４は、Ａ
／Ｄ変換器１３によりビット数ｊ　（、Ｉｌは正の整数
）に量子化されたディジタル時系列信号を入力して、サ
ンプルクロックと変調クロックとの位相誤差を検出する
。

クロック位相誤差検出手段１４には、サンプルクロック
と抽出クロック成分との位相を比較する方法や信号点と
零交叉点のサンプルからクロック位相誤差を計算する方
法等が用いられる。ループフィルタ１５は、クロック位
相誤差検出手段１４で検出された位相誤差を平均する。

ディジタルＶＣＯ１６は、ループフィルタ１５の出力で
位相制御され、変調クロックに同期したクロックを再生
する。これがＡ／Ｄ変換器１３のサンプルクロックとな
る。

（発明が解決しようとする課題） 以上が従来のクロック同期方式の概要である。

この方式は、基本的にＰＬＬを用いているから、ＰＬＬ
特有の同期問題が存在する。即ち、同期に時間がかかり
、初期サンプルの位相により同期時間が大きく異なる。

また、π位相ずれによるハングアップが生じる。さらに
、ループ中に存在するチャンネルフィルタ等の遅延が特
性に影響する。

そこで、本発明の目的は、一定でかつ短い同期時間を実
現する疑似開ループ型のクロック同期方式を提供するこ
とにある。

（課題を解決するための手段） 本発明のクロック同期方式は、振幅位相偏移（ＡＰＳＫ
）信号を変調クロックに同期したタイミングでサンプル
するクロック同期方式であって。

変調クロックのほぼＮ（Ｎは正の整数）倍の周波数のク
ロックを出力する発振器と、前記ＡＰＳＫ信号を準同期
直交復調して該復調信号を前記発振器の出力クロックで
サンプルするＡ／Ｄ変換器と、該Ａ／Ｄ変換器によりビ
ット数！ｊ　（」は正の整数）に量子化されたディジタ
ル時系列信号を入力して該ディジタル時系列信号のエン
ベロープを計算するエンベロープ検出手段と、前記発振
器の出力クロックを入力して該出力クロックの１／Ｈの
周波数を有し互いに直交する正弦波でなる直交信号を出
力する正弦波発生手段と、前記エンベロープ検出手段の
出力信号の位相と前記正弦波発生手段の出力信号の位相
との相関を検出する位相相関検出手段と、該位相相関検
出手段の出力を平均するローパスフィルタと、該ローパ
スフィルタの出力である互いに直交する信号でなる直交
信号を入力してその逆正接を計算する逆正接計算手段と
、前記発振器の出力クロックを１／Ｈ分周する分周器と
、該分周器の出力信号の位相と同期クロックの位相とを
比較する位相比較器と、該位相比較器の出力信号の位相
と前記逆正接計算手段の出力信号の位相との差をとる減
算器と、該減算器の出力であるクロック位相誤差にもと
づいて出力信号である前記同期クロックの位相を前記発
振器の出力クロックの周期ステップで制御するディジタ
ル位相制御発振器（ＶＣＯ）と、該ディジタルＶＣＯの
出力信号である前記同期クロックのタイミングを用いて
前記Ａ／Ｄ変換器の出力サンプルの中から変調クロック
タイミングのサンプルを抽出するサンプラとを備えてい
る。

（実施例） 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す図である。図中で細線
は実信号、太線は直交信号を示す。

第１図に示すクロック同期方式では、振幅位相偏移（Ａ
ＰＳＫ）信号を変調クロックに同期したタイミングでサ
ンプルするために、変調クロックに同期したクロックを
生成する。発振器１は、変調クロックのほぼＮ（Ｎは正
の整数）倍の周波数のクロックを出力する。Ａ／Ｄ変換
器２は、ＡＰＳＫ信号を準同期直交復調した信号を発振
器１の出力クロックでサンプルする。エンベロープ検出
手段３は、Ａ／Ｄ変換器２によりビット数１（」は正の
整数）に量子化されたディジタル時系列信号を入力し、
そのディジタル時系列信号のエンベロープを計算する。

正弦波発生手段４は、発振器１の出力クロックの１／Ｈ
の周波数を有し互いに直交する正弦波でなる直交信号を
出力する。

正弦波発生手段４は、発振器１の出力クロックを計数す
るカウンタと、そのカウンタの出力をアドレスとしてア
クセスされ、あらかじめ正弦波の値を書き込んであるＲ
ＯＭテーブルとで容易に実現できる。位相相関検出手段
５は、エンベロープ検出手段３の出力信号の位相と正弦
波発生手段４の出力信号の位相との相関を検出する。こ
こで、発振器１の出力クロックの周波数をｆ８、周期を
Ｔ、　　　（−１／ｆ、）とし、エンベロープ検出手段
３の出力をｘ（、Ｔ、）とおくと、位相相関検出手段５
の出力Ｙ（イＴ、）は、 Ｙ　＜、、Ｔ、　＞　＝Ｘ　（、ｌＴ、　）ｅｘｐ　（
−ｊ　２ｙｒ（ｆ、／Ｎ）、Ｔ、） （ｎ＝ｏ、１．２　　・・・） と示される。ローパスフィルタ６は、位相相関検出手段
５の出力を平均する。逆正接計算手段７は、ローパスフ
ィルタ６の出力である直交信号を入力して、その正接を
計算し、変調クロックと周波数ｆ、の正弦波との位相差
を出力する。一方、分周器８は、発振器１の出力クロッ
クを１／Ｈ分周する。位相比較器の９は、分周器８の出
力信号の位相と同期クロックの位相とを比較する６分周
器８の出力クロックとディジタルＶＣＯＩＩの出力であ
る同期クロックの原クロックは、共に発振器１の出力ク
ロックであるから、位相比較器９の出力信号の位相は２
π／Ｎの整数倍となる。減算器１０は、位相比較器９の
出力信号の位相と逆正接計算手段７の出力信号の位相と
の差を計算する。

ディジタルＶＣＯＩＩは、減算器１０の出力であるクロ
ック位相誤差に基づき、出力する同期クロックの位相を
発振器１の出力クロックの周期ステップで制御する。サ
ンプラ１２は、ディジタル■Ｃ０１１の出力である同期
クロックタイミングを用いて、Ａ／Ｄ変換器２の出力サ
ンプルの中から、変調クロックタイミングのサンプルを
抽出する。

第１図において、エンベロープ検出手段３、正弦波発生
手段４、位相相関検出手段５、ローパスフィルタ６及び
逆正接計算手段７で構成される前半部では、開ルーズに
よって変調クロックの位相の推定を行っている。一般に
、送受信器での変調クロックの周波数のずれは非常に小
さいから、短パケット通信シハテム等では、初期同期等
に一度だけ以上のような方法で変調クロックの位相を推
定し、全パケット区間にわたり推定した変調クロックの
位相を用いてデータの判定を行う方式がとれる。しかし
、連続信号を扱う通信システムでは、送受信器での変調
クロックの周波数のすれにより、ゆっくりとしたクロッ
ク位相の変動が生じるから、それに対処する必要かある
。そこで、本発明では、位相比較器９、減算器１０及び
ディジタルｖＣ０１１からなるＰＬＬを付加して、クロ
ック位相変動への追従を行っている。たたし、このＰＬ
Ｌは利得か高いために、その雑音帯域幅がローパスフィ
ルタ６の帯域幅と比べて十分に広い。従って、再生クロ
ックのＳＮ比は、ローパスフィルタ６の帯域幅のみに依
存し、系全体としては等価的に開ループとみなすことが
できる。

本発明では、入力信号をＡ／Ｄ変換するクロックとサン
プラのサンプルクロックとが、非同期であるから、非同
期接続が必要となる。第１図において、Ａ／Ｄ変換器２
、エンベロープ検出手段３、正弦波発生手段４、位相相
関検出手段５及びローパスフィルタ６は、発振器１の出
力クロックの周期Ｔ、で繰り返し処理を行っており、逆
正接計算手段７、位相比較器９、減算器１０、ディジタ
ルｖＣ０１１、サンプラ１２は、ディジタルＶＣＯ１１
の出力である同期クロックの周期Ｔ。で繰り返し処理を
行っている。ここでローパスフィルタ６と逆正接計算手
段７との間で非同期接続がなされるが、周期Ｔｃは周期
Ｔ、の整数倍であるから問題とはならない。

（発明の効果） 以上に説明したように本発明では、クロック位相推定器
と広帯域ＰＬＬを組み合わぜな疑似開ループ型のクロッ
ク同期方式を採用することにより、一定で、かつ短い同
期時間を実現できる。また、クロック周波数誤差に対し
ても連続的な位相追従が可能となる。さらに、全ディジ
タル的であるから、無調整かつＩＣ化が容易でディジタ
ル信号処理プロセッサ（ＤＳＰ）を用いたソフトウェア
処理も行える等の効果が期待できる。

ンベロープ検出手段、４・・・正弦波発生手段、５・・
・位相相関検出手段、６・・・ローパスフィルタ、７・
・・逆正接計算手段、８・・・分周器、９・・・位相比
較器、１０・・・減算器、１１．１６・・・ディジタル
■Ｃ０１１２・・・サンプラ、１４・・・クロック位相
誤差検出手段、１５・・・ループフィルタ。

Claims (1)

【特許請求の範囲】
1. 振幅位相偏移信号を変調クロックに同期したタイミング
   でサンプルするクロック同期方式において、変調クロッ
   クのほぼＮ（Ｎは正の整数）倍の周波数のクロックを出
   力する発振器と、前記振幅位相偏移信号を準同期直交復
   調して該復調信号を前記発振器の出力クロックでサンプ
   ルするＡ／Ｄ変換器と、該Ａ／Ｄ変換器によりビット数
   ｌ（ｌは正の整数）に量子化されたディジタル時系列信
   号を入力して該ディジタル時系列信号のエンベロープを
   計算するエンベロープ検出手段と、前記発振器の出力ク
   ロックを入力して該出力クロックの１／Ｎの周波数を有
   し互いに直交する正弦波でなる直交信号を出力する正弦
   波発生手段と、前記エンベロープ検出手段の出力信号の
   位相と前記正弦波発生手段の出力信号の位相との相関を
   検出する位相相関検出手段と、該位相相関検出手段の出
   力を平均するローパスフィルタと、該ローパスフィルタ
   の出力である互いに直交する信号でなる直交信号を入力
   してその逆正接を計算する逆正接計算手段と、前記発振
   器の出力クロックを１／Ｎ分周する分周器と、該分周器
   の出力信号の位相と同期クロックの位相とを比較する位
   相比較器と、該位相比較器の出力信号の位相と前記逆正
   接計算手段の出力信号の位相との差をとる減算器と、該
   減算器の出力であるクロック位相誤差にもとづいて出力
   信号である前記同期クロックの位相を前記発振器の出力
   クロックの周期ステップで制御するディジタル位相制御
   発振器と、該ディジタル位相制御発振器の出力信号であ
   る前記同期クロックのタイミングを用いて前記Ａ／Ｄ変
   換器の出力サンプルの中から変調クロックタイミングの
   サンプルを抽出するサンプラとを備えることを特徴とす
   るクロック同期方式。