JPH0457502A - High frequency transistor matching circuit - Google Patents

High frequency transistor matching circuit

Info

Publication number
JPH0457502A
JPH0457502A JP2169020A JP16902090A JPH0457502A JP H0457502 A JPH0457502 A JP H0457502A JP 2169020 A JP2169020 A JP 2169020A JP 16902090 A JP16902090 A JP 16902090A JP H0457502 A JPH0457502 A JP H0457502A
Authority
JP
Japan
Prior art keywords
capacitor
line
input
matching circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2169020A
Other languages
Japanese (ja)
Inventor
Yutaka Taguchi
豊 田口
Kazuo Eda
江田 和生
Tetsuji Miwa
哲司 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2169020A priority Critical patent/JPH0457502A/en
Publication of JPH0457502A publication Critical patent/JPH0457502A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

PURPOSE:To adjust a capacitance of a capacitor equivalently and to obtain a capacitor with a large capacitance equivalently by connecting an input terminal of a transistor(TR) to ground through a two-terminal circuit and to an output terminal of an input main line. CONSTITUTION:A thin film capacitor 108 and a microstrip line are provided on a base 102 with a main line provided thereto. Then one terminal of a capacitor 108 is connected in series with one terminal of the microstrip line and the other terminal of the capacitor 108 is connected to a matched terminal of a TR 101 and the other terminal portion of the microstrip line is connected to ground while selecting its length. Thus, the capacitance is adjusted easily regardless of the matching circuit employing the capacitor 108 and the ground connection of the capacitor 108 is facilitated.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に使用するトランジスタの
入出力インピーダンスを容易にかつ安価に調整できる高
周波トランジスタの整合回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a matching circuit for high-frequency transistors that can easily and inexpensively adjust the input and output impedances of transistors used in high-frequency, high-output amplifiers.

従来の技術 近年、電波利用の通信機器が増加し、高周波の電力増幅
も需要性が増大している。
2. Description of the Related Art In recent years, the number of communication devices that use radio waves has increased, and the demand for high-frequency power amplification has also increased.

高周波用トランジスタの入出力インピーダンスは−Gに
主線路の特性インピーダンス(50オーム)に一致しな
い。電気信号を効率よく増幅するためには、トランジス
タの入出力インピーダンスと入出力各々のインピーダン
スができるだけ一致し、その点における反射ができるだ
け少なくなるのが望ましい。特に高周波高出力トランジ
スタの入出力インピーダンスは50オームよりもはるか
に低いので、通常入出力主線路の並列にインピーダンス
の低い素子を挿入してインピーダンスの整合をとるよう
にしている。通常使用されるマイクロストリップライン
で考えてみると、終端開放マイクロストリップライン(
オーブンスタブ)のインピーダンスZosは Zos=−jcot  (βL )       =・
= (1)但しβ−2π/λ λは整合をとろうとしている周波数における主線路上で
の波長(管内波長) Lはマイクロストリップラインの長さ で与えられる。
The input/output impedance of the high frequency transistor does not match the characteristic impedance (50 ohms) of the main line at -G. In order to efficiently amplify electrical signals, it is desirable that the input and output impedances of the transistor match the impedances of each input and output as much as possible, and that reflections at that point be minimized. In particular, the input/output impedance of high-frequency, high-output transistors is much lower than 50 ohms, so a low impedance element is usually inserted in parallel with the input/output main line to match the impedance. If we consider the microstrip line that is normally used, the open-ended microstrip line (
The impedance Zos of the oven stub) is Zos=-jcot (βL) =・
= (1) However, β-2π/λ λ is the wavelength on the main line at the frequency to be matched (wavelength within the pipe), and L is given by the length of the microstrip line.

従ってZosはβLがπ/2、すなわちLがλ/4に近
づくにつれて小さくなり適当な値を選ぶことによりトラ
ンジスタとの整合をとることができる。この方法による
従来の高周波増幅器の代表的構成を第4図に示す。第4
図において101は電界効果トランジスタ(FET) 
、102は入力整合回路基板、104は入力端子に接続
されるマイクロストリップラインで構成された主線路、
105は出力端子ムこ接続されるマイクロストリ2・プ
ラインで構成された主線路、106は前記トランジスタ
と前記入力整合回路基板を接続するワイヤー、107は
前記トランジスタと前記出力整合回路基板を接続するワ
イヤー、301は入力整合回路を形成するオーブンスタ
ブ、302は出力整合回路を形成するオーブンスタブ、
303304はオーブンスタブの長さを調整するための
島状電極、305.306はオーブンスタブと調整用パ
ッドを接続するためのワイヤーである。この構造におい
て、入力整合回路および出力整合回路の調整はオーブン
スタブに調整用パッドをワイヤーで接続することにより
実質的にオーブンスタブの長さを調整することにより行
なっている。
Therefore, Zos becomes smaller as βL approaches π/2, that is, L approaches λ/4, and matching with the transistor can be achieved by selecting an appropriate value. A typical configuration of a conventional high frequency amplifier based on this method is shown in FIG. Fourth
In the figure, 101 is a field effect transistor (FET)
, 102 is an input matching circuit board, 104 is a main line composed of a microstrip line connected to the input terminal,
Reference numeral 105 indicates a main line consisting of a microstrip line connected to the output terminal. Reference numeral 106 indicates a wire connecting the transistor and the input matching circuit board. Reference numeral 107 indicates a wire connecting the transistor and the output matching circuit board. , 301 is an oven stub forming an input matching circuit, 302 is an oven stub forming an output matching circuit,
303304 is an island electrode for adjusting the length of the oven stub, and 305 and 306 are wires for connecting the oven stub and the adjustment pad. In this structure, the input matching circuit and the output matching circuit are adjusted by connecting an adjustment pad to the oven stub with a wire to substantially adjust the length of the oven stub.

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第5図に示す。図において101は電界効果トランジ
スタ(FET)、401は入力整合回路基板、402は
出力整合回路基板、104は入力端子に接続されるマイ
クロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、403は入力インピーダンス整合用チップ
コンデンサ、404は出力インピーダンス整合用チップ
コンデンサで、403゜404のチップコンデンサはと
もに下電極はアースされた台座の上に接続され、上電極
はワイヤーでトランジスタおよび入出力整合回路基板の
主線路マイクロストリップ基板に接続されている。すな
わち、405.406は前記トランジスタと前記チップ
コンデンサを接続するワイヤー、407408は前記チ
ップコンデンサと前記入出力整合回路基板上の主線路マ
イクロストリップラインを接続するワイヤーである。4
09,410は入出力整合を調整するためのバンド、4
11,412は主線路マイクロストリップラインと調整
用バンドを接続するためのワイヤーである。この構造に
おて入出力整合はチップコンデンサとそれを接続してい
るワイヤーのインダクタンスでおもに整合をとるように
し、補助的に入出力整合回路基板において調整用バッド
をワイヤーで接続することにより行なっている。
As a further improvement of this method, one using a matching chip capacitor is known, and a typical structure thereof is shown in FIG. In the figure, 101 is a field effect transistor (FET), 401 is an input matching circuit board, 402 is an output matching circuit board, 104 is a main line composed of a microstrip line connected to an input terminal, and 105 is a main line connected to an output terminal. 403 is a chip capacitor for input impedance matching, 404 is a chip capacitor for output impedance matching, and the chip capacitors 403 and 404 are both connected to a pedestal whose lower electrodes are grounded. , the upper electrode is connected to the transistor and the main line microstrip board of the input/output matching circuit board by a wire. That is, 405 and 406 are wires connecting the transistor and the chip capacitor, and 407408 are wires connecting the chip capacitor and the main line microstrip line on the input/output matching circuit board. 4
09,410 is a band for adjusting input/output matching, 4
11 and 412 are wires for connecting the main line microstrip line and the adjustment band. In this structure, input/output matching is performed primarily by the inductance of the chip capacitor and the wire connecting it, and is supplementarily performed by connecting an adjustment pad with a wire on the input/output matching circuit board. There is.

第6図はその整合状態を示すスミスチャート、第7図は
その等価回路図である。
FIG. 6 is a Smith chart showing the matching state, and FIG. 7 is an equivalent circuit diagram thereof.

発明が解決しようとする課題 しかし、第4図に示した第一の従来例に示す調整方法で
はインピーダンスの低い高周波高出力FETの整合をと
るのは困難である。すなわち、主線路のインピーダンス
は一般に50オームでありこれに対して高周波高出力F
ETのインピータンスは一般に数オームもしくは1オー
ム以下となっている。したがって、これを整合させるた
めには主線路とアースの間にかなり静電容量の大きいコ
ンデンサを挿入する必要がある。図に示したオープンス
タブでこれを実現するためには(1)式から容易に分か
るように、オープンスタブの長さを整合をとろうとして
いる周波数の1/4波長にかなり近い長さにする必要が
ある。しかしオープンスタブのインピーダンスはcot
sLで変化し1/4波長付近ではスタブの長さがわずか
に変化してもその値は大きく変化することになり、実際
の調整はきわめて困難である。したがって第一の従来例
の方法では高周波高出力FETの整合をとるには適して
いない。また第5図に示した第2の従来例に述べた構成
の場合、大きいチップコンデンサを接続するため、第1
の従来例の場合よりもインピーダンスの低い高周波高出
力FETとの整合をとりやすいが、チップコンデンサの
静電容量の値を微調整するのが困難であり、そこで入出
力整合回路基板上にオープンスタブを形成しこのオープ
ンスタブの長さを調整することにより整合微調整を行な
う必要がある。この調整の困難性は第6図のスミスチャ
ートに示す範囲βで特に大きい。
Problems to be Solved by the Invention However, with the adjustment method shown in the first conventional example shown in FIG. 4, it is difficult to match high frequency, high output FETs with low impedance. That is, the impedance of the main line is generally 50 ohms, whereas the high frequency and high output F
The impedance of ET is generally several ohms or less than 1 ohm. Therefore, in order to match this, it is necessary to insert a capacitor with a considerably large capacitance between the main line and the ground. In order to achieve this with the open stub shown in the figure, as can be easily seen from equation (1), the length of the open stub should be very close to 1/4 wavelength of the frequency to be matched. There is a need. However, the impedance of the open stub is cot
sL, and in the vicinity of 1/4 wavelength, even if the length of the stub changes slightly, the value changes greatly, and actual adjustment is extremely difficult. Therefore, the first conventional method is not suitable for matching high frequency, high power FETs. Furthermore, in the case of the configuration described in the second conventional example shown in FIG. 5, in order to connect a large chip capacitor, the first
It is easier to match a high-frequency, high-output FET with lower impedance than in the conventional case, but it is difficult to finely adjust the capacitance value of the chip capacitor, so an open stub is installed on the input/output matching circuit board. It is necessary to finely adjust the alignment by forming an open stub and adjusting the length of this open stub. The difficulty of this adjustment is particularly great in the range β shown in the Smith chart of FIG.

また整合用コンデンサは主線路とアース間に挿入される
ため信号の伝送損失を小さくさせるためには、誘電体損
失などコンデンサとしての損失がきわめて小さいことが
要求され、そのため必然的に高価なものとなる。さらに
製造する上でチップを実装するために工数が増し、また
チップ取り付は部が別に必要なことなどから小型高集積
化が困難であり、その結果製造コストも高くなる。
In addition, matching capacitors are inserted between the main line and the ground, so in order to reduce signal transmission loss, losses such as dielectric loss must be extremely small, and as a result, they are inevitably expensive. Become. Furthermore, the number of man-hours required to mount the chip increases during manufacturing, and a separate part is required for mounting the chip, making it difficult to achieve small size and high integration, resulting in high manufacturing costs.

このように、コンデンサを用いる整合回路においては、
コンデンサの容量値の調整が困難であり、大きな容量値
を用いるときの電気的損失も大きいという第1の課題が
ある。
In this way, in a matching circuit using capacitors,
The first problem is that it is difficult to adjust the capacitance value of the capacitor, and the electrical loss is also large when a large capacitance value is used.

また、整合回路は一枚の基板上にまとめて作成するのが
製造工程上で好ましいが、第5図に示したようにコンデ
ンサを主線路を有する基板外に設けると、組み立て配線
が煩雑になる。コンデンサを基板上に設けるためには、
その基板表面にアス導体が必要で、基板裏面のアース導
体と接続するバイアホール構造が必要となる第2の課題
がある。
Furthermore, it is preferable in terms of the manufacturing process to create the matching circuit all on one board, but if the capacitor is provided outside the board with the main line as shown in Figure 5, the assembly and wiring will be complicated. . In order to install a capacitor on the board,
There is a second problem in that a ground conductor is required on the surface of the board, and a via hole structure is required to connect to the ground conductor on the back surface of the board.

本発明は上記課題を解決するもので、コンデンサを用い
た整合回路でありながら、その容量調整が容易にでき、
また、そのコンデンサのアース接続が容易な整合回路を
提供することを目的とする。
The present invention solves the above problems, and although it is a matching circuit using capacitors, its capacitance can be easily adjusted.
Another object of the present invention is to provide a matching circuit whose capacitor can be easily grounded.

課題を解決するための手段 本発明は上記目的を達成するために、第1の課題解決の
手段は、主線路が設けられた基板上に薄膜コンデンサと
、マイクロストリップラインを設け、前記コンデンサの
一端を前記マイクロストリップラインの一端に直列に接
続し、そのコンデンサの他端をトランジスタの被整合端
子に接続し、前記マイクロストリップラインの他端部分
で長さを選んでアースに接続する構成とする。
Means for Solving the Problems In order to achieve the above object, the present invention provides a first means for solving the problems, in which a thin film capacitor and a microstrip line are provided on a substrate provided with a main line, and one end of the capacitor is provided with a thin film capacitor and a microstrip line. is connected in series to one end of the microstrip line, the other end of the capacitor is connected to the matching terminal of the transistor, and the length of the other end of the microstrip line is selected and connected to ground.

また、第2の課題解決の手段は、主線路が設けられた基
板上に薄膜コンデンサと、終端開放1/4波長のマイク
ロストリップラインを設け、前記コンデンサの一端を前
記マイクロストリップラインの一端に直列に接続し、そ
のコンデンサの他端をトランジスタの被整合端子に接続
した構成とする。
In addition, the second means for solving the problem is to provide a thin film capacitor and an open-ended 1/4 wavelength microstrip line on a substrate provided with a main line, and connect one end of the capacitor in series to one end of the microstrip line. The other end of the capacitor is connected to the matching terminal of the transistor.

作用 本発明は上記した構成により、第1の課題解決の手段は
、薄膜コンデンサとマイクロストリップラインの直列回
路がりアクタンスとして動作し、マイクロストリップラ
インのアース接続位置を変えることで容量値が調整可能
なコンデンサと等価になる。
Operation The present invention has the above configuration, and the first means for solving the problem is that a series circuit of a thin film capacitor and a microstrip line operates as an actance, and the capacitance value can be adjusted by changing the ground connection position of the microstrip line. It becomes equivalent to a capacitor.

また、第2の課題解決の手段は、終端開放174波長マ
イクロストリップラインのインピーダンスがゼロとなり
、コンデンサの一端が等測的にアースに接続された動作
を行なう。
In addition, as a means for solving the second problem, the impedance of the open-ended 174-wavelength microstrip line becomes zero, and one end of the capacitor is isometrically connected to the ground.

実施例 以下、本発明の一実施例の高周波トランジスタの整合回
路について、図面を参照しながら説明する。
EXAMPLE Hereinafter, a matching circuit for a high frequency transistor according to an example of the present invention will be described with reference to the drawings.

第1図は本発明の第1の課題解決の手段の一実施例の整
合回路の構成を示した上面回である。図に示すように、
電界効果トランジスタ(以下、FETと記す)101の
入力端が基板102上の入力主線路を構成するマイクロ
ストリップライン104にワイヤ106で接続され、ト
ランジスタ101の出力端が基板103上の出力主線路
を構成するマイクロストリップライン105にワイヤ1
07で接続される。基板102上に薄膜コンデンサ10
8と、ストリップライン110とを設け、ストリンブラ
イン110の一端はコンデンサ108に接続され、他端
はワイヤ117でアースに接続される。コンデンサ10
8の他端はFETの入力端にワイヤ112で接続される
。また、基板】02のストリップライン104の終端部
から特定の長さの位置の近傍に島状電極114を設け、
ストリンブラインの特定の長さの位置とワイヤ115で
接続している。また、基板103上に薄膜コンデンサ1
09と、ストリップライン111とを設け、ストリップ
ライン111の一端はコンデンサ109に接続され、他
端はワイヤ118でアースに接続される。コンデンサ1
09の他端はFETの出力端にワイヤ113で接続され
る。また、ストリップライン105の入力端部から特定
の長さの位置の近傍に島状電極114を設け、ストリン
プラインの特定の長さの位置とワイヤ116で接続して
いる。上記の各基板はアルミナなどのセラミック基板を
使用して電気的損失を低減し、主線路などの導体材料に
はCr−Auを用い、また、薄膜コンデンサは誘電体材
料に酸化珪素などを用いて、金属−誘電体−金属の積層
構造で構成される。また、トランジスタにはGaAsF
ETを用いた。
FIG. 1 is a top view showing the configuration of a matching circuit according to an embodiment of the first problem solving means of the present invention. As shown in the figure,
The input end of a field effect transistor (hereinafter referred to as FET) 101 is connected to the microstrip line 104 forming the main input line on the substrate 102 by a wire 106, and the output end of the transistor 101 connects to the main output line on the substrate 103. Wire 1 is connected to the constituting microstrip line 105.
Connected at 07. Thin film capacitor 10 on substrate 102
8 and a strip line 110, one end of which is connected to the capacitor 108, and the other end is connected to ground by a wire 117. capacitor 10
The other end of 8 is connected to the input end of the FET by a wire 112. Further, an island-shaped electrode 114 is provided near a position of a specific length from the terminal end of the strip line 104 of the substrate 02,
It is connected to a specific length of the string line by a wire 115. In addition, a thin film capacitor 1 is provided on the substrate 103.
09 and a strip line 111 are provided, one end of the strip line 111 is connected to the capacitor 109, and the other end is connected to ground by a wire 118. capacitor 1
The other end of 09 is connected to the output end of the FET by a wire 113. Further, an island-shaped electrode 114 is provided near a position at a specific length from the input end of the stripline 105, and connected to a position at a specific length of the stripline with a wire 116. Each of the above substrates uses a ceramic substrate such as alumina to reduce electrical loss, Cr-Au is used for the conductor material such as the main line, and thin film capacitors use silicon oxide etc. as the dielectric material. , consisting of a metal-dielectric-metal stacked structure. In addition, the transistor is made of GaAsF.
ET was used.

上記構成の整合回路について、動作を説明する。The operation of the matching circuit having the above configuration will be explained.

本実施例の整合回路は、トランジスタのインピーダンス
が低い場合に対処してC−L−Cの構成とし、比較的大
きな容量値のコンデンサに等価なコンデンサを実現し、
また、その容量値を調整可能としたものである。
The matching circuit of this embodiment has a C-L-C configuration in order to cope with the case where the impedance of the transistor is low, and realizes a capacitor equivalent to a capacitor with a relatively large capacitance.
Further, the capacitance value can be adjusted.

入力の整合回路について説明すると、薄膜コンデンサ1
08にストリップライン110が直列に接続されて2端
子回路が構成される。このストリップラインの電気長は
ワイヤ117をストリップラインに接続されるポイント
を選んで自由に設定でき、したがって、前記2端子回路
のインピーダンスが可変であることになる。すなわち、
前記2端子回路のインピーダンスは Zin=1/jωc+、JωL−jZo・cot(β1
)・・・・・・(2) 但し ω−2πf β−2π/λ fは整合をとろうとしている周波数、 Cは薄膜コンデンサの容量、 Lは接続ワイヤーのインダクタンス、 ZOはストリップラインの特性インピーダンス λは整合をとろうとしている周波数の基板内での波長 1はストリップラインの長さ で与えられる。(2)弐かられかるように、ストリップ
ラインの長さlをアース位置で変えることにより、イン
ピーダンスがほぼ任意に設定でき、インピーダンスZi
nをゼロに近づけることで大容量のコンデンサも実現で
きる。
To explain the input matching circuit, thin film capacitor 1
A strip line 110 is connected in series to 08 to form a two-terminal circuit. The electrical length of this stripline can be freely set by selecting the point at which the wire 117 is connected to the stripline, so that the impedance of the two-terminal circuit is variable. That is,
The impedance of the two-terminal circuit is Zin=1/jωc+, JωL−jZo・cot(β1
)...(2) where ω-2πf β-2π/λ f is the frequency to be matched, C is the capacitance of the thin film capacitor, L is the inductance of the connecting wire, and ZO is the characteristic impedance of the strip line. λ is the wavelength 1 within the substrate of the frequency to be matched, which is given by the length of the strip line. (2) As shown in Figure 2, by changing the length l of the strip line at the ground position, the impedance can be set almost arbitrarily, and the impedance Zi
By bringing n closer to zero, a capacitor with a large capacity can be realized.

また、島状電極114は基板裏面のアース面と対向して
小容量のコンデンサを形成するもので、ワイヤ115で
ストリンブライン104の特定長の位置に接続される。
Further, the island electrode 114 forms a small capacitance capacitor facing the ground plane on the back surface of the substrate, and is connected to a position of a specific length of the string line 104 by a wire 115.

前記特定長のストリップライン部分はインダクタンスと
して動作するので、C−L−Cの整合回路が構成された
ことになる。
Since the strip line portion of the specific length operates as an inductance, a C-L-C matching circuit is constructed.

第2図は実施例の入力端のインピーダンス整合状態を示
すスミスチャートであり、数オームの入力インピーダン
スが主線路のインピーダンス50オムに整合される状態
を示す。
FIG. 2 is a Smith chart showing the impedance matching state at the input end of the embodiment, and shows the state where the input impedance of several ohms is matched to the main line impedance of 50 ohms.

以上の第1の課題解決のための手段の一実施例の整合回
路によれば、基板上に設LJた第1のマイクロストリッ
プラインで構成される入力圧線路の出力端に高周波トラ
ンジスタの入力端をインピーダンス整合して接続する整
合回路において、前記基板上に第2のマイクロストリッ
プラインと、薄膜コンデンサを設け、前記コンデンサを
前記第2のマイクロストリップラインの一端に直列に接
続して2端子回路を構成し、前記トランジスタの入力端
子を前記2端子回路でアースに接続するとともに前記入
力主線路の出力端に接続した構成を有する高周波トラン
ジスタの整合回路とし、ストリップラインのアース接続
端子を変えて電気長を調整して設定することにより、コ
ンデンサの等価的容量を調整することができ、また、大
きい容量値を高周波的低損失で実現できる効果がある。
According to the matching circuit of one embodiment of the means for solving the first problem described above, the input terminal of the high-frequency transistor is connected to the output terminal of the input pressure line constituted by the first microstrip line installed on the substrate. In the matching circuit, a second microstrip line and a thin film capacitor are provided on the substrate, and the capacitor is connected in series to one end of the second microstrip line to form a two-terminal circuit. The input terminal of the transistor is connected to the ground in the two-terminal circuit and connected to the output end of the main input line, and the electrical length is changed by changing the ground connection terminal of the strip line. By adjusting and setting , the equivalent capacitance of the capacitor can be adjusted, and a large capacitance value can be realized with low loss at high frequencies.

第3図は本発明の第2の課題解決手段の一実施例の高周
波トランジスタの整合回路の構成を示す上面図である。
FIG. 3 is a top view showing the configuration of a high frequency transistor matching circuit according to an embodiment of the second problem solving means of the present invention.

第1図に示した共通部分については説明を省略する。入
力の整合回路を構成部分の201は1/4波長終端開放
ストリップラインとしたもので、その動作を説明する出
、終端開放1/4波長ラインが等測的にコンデンサ10
8をアースに接続する。他の動作については第1図の場
合と同しである。また、ストリップライン201および
202の開放端近傍には電気長調整用の調整スタブ20
3が設けられ、ワイヤでラインのP端に接続して、ライ
ンの電気長が正確に1/4波長に設定される。このよう
な島状電極を複数個設けて、ワイヤを直列または並列に
配線することで詳細な調整ができる。他の動作について
は第3図の場合と同しである。
Description of common parts shown in FIG. 1 will be omitted. The component 201 of the input matching circuit is a 1/4 wavelength open-ended strip line.
Connect 8 to ground. Other operations are the same as in FIG. 1. Further, adjustment stubs 20 for electrical length adjustment are provided near the open ends of the strip lines 201 and 202.
3 is provided and connected to the P end of the line with a wire to set the electrical length of the line to exactly 1/4 wavelength. Detailed adjustments can be made by providing a plurality of such island-shaped electrodes and wiring wires in series or in parallel. Other operations are the same as those in FIG. 3.

このように本発明の第2の課題解決の手段の一実施例の
高周波トランジスタの整合回路によれば、基板上に設け
た第1のマイクロストリップラインで構成される入力主
線路の出力端に高周波トランジスタの入力端をインピー
ダンス整合して接続する整合回路において、前記基板上
に材端開放1/4波長の第2のマイクロストリップライ
ンと、薄膜コンデンサを設け、前記コンデンサを前記第
2のマイクロストリップラインの入力端に直列に接続し
、前記トランジスタの入力端を前記コンデンサの入力端
に接続するとともに前記入力主線路の出力端に接続した
構成を有する高周波トランジスタの整合回路とすること
により、基板上に設けたコンデンサを基板にバイアホー
ルを設けることな(等価的にアースに接続することがで
きる。
As described above, according to the high-frequency transistor matching circuit according to an embodiment of the means for solving the second problem of the present invention, high-frequency In a matching circuit that connects input terminals of transistors with impedance matching, a second microstrip line with an open end 1/4 wavelength and a thin film capacitor are provided on the substrate, and the capacitor is connected to the second microstrip line. By forming a matching circuit of high-frequency transistors having a configuration in which the input terminal of the transistor is connected in series to the input terminal of the transistor, the input terminal of the transistor is connected to the input terminal of the capacitor, and the output terminal of the main input line is connected. The provided capacitor can be connected to ground (equivalently, without providing a via hole on the board).

以上、入力端の整合回路について行なったが、出力端の
整合回路の構成および動作は入力端整台と同様であるの
で、ここでは省略する。
The above description has been made regarding the matching circuit at the input end, but since the configuration and operation of the matching circuit at the output end are similar to those of the input end adjustment table, the description thereof will be omitted here.

なお、上記の第1の課題解決の手段と第2の課題解決の
手段とを、トランジスタの入力端止出力端で使い分けて
使用できることは言うまでもない。
It goes without saying that the means for solving the first problem and the means for solving the second problem described above can be used selectively at the input terminal and the output terminal of the transistor.

発明の効果 以上の実施例から明らかなように、基板上に設けた第1
のマイクロストリップラインで構成される入力主線路の
出力端に高周波トランジスタの入力端をインピーダンス
整合して接続する整合回路において、前記基板上に第2
のマイクロストリップラインと、薄膜コンデンサを設け
、前記コンデンサを前記第2のマイクロストリ、プライ
ンの一端に直列に接続して2端子回路を構成し、前記ト
ランジスタの入力端を前記2@子回路でアースに接続す
るとともに前記入力玉線昂の出力端Cコ接続した構成を
有する高周波トランジスタの整合回路とすることにより
、コンデンサの容量値を等価的に調整でき、また、大き
い容量値のコンデンサを等価的に得ることができる効果
がある。
Effects of the invention As is clear from the above embodiments, the first
In a matching circuit that connects the input end of a high-frequency transistor to the output end of a main input line consisting of a microstrip line with impedance matching, a second
A microstrip line and a thin film capacitor are provided, and the capacitor is connected in series to one end of the second microstrip line to form a two-terminal circuit, and the input terminal of the transistor is grounded by the second child circuit. By using a matching circuit of high frequency transistors having a configuration in which the output terminal C of the input ball wire is connected to There are effects that can be obtained.

また、基板上に設けた第1のマイクロストリノプライン
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放1/4波長の第2のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第2のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの入力端を前記
コンデンサの入力端に接続するとともに前記入力主線路
の出力端に接続した構成を有する高周波トランジスタの
整合回路とすることにより、基板にバイアホール構造を
設けることなくコンデンサを基板等価的にアースに接続
することができる。
In addition, in a matching circuit that connects the input end of a high-frequency transistor to the output end of the input main line constituted by the first microstrino pline provided on the substrate with impedance matching, the termination is open 1/4 on the substrate. A second microstrip line with a wavelength and a thin film capacitor are provided, the capacitor is connected in series to the input end of the second microstrip line, the input end of the transistor is connected to the input end of the capacitor, and the By using a matching circuit of high frequency transistors connected to the output end of the main input line, the capacitor can be connected to the ground equivalently to the substrate without providing a via hole structure on the substrate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の課題解決の手段の一実施例の高
周波トランジスタの整合回路の構成を示す上面図、第2
図は第1図の実施例の入力端の整合状態を示すスミスチ
ャート、第3回は本発明の第2の課題解決の手段の一実
施例の高周波トランジスタの整合回路の構成を示す上面
図、第4図は従来の高周波トランジスタの整合回路の構
成を示す上面図、第5図は従来の他の高周波トランジス
タの整合回路の構成を示す上面図、第6図は第5図の回
路の整合状態を示すスミスチャート、第7図は第5図の
回路の等価回路図である。 101・・・・・・高周波トランジスタ、102・・・
・・・基板、104・・・・・・入力主線路、106・
・・・・・ワイヤ(トランジスタの入力端を入力主線路
の出力端に接続するワイヤ)、108・・・・・・薄膜
コンデンサ、110・・・・・・第2のマイクロストリ
ップライン、112・・・・・・ワイヤ(コンデンサを
トランジスタの入力端に接続するワイヤL117・・・
・・・ワイヤ(第2のマイクロストリップラインの一端
をアースに接続するワイヤ)。 代理人の氏名 弁理士 粟野重孝 はか1名1図 基mVトランじl夕 1版 入力1捧(資) りIY(1ラリ向屹入力劃整−λ〃11乳tトの1力綿
1;膵)介■クワけ〕51龍]J斜7 オフーフイ7Dス)、り町7°ライν ’7k(IJテ’Q6C’i:29n入174 +=(
nlTiクイT)ワイマI’X”26マイ70スL’ル
、ゴラインリー嬬)了−ス1:5NlsラクイY)第 図
FIG. 1 is a top view showing the configuration of a high-frequency transistor matching circuit according to an embodiment of the means for solving the first problem of the present invention, and FIG.
The figure is a Smith chart showing the matching state of the input end of the embodiment of FIG. Figure 4 is a top view showing the configuration of a matching circuit for a conventional high frequency transistor, Figure 5 is a top view showing the configuration of a matching circuit for another conventional high frequency transistor, and Figure 6 is a matching state of the circuit in Figure 5. 7 is an equivalent circuit diagram of the circuit shown in FIG. 5. 101...High frequency transistor, 102...
... Board, 104 ... Input main line, 106.
... wire (wire connecting the input end of the transistor to the output end of the input main line), 108 ... thin film capacitor, 110 ... second microstrip line, 112 ... ...Wire (wire L117 that connects the capacitor to the input terminal of the transistor...
...Wire (wire that connects one end of the second microstrip line to ground). Name of agent Patent attorney Shigetaka Awano 1 person 1 image base mV transcription 1 version input 1 contribution (fund) ; Pancreas) Interchange■Kuake] 51 Dragon] J diagonal 7 Ohuhui 7Dsu), Richo 7° lie ν '7k (IJ Te'Q6C'i: 29n included 174 +=(
nlTi Quit T) Waima I'X" 26 My 70s L'le, Goline Lee Yu) Ryo-su 1:5Nls Easy Y) Fig.

Claims (5)

【特許請求の範囲】[Claims] (1)基板上に設けた第1のマイクロストリップライン
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に第2のマイクロストリップライン
と、薄膜コンデンサを設け、前記コンデンサを前記第2
のマイクロストリップラインの一端に直列に接続して2
端子回路を構成し、前記トランジスタの入力端を前記2
端子回路でアースに接続するとともに前記入力主線路の
出力端に接続した構成を有する高周波トランジスタの整
合回路。
(1) In a matching circuit that connects the input end of a high-frequency transistor to the output end of a main input line consisting of a first microstrip line provided on a substrate with impedance matching, a second microstrip line is provided on the substrate. a line and a thin film capacitor, and connect the capacitor to the second
Connect in series to one end of the microstrip line.
A terminal circuit is configured, and the input terminal of the transistor is connected to the second terminal circuit.
A matching circuit of high frequency transistors having a configuration in which the terminal circuit is connected to ground and also connected to the output end of the main input line.
(2)基板上に設けた第1のマイクロストリップライン
で構成される出力主線路の入力端に高周波トランジスタ
の出力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に第2のマイクロストリップライン
と、薄膜コンデンサを設け、前記コンデンサを前記第2
のマイクロストリップラインの一端に直列に接続して2
端子回路を構成し、前記トランジスタの出力端を前記2
端子回路でアースに接続するとともに前記出力主線路の
入力端に接続した構成を有する高周波トランジスタの整
合回路。
(2) In a matching circuit in which the output end of a high-frequency transistor is impedance matched and connected to the input end of an output main line consisting of a first microstrip line provided on a substrate, a second microstrip line is provided on the substrate. a line and a thin film capacitor, and connect the capacitor to the second
Connect in series to one end of the microstrip line.
A terminal circuit is configured, and the output terminal of the transistor is connected to the second terminal.
A matching circuit of high frequency transistors having a configuration in which a terminal circuit is connected to ground and also connected to an input end of the main output line.
(3)基板上に設けた第1のマイクロストリップライン
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放1/4波長の第2のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第2のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの入力端を前記
コンデンサの入力端に接続するとともに前記入力主線路
の出力端に接続した構成を有する高周波トランジスタの
整合回路。
(3) In a matching circuit in which the input end of a high-frequency transistor is impedance matched and connected to the output end of the input main line constituted by a first microstrip line provided on the board, the termination is open 1/4 on the board. A second microstrip line with a wavelength and a thin film capacitor are provided, the capacitor is connected in series to the input end of the second microstrip line, the input end of the transistor is connected to the input end of the capacitor, and the A matching circuit of high-frequency transistors connected to the output end of the main input line.
(4)基板上に設けた第1のマイクロストリップライン
で構成される出力主線路の入力端に高周波トランジスタ
の出力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放1/4波長の第2のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第2のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの出力端を前記
コンデンサの入力端に接続するとともに前記出力主線路
の入力端に接続した構成を有する高周波トランジスタの
整合回路。
(4) In a matching circuit in which the output end of a high-frequency transistor is impedance matched and connected to the input end of an output main line constituted by a first microstrip line provided on a substrate, 1/4 of the termination is open on the substrate. A second microstrip line of wavelength and a thin film capacitor are provided, the capacitor is connected in series to the input end of the second microstrip line, the output end of the transistor is connected to the input end of the capacitor, and the A matching circuit of high-frequency transistors connected to the input end of the main output line.
(5)終端開放1/4波長ストリップラインの開放端近
傍に管内長調整用の島状電極を備えた請求項(3)また
は(4)記載の高周波トランジスタの整合回路。
(5) The high-frequency transistor matching circuit according to claim (3) or (4), further comprising an island-like electrode for adjusting the length of the tube near the open end of the open-ended quarter-wavelength strip line.
JP2169020A 1990-06-27 1990-06-27 High frequency transistor matching circuit Pending JPH0457502A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2169020A JPH0457502A (en) 1990-06-27 1990-06-27 High frequency transistor matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2169020A JPH0457502A (en) 1990-06-27 1990-06-27 High frequency transistor matching circuit

Publications (1)

Publication Number Publication Date
JPH0457502A true JPH0457502A (en) 1992-02-25

Family

ID=15878842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2169020A Pending JPH0457502A (en) 1990-06-27 1990-06-27 High frequency transistor matching circuit

Country Status (1)

Country Link
JP (1) JPH0457502A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363060A (en) * 1992-08-12 1994-11-08 Mitsubishi Denki Kabushiki Kaisha Microwave amplifier
WO2019186881A1 (en) * 2018-03-29 2019-10-03 三菱電機株式会社 Monolithic microwave integrated circuit and high frequency amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363060A (en) * 1992-08-12 1994-11-08 Mitsubishi Denki Kabushiki Kaisha Microwave amplifier
WO2019186881A1 (en) * 2018-03-29 2019-10-03 三菱電機株式会社 Monolithic microwave integrated circuit and high frequency amplifier
JPWO2019186881A1 (en) * 2018-03-29 2020-04-30 三菱電機株式会社 Method for manufacturing monolithic microwave integrated circuit

Similar Documents

Publication Publication Date Title
US5528203A (en) Coplanar waveguide-mounted flip chip
US7414493B1 (en) System including a high directivity ultra-compact coupler
JP2002335136A (en) High frequency semiconductor device
CN112583373B (en) A band-pass filter chip with frequency-dependent complex source and load
JPH0457502A (en) High frequency transistor matching circuit
JP3004882B2 (en) Spiral inductor, microwave amplifier circuit and microwave amplifier
JP3430060B2 (en) High frequency semiconductor device
JPH0366205A (en) High frequency transistor matching circuit
JPH0366211A (en) Matching circuit for high frequency transistor
JP2003110381A (en) Semiconductor device
JPH04287507A (en) Field effect transistor amplifier
JPH0366210A (en) Matching circuit for high frequency transistor
JPH0366207A (en) Matching circuit for high frequency transistor
JPH0376301A (en) Impedance conversion circuit
JPH0366203A (en) Matching circuit for high frequency transistor
JPS6251814A (en) Amplifier
JP5788784B2 (en) Differential circuit
JP3224932B2 (en) High frequency circuit
JPH0366209A (en) High frequency transistor matching circuit
JPH04322502A (en) Distributed constant type matching circuit
JPS5811746B2 (en) Ultra high frequency transistor amplifier
JPH02108303A (en) Directional coupler
JPH05206762A (en) Internal matching circuit for fet high frequency amplifier
WO2003088480A1 (en) Broad band impedance matching device
JPH0366208A (en) Matching circuit for high frequency transistor