JPH0457502A - 高周波トランジスタの整合回路 - Google Patents
高周波トランジスタの整合回路Info
- Publication number
- JPH0457502A JPH0457502A JP2169020A JP16902090A JPH0457502A JP H0457502 A JPH0457502 A JP H0457502A JP 2169020 A JP2169020 A JP 2169020A JP 16902090 A JP16902090 A JP 16902090A JP H0457502 A JPH0457502 A JP H0457502A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- line
- input
- matching circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波高出力増幅器に使用するトランジスタの
入出力インピーダンスを容易にかつ安価に調整できる高
周波トランジスタの整合回路に関する。
入出力インピーダンスを容易にかつ安価に調整できる高
周波トランジスタの整合回路に関する。
従来の技術
近年、電波利用の通信機器が増加し、高周波の電力増幅
も需要性が増大している。
も需要性が増大している。
高周波用トランジスタの入出力インピーダンスは−Ｇに
主線路の特性インピーダンス（５０オーム）に一致しな
い。電気信号を効率よく増幅するためには、トランジス
タの入出力インピーダンスと入出力各々のインピーダン
スができるだけ一致し、その点における反射ができるだ
け少なくなるのが望ましい。特に高周波高出力トランジ
スタの入出力インピーダンスは５０オームよりもはるか
に低いので、通常入出力主線路の並列にインピーダンス
の低い素子を挿入してインピーダンスの整合をとるよう
にしている。通常使用されるマイクロストリップライン
で考えてみると、終端開放マイクロストリップライン（
オーブンスタブ）のインピーダンスＺｏｓは Ｚｏｓ＝−ｊｃｏｔ （βＬ ） ＝・
＝ （１）但しβ−２π／λ λは整合をとろうとしている周波数における主線路上で
の波長（管内波長） Ｌはマイクロストリップラインの長さ で与えられる。
主線路の特性インピーダンス（５０オーム）に一致しな
い。電気信号を効率よく増幅するためには、トランジス
タの入出力インピーダンスと入出力各々のインピーダン
スができるだけ一致し、その点における反射ができるだ
け少なくなるのが望ましい。特に高周波高出力トランジ
スタの入出力インピーダンスは５０オームよりもはるか
に低いので、通常入出力主線路の並列にインピーダンス
の低い素子を挿入してインピーダンスの整合をとるよう
にしている。通常使用されるマイクロストリップライン
で考えてみると、終端開放マイクロストリップライン（
オーブンスタブ）のインピーダンスＺｏｓは Ｚｏｓ＝−ｊｃｏｔ （βＬ ） ＝・
＝ （１）但しβ−２π／λ λは整合をとろうとしている周波数における主線路上で
の波長（管内波長） Ｌはマイクロストリップラインの長さ で与えられる。
従ってＺｏｓはβＬがπ／２、すなわちＬがλ／４に近
づくにつれて小さくなり適当な値を選ぶことによりトラ
ンジスタとの整合をとることができる。この方法による
従来の高周波増幅器の代表的構成を第４図に示す。第４
図において１０１は電界効果トランジスタ（ＦＥＴ）
、１０２は入力整合回路基板、１０４は入力端子に接続
されるマイクロストリップラインで構成された主線路、
１０５は出力端子ムこ接続されるマイクロストリ２・プ
ラインで構成された主線路、１０６は前記トランジスタ
と前記入力整合回路基板を接続するワイヤー、１０７は
前記トランジスタと前記出力整合回路基板を接続するワ
イヤー、３０１は入力整合回路を形成するオーブンスタ
ブ、３０２は出力整合回路を形成するオーブンスタブ、
３０３３０４はオーブンスタブの長さを調整するための
島状電極、３０５．３０６はオーブンスタブと調整用パ
ッドを接続するためのワイヤーである。この構造におい
て、入力整合回路および出力整合回路の調整はオーブン
スタブに調整用パッドをワイヤーで接続することにより
実質的にオーブンスタブの長さを調整することにより行
なっている。
づくにつれて小さくなり適当な値を選ぶことによりトラ
ンジスタとの整合をとることができる。この方法による
従来の高周波増幅器の代表的構成を第４図に示す。第４
図において１０１は電界効果トランジスタ（ＦＥＴ）
、１０２は入力整合回路基板、１０４は入力端子に接続
されるマイクロストリップラインで構成された主線路、
１０５は出力端子ムこ接続されるマイクロストリ２・プ
ラインで構成された主線路、１０６は前記トランジスタ
と前記入力整合回路基板を接続するワイヤー、１０７は
前記トランジスタと前記出力整合回路基板を接続するワ
イヤー、３０１は入力整合回路を形成するオーブンスタ
ブ、３０２は出力整合回路を形成するオーブンスタブ、
３０３３０４はオーブンスタブの長さを調整するための
島状電極、３０５．３０６はオーブンスタブと調整用パ
ッドを接続するためのワイヤーである。この構造におい
て、入力整合回路および出力整合回路の調整はオーブン
スタブに調整用パッドをワイヤーで接続することにより
実質的にオーブンスタブの長さを調整することにより行
なっている。
この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第５図に示す。図において１０１は電界効果トランジ
スタ（ＦＥＴ）、４０１は入力整合回路基板、４０２は
出力整合回路基板、１０４は入力端子に接続されるマイ
クロストリップラインで構成された主線路、１０５は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、４０３は入力インピーダンス整合用チップ
コンデンサ、４０４は出力インピーダンス整合用チップ
コンデンサで、４０３゜４０４のチップコンデンサはと
もに下電極はアースされた台座の上に接続され、上電極
はワイヤーでトランジスタおよび入出力整合回路基板の
主線路マイクロストリップ基板に接続されている。すな
わち、４０５．４０６は前記トランジスタと前記チップ
コンデンサを接続するワイヤー、４０７４０８は前記チ
ップコンデンサと前記入出力整合回路基板上の主線路マ
イクロストリップラインを接続するワイヤーである。４
０９，４１０は入出力整合を調整するためのバンド、４
１１，４１２は主線路マイクロストリップラインと調整
用バンドを接続するためのワイヤーである。この構造に
おて入出力整合はチップコンデンサとそれを接続してい
るワイヤーのインダクタンスでおもに整合をとるように
し、補助的に入出力整合回路基板において調整用バッド
をワイヤーで接続することにより行なっている。
ンデンサを用いたものが知られており、その代表的構造
を第５図に示す。図において１０１は電界効果トランジ
スタ（ＦＥＴ）、４０１は入力整合回路基板、４０２は
出力整合回路基板、１０４は入力端子に接続されるマイ
クロストリップラインで構成された主線路、１０５は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、４０３は入力インピーダンス整合用チップ
コンデンサ、４０４は出力インピーダンス整合用チップ
コンデンサで、４０３゜４０４のチップコンデンサはと
もに下電極はアースされた台座の上に接続され、上電極
はワイヤーでトランジスタおよび入出力整合回路基板の
主線路マイクロストリップ基板に接続されている。すな
わち、４０５．４０６は前記トランジスタと前記チップ
コンデンサを接続するワイヤー、４０７４０８は前記チ
ップコンデンサと前記入出力整合回路基板上の主線路マ
イクロストリップラインを接続するワイヤーである。４
０９，４１０は入出力整合を調整するためのバンド、４
１１，４１２は主線路マイクロストリップラインと調整
用バンドを接続するためのワイヤーである。この構造に
おて入出力整合はチップコンデンサとそれを接続してい
るワイヤーのインダクタンスでおもに整合をとるように
し、補助的に入出力整合回路基板において調整用バッド
をワイヤーで接続することにより行なっている。
第６図はその整合状態を示すスミスチャート、第７図は
その等価回路図である。
その等価回路図である。
発明が解決しようとする課題
しかし、第４図に示した第一の従来例に示す調整方法で
はインピーダンスの低い高周波高出力ＦＥＴの整合をと
るのは困難である。すなわち、主線路のインピーダンス
は一般に５０オームでありこれに対して高周波高出力Ｆ
ＥＴのインピータンスは一般に数オームもしくは１オー
ム以下となっている。したがって、これを整合させるた
めには主線路とアースの間にかなり静電容量の大きいコ
ンデンサを挿入する必要がある。図に示したオープンス
タブでこれを実現するためには（１）式から容易に分か
るように、オープンスタブの長さを整合をとろうとして
いる周波数の１／４波長にかなり近い長さにする必要が
ある。しかしオープンスタブのインピーダンスはｃｏｔ
ｓＬで変化し１／４波長付近ではスタブの長さがわずか
に変化してもその値は大きく変化することになり、実際
の調整はきわめて困難である。したがって第一の従来例
の方法では高周波高出力ＦＥＴの整合をとるには適して
いない。また第５図に示した第２の従来例に述べた構成
の場合、大きいチップコンデンサを接続するため、第１
の従来例の場合よりもインピーダンスの低い高周波高出
力ＦＥＴとの整合をとりやすいが、チップコンデンサの
静電容量の値を微調整するのが困難であり、そこで入出
力整合回路基板上にオープンスタブを形成しこのオープ
ンスタブの長さを調整することにより整合微調整を行な
う必要がある。この調整の困難性は第６図のスミスチャ
ートに示す範囲βで特に大きい。
はインピーダンスの低い高周波高出力ＦＥＴの整合をと
るのは困難である。すなわち、主線路のインピーダンス
は一般に５０オームでありこれに対して高周波高出力Ｆ
ＥＴのインピータンスは一般に数オームもしくは１オー
ム以下となっている。したがって、これを整合させるた
めには主線路とアースの間にかなり静電容量の大きいコ
ンデンサを挿入する必要がある。図に示したオープンス
タブでこれを実現するためには（１）式から容易に分か
るように、オープンスタブの長さを整合をとろうとして
いる周波数の１／４波長にかなり近い長さにする必要が
ある。しかしオープンスタブのインピーダンスはｃｏｔ
ｓＬで変化し１／４波長付近ではスタブの長さがわずか
に変化してもその値は大きく変化することになり、実際
の調整はきわめて困難である。したがって第一の従来例
の方法では高周波高出力ＦＥＴの整合をとるには適して
いない。また第５図に示した第２の従来例に述べた構成
の場合、大きいチップコンデンサを接続するため、第１
の従来例の場合よりもインピーダンスの低い高周波高出
力ＦＥＴとの整合をとりやすいが、チップコンデンサの
静電容量の値を微調整するのが困難であり、そこで入出
力整合回路基板上にオープンスタブを形成しこのオープ
ンスタブの長さを調整することにより整合微調整を行な
う必要がある。この調整の困難性は第６図のスミスチャ
ートに示す範囲βで特に大きい。
また整合用コンデンサは主線路とアース間に挿入される
ため信号の伝送損失を小さくさせるためには、誘電体損
失などコンデンサとしての損失がきわめて小さいことが
要求され、そのため必然的に高価なものとなる。さらに
製造する上でチップを実装するために工数が増し、また
チップ取り付は部が別に必要なことなどから小型高集積
化が困難であり、その結果製造コストも高くなる。
ため信号の伝送損失を小さくさせるためには、誘電体損
失などコンデンサとしての損失がきわめて小さいことが
要求され、そのため必然的に高価なものとなる。さらに
製造する上でチップを実装するために工数が増し、また
チップ取り付は部が別に必要なことなどから小型高集積
化が困難であり、その結果製造コストも高くなる。
このように、コンデンサを用いる整合回路においては、
コンデンサの容量値の調整が困難であり、大きな容量値
を用いるときの電気的損失も大きいという第１の課題が
ある。
コンデンサの容量値の調整が困難であり、大きな容量値
を用いるときの電気的損失も大きいという第１の課題が
ある。
また、整合回路は一枚の基板上にまとめて作成するのが
製造工程上で好ましいが、第５図に示したようにコンデ
ンサを主線路を有する基板外に設けると、組み立て配線
が煩雑になる。コンデンサを基板上に設けるためには、
その基板表面にアス導体が必要で、基板裏面のアース導
体と接続するバイアホール構造が必要となる第２の課題
がある。
製造工程上で好ましいが、第５図に示したようにコンデ
ンサを主線路を有する基板外に設けると、組み立て配線
が煩雑になる。コンデンサを基板上に設けるためには、
その基板表面にアス導体が必要で、基板裏面のアース導
体と接続するバイアホール構造が必要となる第２の課題
がある。
本発明は上記課題を解決するもので、コンデンサを用い
た整合回路でありながら、その容量調整が容易にでき、
また、そのコンデンサのアース接続が容易な整合回路を
提供することを目的とする。
た整合回路でありながら、その容量調整が容易にでき、
また、そのコンデンサのアース接続が容易な整合回路を
提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、第１の課題解決の
手段は、主線路が設けられた基板上に薄膜コンデンサと
、マイクロストリップラインを設け、前記コンデンサの
一端を前記マイクロストリップラインの一端に直列に接
続し、そのコンデンサの他端をトランジスタの被整合端
子に接続し、前記マイクロストリップラインの他端部分
で長さを選んでアースに接続する構成とする。
手段は、主線路が設けられた基板上に薄膜コンデンサと
、マイクロストリップラインを設け、前記コンデンサの
一端を前記マイクロストリップラインの一端に直列に接
続し、そのコンデンサの他端をトランジスタの被整合端
子に接続し、前記マイクロストリップラインの他端部分
で長さを選んでアースに接続する構成とする。
また、第２の課題解決の手段は、主線路が設けられた基
板上に薄膜コンデンサと、終端開放１／４波長のマイク
ロストリップラインを設け、前記コンデンサの一端を前
記マイクロストリップラインの一端に直列に接続し、そ
のコンデンサの他端をトランジスタの被整合端子に接続
した構成とする。
板上に薄膜コンデンサと、終端開放１／４波長のマイク
ロストリップラインを設け、前記コンデンサの一端を前
記マイクロストリップラインの一端に直列に接続し、そ
のコンデンサの他端をトランジスタの被整合端子に接続
した構成とする。
作用
本発明は上記した構成により、第１の課題解決の手段は
、薄膜コンデンサとマイクロストリップラインの直列回
路がりアクタンスとして動作し、マイクロストリップラ
インのアース接続位置を変えることで容量値が調整可能
なコンデンサと等価になる。
、薄膜コンデンサとマイクロストリップラインの直列回
路がりアクタンスとして動作し、マイクロストリップラ
インのアース接続位置を変えることで容量値が調整可能
なコンデンサと等価になる。
また、第２の課題解決の手段は、終端開放１７４波長マ
イクロストリップラインのインピーダンスがゼロとなり
、コンデンサの一端が等測的にアースに接続された動作
を行なう。
イクロストリップラインのインピーダンスがゼロとなり
、コンデンサの一端が等測的にアースに接続された動作
を行なう。
実施例
以下、本発明の一実施例の高周波トランジスタの整合回
路について、図面を参照しながら説明する。
路について、図面を参照しながら説明する。
第１図は本発明の第１の課題解決の手段の一実施例の整
合回路の構成を示した上面回である。図に示すように、
電界効果トランジスタ（以下、ＦＥＴと記す）１０１の
入力端が基板１０２上の入力主線路を構成するマイクロ
ストリップライン１０４にワイヤ１０６で接続され、ト
ランジスタ１０１の出力端が基板１０３上の出力主線路
を構成するマイクロストリップライン１０５にワイヤ１
０７で接続される。基板１０２上に薄膜コンデンサ１０
８と、ストリップライン１１０とを設け、ストリンブラ
イン１１０の一端はコンデンサ１０８に接続され、他端
はワイヤ１１７でアースに接続される。コンデンサ１０
８の他端はＦＥＴの入力端にワイヤ１１２で接続される
。また、基板】０２のストリップライン１０４の終端部
から特定の長さの位置の近傍に島状電極１１４を設け、
ストリンブラインの特定の長さの位置とワイヤ１１５で
接続している。また、基板１０３上に薄膜コンデンサ１
０９と、ストリップライン１１１とを設け、ストリップ
ライン１１１の一端はコンデンサ１０９に接続され、他
端はワイヤ１１８でアースに接続される。コンデンサ１
０９の他端はＦＥＴの出力端にワイヤ１１３で接続され
る。また、ストリップライン１０５の入力端部から特定
の長さの位置の近傍に島状電極１１４を設け、ストリン
プラインの特定の長さの位置とワイヤ１１６で接続して
いる。上記の各基板はアルミナなどのセラミック基板を
使用して電気的損失を低減し、主線路などの導体材料に
はＣｒ−Ａｕを用い、また、薄膜コンデンサは誘電体材
料に酸化珪素などを用いて、金属−誘電体−金属の積層
構造で構成される。また、トランジスタにはＧａＡｓＦ
ＥＴを用いた。
合回路の構成を示した上面回である。図に示すように、
電界効果トランジスタ（以下、ＦＥＴと記す）１０１の
入力端が基板１０２上の入力主線路を構成するマイクロ
ストリップライン１０４にワイヤ１０６で接続され、ト
ランジスタ１０１の出力端が基板１０３上の出力主線路
を構成するマイクロストリップライン１０５にワイヤ１
０７で接続される。基板１０２上に薄膜コンデンサ１０
８と、ストリップライン１１０とを設け、ストリンブラ
イン１１０の一端はコンデンサ１０８に接続され、他端
はワイヤ１１７でアースに接続される。コンデンサ１０
８の他端はＦＥＴの入力端にワイヤ１１２で接続される
。また、基板】０２のストリップライン１０４の終端部
から特定の長さの位置の近傍に島状電極１１４を設け、
ストリンブラインの特定の長さの位置とワイヤ１１５で
接続している。また、基板１０３上に薄膜コンデンサ１
０９と、ストリップライン１１１とを設け、ストリップ
ライン１１１の一端はコンデンサ１０９に接続され、他
端はワイヤ１１８でアースに接続される。コンデンサ１
０９の他端はＦＥＴの出力端にワイヤ１１３で接続され
る。また、ストリップライン１０５の入力端部から特定
の長さの位置の近傍に島状電極１１４を設け、ストリン
プラインの特定の長さの位置とワイヤ１１６で接続して
いる。上記の各基板はアルミナなどのセラミック基板を
使用して電気的損失を低減し、主線路などの導体材料に
はＣｒ−Ａｕを用い、また、薄膜コンデンサは誘電体材
料に酸化珪素などを用いて、金属−誘電体−金属の積層
構造で構成される。また、トランジスタにはＧａＡｓＦ
ＥＴを用いた。
上記構成の整合回路について、動作を説明する。
本実施例の整合回路は、トランジスタのインピーダンス
が低い場合に対処してＣ−Ｌ−Ｃの構成とし、比較的大
きな容量値のコンデンサに等価なコンデンサを実現し、
また、その容量値を調整可能としたものである。
が低い場合に対処してＣ−Ｌ−Ｃの構成とし、比較的大
きな容量値のコンデンサに等価なコンデンサを実現し、
また、その容量値を調整可能としたものである。
入力の整合回路について説明すると、薄膜コンデンサ１
０８にストリップライン１１０が直列に接続されて２端
子回路が構成される。このストリップラインの電気長は
ワイヤ１１７をストリップラインに接続されるポイント
を選んで自由に設定でき、したがって、前記２端子回路
のインピーダンスが可変であることになる。すなわち、
前記２端子回路のインピーダンスは Ｚｉｎ＝１／ｊωｃ＋、ＪωＬ−ｊＺｏ・ｃｏｔ（β１
）・・・・・・（２） 但し ω−２πｆ β−２π／λ ｆは整合をとろうとしている周波数、 Ｃは薄膜コンデンサの容量、 Ｌは接続ワイヤーのインダクタンス、 ＺＯはストリップラインの特性インピーダンス λは整合をとろうとしている周波数の基板内での波長 １はストリップラインの長さ で与えられる。（２）弐かられかるように、ストリップ
ラインの長さｌをアース位置で変えることにより、イン
ピーダンスがほぼ任意に設定でき、インピーダンスＺｉ
ｎをゼロに近づけることで大容量のコンデンサも実現で
きる。
０８にストリップライン１１０が直列に接続されて２端
子回路が構成される。このストリップラインの電気長は
ワイヤ１１７をストリップラインに接続されるポイント
を選んで自由に設定でき、したがって、前記２端子回路
のインピーダンスが可変であることになる。すなわち、
前記２端子回路のインピーダンスは Ｚｉｎ＝１／ｊωｃ＋、ＪωＬ−ｊＺｏ・ｃｏｔ（β１
）・・・・・・（２） 但し ω−２πｆ β−２π／λ ｆは整合をとろうとしている周波数、 Ｃは薄膜コンデンサの容量、 Ｌは接続ワイヤーのインダクタンス、 ＺＯはストリップラインの特性インピーダンス λは整合をとろうとしている周波数の基板内での波長 １はストリップラインの長さ で与えられる。（２）弐かられかるように、ストリップ
ラインの長さｌをアース位置で変えることにより、イン
ピーダンスがほぼ任意に設定でき、インピーダンスＺｉ
ｎをゼロに近づけることで大容量のコンデンサも実現で
きる。
また、島状電極１１４は基板裏面のアース面と対向して
小容量のコンデンサを形成するもので、ワイヤ１１５で
ストリンブライン１０４の特定長の位置に接続される。
小容量のコンデンサを形成するもので、ワイヤ１１５で
ストリンブライン１０４の特定長の位置に接続される。
前記特定長のストリップライン部分はインダクタンスと
して動作するので、Ｃ−Ｌ−Ｃの整合回路が構成された
ことになる。
して動作するので、Ｃ−Ｌ−Ｃの整合回路が構成された
ことになる。
第２図は実施例の入力端のインピーダンス整合状態を示
すスミスチャートであり、数オームの入力インピーダン
スが主線路のインピーダンス５０オムに整合される状態
を示す。
すスミスチャートであり、数オームの入力インピーダン
スが主線路のインピーダンス５０オムに整合される状態
を示す。
以上の第１の課題解決のための手段の一実施例の整合回
路によれば、基板上に設ＬＪた第１のマイクロストリッ
プラインで構成される入力圧線路の出力端に高周波トラ
ンジスタの入力端をインピーダンス整合して接続する整
合回路において、前記基板上に第２のマイクロストリッ
プラインと、薄膜コンデンサを設け、前記コンデンサを
前記第２のマイクロストリップラインの一端に直列に接
続して２端子回路を構成し、前記トランジスタの入力端
子を前記２端子回路でアースに接続するとともに前記入
力主線路の出力端に接続した構成を有する高周波トラン
ジスタの整合回路とし、ストリップラインのアース接続
端子を変えて電気長を調整して設定することにより、コ
ンデンサの等価的容量を調整することができ、また、大
きい容量値を高周波的低損失で実現できる効果がある。
路によれば、基板上に設ＬＪた第１のマイクロストリッ
プラインで構成される入力圧線路の出力端に高周波トラ
ンジスタの入力端をインピーダンス整合して接続する整
合回路において、前記基板上に第２のマイクロストリッ
プラインと、薄膜コンデンサを設け、前記コンデンサを
前記第２のマイクロストリップラインの一端に直列に接
続して２端子回路を構成し、前記トランジスタの入力端
子を前記２端子回路でアースに接続するとともに前記入
力主線路の出力端に接続した構成を有する高周波トラン
ジスタの整合回路とし、ストリップラインのアース接続
端子を変えて電気長を調整して設定することにより、コ
ンデンサの等価的容量を調整することができ、また、大
きい容量値を高周波的低損失で実現できる効果がある。
第３図は本発明の第２の課題解決手段の一実施例の高周
波トランジスタの整合回路の構成を示す上面図である。
波トランジスタの整合回路の構成を示す上面図である。
第１図に示した共通部分については説明を省略する。入
力の整合回路を構成部分の２０１は１／４波長終端開放
ストリップラインとしたもので、その動作を説明する出
、終端開放１／４波長ラインが等測的にコンデンサ１０
８をアースに接続する。他の動作については第１図の場
合と同しである。また、ストリップライン２０１および
２０２の開放端近傍には電気長調整用の調整スタブ２０
３が設けられ、ワイヤでラインのＰ端に接続して、ライ
ンの電気長が正確に１／４波長に設定される。このよう
な島状電極を複数個設けて、ワイヤを直列または並列に
配線することで詳細な調整ができる。他の動作について
は第３図の場合と同しである。
力の整合回路を構成部分の２０１は１／４波長終端開放
ストリップラインとしたもので、その動作を説明する出
、終端開放１／４波長ラインが等測的にコンデンサ１０
８をアースに接続する。他の動作については第１図の場
合と同しである。また、ストリップライン２０１および
２０２の開放端近傍には電気長調整用の調整スタブ２０
３が設けられ、ワイヤでラインのＰ端に接続して、ライ
ンの電気長が正確に１／４波長に設定される。このよう
な島状電極を複数個設けて、ワイヤを直列または並列に
配線することで詳細な調整ができる。他の動作について
は第３図の場合と同しである。
このように本発明の第２の課題解決の手段の一実施例の
高周波トランジスタの整合回路によれば、基板上に設け
た第１のマイクロストリップラインで構成される入力主
線路の出力端に高周波トランジスタの入力端をインピー
ダンス整合して接続する整合回路において、前記基板上
に材端開放１／４波長の第２のマイクロストリップライ
ンと、薄膜コンデンサを設け、前記コンデンサを前記第
２のマイクロストリップラインの入力端に直列に接続し
、前記トランジスタの入力端を前記コンデンサの入力端
に接続するとともに前記入力主線路の出力端に接続した
構成を有する高周波トランジスタの整合回路とすること
により、基板上に設けたコンデンサを基板にバイアホー
ルを設けることな（等価的にアースに接続することがで
きる。
高周波トランジスタの整合回路によれば、基板上に設け
た第１のマイクロストリップラインで構成される入力主
線路の出力端に高周波トランジスタの入力端をインピー
ダンス整合して接続する整合回路において、前記基板上
に材端開放１／４波長の第２のマイクロストリップライ
ンと、薄膜コンデンサを設け、前記コンデンサを前記第
２のマイクロストリップラインの入力端に直列に接続し
、前記トランジスタの入力端を前記コンデンサの入力端
に接続するとともに前記入力主線路の出力端に接続した
構成を有する高周波トランジスタの整合回路とすること
により、基板上に設けたコンデンサを基板にバイアホー
ルを設けることな（等価的にアースに接続することがで
きる。
以上、入力端の整合回路について行なったが、出力端の
整合回路の構成および動作は入力端整台と同様であるの
で、ここでは省略する。
整合回路の構成および動作は入力端整台と同様であるの
で、ここでは省略する。
なお、上記の第１の課題解決の手段と第２の課題解決の
手段とを、トランジスタの入力端止出力端で使い分けて
使用できることは言うまでもない。
手段とを、トランジスタの入力端止出力端で使い分けて
使用できることは言うまでもない。
発明の効果
以上の実施例から明らかなように、基板上に設けた第１
のマイクロストリップラインで構成される入力主線路の
出力端に高周波トランジスタの入力端をインピーダンス
整合して接続する整合回路において、前記基板上に第２
のマイクロストリップラインと、薄膜コンデンサを設け
、前記コンデンサを前記第２のマイクロストリ、プライ
ンの一端に直列に接続して２端子回路を構成し、前記ト
ランジスタの入力端を前記２＠子回路でアースに接続す
るとともに前記入力玉線昂の出力端Ｃコ接続した構成を
有する高周波トランジスタの整合回路とすることにより
、コンデンサの容量値を等価的に調整でき、また、大き
い容量値のコンデンサを等価的に得ることができる効果
がある。
のマイクロストリップラインで構成される入力主線路の
出力端に高周波トランジスタの入力端をインピーダンス
整合して接続する整合回路において、前記基板上に第２
のマイクロストリップラインと、薄膜コンデンサを設け
、前記コンデンサを前記第２のマイクロストリ、プライ
ンの一端に直列に接続して２端子回路を構成し、前記ト
ランジスタの入力端を前記２＠子回路でアースに接続す
るとともに前記入力玉線昂の出力端Ｃコ接続した構成を
有する高周波トランジスタの整合回路とすることにより
、コンデンサの容量値を等価的に調整でき、また、大き
い容量値のコンデンサを等価的に得ることができる効果
がある。
また、基板上に設けた第１のマイクロストリノプライン
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放１／４波長の第２のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第２のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの入力端を前記
コンデンサの入力端に接続するとともに前記入力主線路
の出力端に接続した構成を有する高周波トランジスタの
整合回路とすることにより、基板にバイアホール構造を
設けることなくコンデンサを基板等価的にアースに接続
することができる。
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放１／４波長の第２のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第２のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの入力端を前記
コンデンサの入力端に接続するとともに前記入力主線路
の出力端に接続した構成を有する高周波トランジスタの
整合回路とすることにより、基板にバイアホール構造を
設けることなくコンデンサを基板等価的にアースに接続
することができる。
第１図は本発明の第１の課題解決の手段の一実施例の高
周波トランジスタの整合回路の構成を示す上面図、第２
図は第１図の実施例の入力端の整合状態を示すスミスチ
ャート、第３回は本発明の第２の課題解決の手段の一実
施例の高周波トランジスタの整合回路の構成を示す上面
図、第４図は従来の高周波トランジスタの整合回路の構
成を示す上面図、第５図は従来の他の高周波トランジス
タの整合回路の構成を示す上面図、第６図は第５図の回
路の整合状態を示すスミスチャート、第７図は第５図の
回路の等価回路図である。 １０１・・・・・・高周波トランジスタ、１０２・・・
・・・基板、１０４・・・・・・入力主線路、１０６・
・・・・・ワイヤ（トランジスタの入力端を入力主線路
の出力端に接続するワイヤ）、１０８・・・・・・薄膜
コンデンサ、１１０・・・・・・第２のマイクロストリ
ップライン、１１２・・・・・・ワイヤ（コンデンサを
トランジスタの入力端に接続するワイヤＬ１１７・・・
・・・ワイヤ（第２のマイクロストリップラインの一端
をアースに接続するワイヤ）。 代理人の氏名 弁理士 粟野重孝 はか１名１図 基ｍＶトランじｌ夕 １版 入力１捧（資） りＩＹ（１ラリ向屹入力劃整−λ〃１１乳ｔトの１力綿
１；膵）介■クワけ〕５１龍］Ｊ斜７ オフーフイ７Ｄス）、り町７°ライν ’７ｋ（ＩＪテ’Ｑ６Ｃ’ｉ：２９ｎ入１７４ ＋＝（
ｎｌＴｉクイＴ）ワイマＩ’Ｘ”２６マイ７０スＬ’ル
、ゴラインリー嬬）了−ス１：５ＮｌｓラクイＹ）第 図
周波トランジスタの整合回路の構成を示す上面図、第２
図は第１図の実施例の入力端の整合状態を示すスミスチ
ャート、第３回は本発明の第２の課題解決の手段の一実
施例の高周波トランジスタの整合回路の構成を示す上面
図、第４図は従来の高周波トランジスタの整合回路の構
成を示す上面図、第５図は従来の他の高周波トランジス
タの整合回路の構成を示す上面図、第６図は第５図の回
路の整合状態を示すスミスチャート、第７図は第５図の
回路の等価回路図である。 １０１・・・・・・高周波トランジスタ、１０２・・・
・・・基板、１０４・・・・・・入力主線路、１０６・
・・・・・ワイヤ（トランジスタの入力端を入力主線路
の出力端に接続するワイヤ）、１０８・・・・・・薄膜
コンデンサ、１１０・・・・・・第２のマイクロストリ
ップライン、１１２・・・・・・ワイヤ（コンデンサを
トランジスタの入力端に接続するワイヤＬ１１７・・・
・・・ワイヤ（第２のマイクロストリップラインの一端
をアースに接続するワイヤ）。 代理人の氏名 弁理士 粟野重孝 はか１名１図 基ｍＶトランじｌ夕 １版 入力１捧（資） りＩＹ（１ラリ向屹入力劃整−λ〃１１乳ｔトの１力綿
１；膵）介■クワけ〕５１龍］Ｊ斜７ オフーフイ７Ｄス）、り町７°ライν ’７ｋ（ＩＪテ’Ｑ６Ｃ’ｉ：２９ｎ入１７４ ＋＝（
ｎｌＴｉクイＴ）ワイマＩ’Ｘ”２６マイ７０スＬ’ル
、ゴラインリー嬬）了−ス１：５ＮｌｓラクイＹ）第 図
Claims (5)
- （１）基板上に設けた第１のマイクロストリップライン
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に第２のマイクロストリップライン
と、薄膜コンデンサを設け、前記コンデンサを前記第２
のマイクロストリップラインの一端に直列に接続して２
端子回路を構成し、前記トランジスタの入力端を前記２
端子回路でアースに接続するとともに前記入力主線路の
出力端に接続した構成を有する高周波トランジスタの整
合回路。 - （２）基板上に設けた第１のマイクロストリップライン
で構成される出力主線路の入力端に高周波トランジスタ
の出力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に第２のマイクロストリップライン
と、薄膜コンデンサを設け、前記コンデンサを前記第２
のマイクロストリップラインの一端に直列に接続して２
端子回路を構成し、前記トランジスタの出力端を前記２
端子回路でアースに接続するとともに前記出力主線路の
入力端に接続した構成を有する高周波トランジスタの整
合回路。 - （３）基板上に設けた第１のマイクロストリップライン
で構成される入力主線路の出力端に高周波トランジスタ
の入力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放１／４波長の第２のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第２のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの入力端を前記
コンデンサの入力端に接続するとともに前記入力主線路
の出力端に接続した構成を有する高周波トランジスタの
整合回路。 - （４）基板上に設けた第１のマイクロストリップライン
で構成される出力主線路の入力端に高周波トランジスタ
の出力端をインピーダンス整合して接続する整合回路に
おいて、前記基板上に終端開放１／４波長の第２のマイ
クロストリップラインと、薄膜コンデンサを設け、前記
コンデンサを前記第２のマイクロストリップラインの入
力端に直列に接続し、前記トランジスタの出力端を前記
コンデンサの入力端に接続するとともに前記出力主線路
の入力端に接続した構成を有する高周波トランジスタの
整合回路。 - （５）終端開放１／４波長ストリップラインの開放端近
傍に管内長調整用の島状電極を備えた請求項（３）また
は（４）記載の高周波トランジスタの整合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169020A JPH0457502A (ja) | 1990-06-27 | 1990-06-27 | 高周波トランジスタの整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169020A JPH0457502A (ja) | 1990-06-27 | 1990-06-27 | 高周波トランジスタの整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457502A true JPH0457502A (ja) | 1992-02-25 |
Family
ID=15878842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169020A Pending JPH0457502A (ja) | 1990-06-27 | 1990-06-27 | 高周波トランジスタの整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457502A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363060A (en) * | 1992-08-12 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Microwave amplifier |
| WO2019186881A1 (ja) * | 2018-03-29 | 2019-10-03 | 三菱電機株式会社 | モノリシックマイクロ波集積回路および高周波増幅器 |
-
1990
- 1990-06-27 JP JP2169020A patent/JPH0457502A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363060A (en) * | 1992-08-12 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Microwave amplifier |
| WO2019186881A1 (ja) * | 2018-03-29 | 2019-10-03 | 三菱電機株式会社 | モノリシックマイクロ波集積回路および高周波増幅器 |
| JPWO2019186881A1 (ja) * | 2018-03-29 | 2020-04-30 | 三菱電機株式会社 | モノリシックマイクロ波集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5528203A (en) | Coplanar waveguide-mounted flip chip | |
| US20080197938A1 (en) | System including a high directivity ultra-compact coupler | |
| JP2002335136A (ja) | 高周波半導体装置 | |
| CN112583373B (zh) | 一种具有频率相关复数源和负载的带通滤波器芯片 | |
| JPH0457502A (ja) | 高周波トランジスタの整合回路 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JPH0586081B2 (ja) | ||
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JPH0366211A (ja) | 高周波トランジスタの整合回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0366210A (ja) | 高周波トランジスタの整合回路 | |
| JPS6251814A (ja) | 増幅器 | |
| JPH0366207A (ja) | 高周波トランジスタの整合回路 | |
| JPH0376301A (ja) | インピーダンス変換回路 | |
| JPH0366203A (ja) | 高周波トランジスタの整合回路 | |
| JP3224932B2 (ja) | 高周波回路 | |
| JPH0366209A (ja) | 高周波トランジスタの整合回路 | |
| JPH04322502A (ja) | 分布定数型整合回路 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JPH02108303A (ja) | 方向性結合器 | |
| JPH05206762A (ja) | Ｆｅｔ高周波増幅器の内部整合回路 | |
| WO2003088480A1 (en) | Broad band impedance matching device | |
| JPH0366208A (ja) | 高周波トランジスタの整合回路 | |
| CN114188687A (zh) | 一种功分器、功分器芯片及电子设备 | |
| JPH07336166A (ja) | 高周波増幅器 |