JPH0366207A - Matching circuit for high frequency transistor - Google Patents

Matching circuit for high frequency transistor

Info

Publication number
JPH0366207A
JPH0366207A JP1203295A JP20329589A JPH0366207A JP H0366207 A JPH0366207 A JP H0366207A JP 1203295 A JP1203295 A JP 1203295A JP 20329589 A JP20329589 A JP 20329589A JP H0366207 A JPH0366207 A JP H0366207A
Authority
JP
Japan
Prior art keywords
microstrip line
transistor
matching
matching circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1203295A
Other languages
Japanese (ja)
Other versions
JPH0795648B2 (en
Inventor
Kazuo Eda
江田 和生
Tetsuji Miwa
哲司 三輪
Yutaka Taguchi
豊 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20329589A priority Critical patent/JPH0795648B2/en
Publication of JPH0366207A publication Critical patent/JPH0366207A/en
Publication of JPH0795648B2 publication Critical patent/JPH0795648B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの入
出力の整合状態を、容易に、広帯域に、損失少なく、か
つ安価に調整できる高周波トランジスタの整合回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a high-frequency transistor matching circuit that can easily adjust the input/output matching state of transistors used in high-frequency, high-output amplifiers over a wide band, with little loss, and at low cost. It is something.

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス(50オーム)に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの人出力インピーダンスは、
50オームよりもはるかに小さいので、通常、入出力主
線路マイクロストリップラインに並列にインピーダンス
の低い素子を挿入して、インピーダンスの整合をとるよ
うにしている。先端開放マイクロストリップライン(オ
ープンスタブ)のインピーダンス、Zosは、 Zos−−j−cot  βL(1) 但し、β−2π/λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長、Lは
マイクロストリップラインの長さ、で与えられる。
Conventional technology The input and output impedances of high frequency transistors generally do not match the characteristic impedance (50 ohms) of the main line microstrip line. In order to efficiently amplify an electric signal, it is preferable that the input/output impedance of the transistor and the impedance of the input/output main line microstrip line match as much as possible so that reflection at that point is minimized. In particular, the human output impedance of high-frequency, high-output transistors is
Since it is much smaller than 50 ohms, a low impedance element is usually inserted in parallel with the input/output main line microstrip line to match the impedance. The impedance of the open-ended microstrip line (open stub), Zos, is: Zos--j-cot βL (1) However, β-2π/λ, λ is the wavelength on the microstrip line at the frequency to be matched. , L is the length of the microstrip line.

したがって、ZosはβLがπ/2、すなわち、Lがλ
/4に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。
Therefore, Zos has βL of π/2, that is, L of λ
It becomes smaller as it approaches /4, and matching with the transistor can be achieved by selecting an appropriate value.

この方法による従来の高周波増幅器の代表的構成を第6
図に示す。第6図において、101は電界効果トランジ
スタ(FET)、102は入力整合回路基板、103は
出力整合回路基板、104は入力端子に接続されるマイ
クロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、106は前記トランジスタと前記入力整合
回路基板を接続するワイヤー、107は前記トランジス
タと前記出力整合回路基盤を接続するワイヤー 601
は人力整合回路を形成するオープンスタブ、602は出
力整合回路を形成するオープンスタブ、603.604
はオープンスタブの長さを調整するための島状電極(パ
ッド)、605.606はオープンスタブと調整用パッ
ドを接続するためのワイヤーである。この構造において
、人力整合回路および出力整合回路の調整は、オープン
スタブに調整用パッドをワイヤーで接続することにより
、実質的にオープンスタブの長さを調整することによっ
て行っている。
The typical configuration of a conventional high frequency amplifier using this method is shown in the sixth section.
As shown in the figure. In FIG. 6, 101 is a field effect transistor (FET), 102 is an input matching circuit board, 103 is an output matching circuit board, 104 is a main line composed of a microstrip line connected to an input terminal, and 105 is an output terminal. 106 is a wire connecting the transistor and the input matching circuit board, 107 is a wire connecting the transistor and the output matching circuit board 601
is an open stub that forms a manual matching circuit, 602 is an open stub that forms an output matching circuit, 603.604
605 and 606 are island electrodes (pads) for adjusting the length of the open stub, and wires 605 and 606 for connecting the open stub and the adjustment pad. In this structure, the manual matching circuit and the output matching circuit are adjusted by connecting an adjustment pad to the open stub with a wire, thereby substantially adjusting the length of the open stub.

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第7図に示す。第7図において、101は電界効果ト
ランジスタ(FET)、701は入力整合調整回路基板
、702は出力整合調整回路基板、104は入力端子に
接続されるマイクロストリップラインで構成された主線
路、105は出力端子に接続されるマイクロストリップ
ラインで構成された主線路、703は人力インピーダン
ス整合用チップコンデンサ、704は出力インピーダン
ス整合用チップコンデンサで、703.704のチップ
コンデンサはともに、下電極はアースされている台座の
上に接続され、上電極はワイヤーでトランジスタと入出
力整合調整回路基板の主線路マイクロストリップライン
に接続されている。705.706は前記トランジスタ
と前記チップコンデンサを接続するワイヤー、707.
70Bは、前記チップコンデンサと前記入出力整合調整
回路基板の主線路マイクロストリップラインを接続する
ワイヤーである。709.710は入出力整合を調整す
るためのパッド、711.712は主線路マイクロスト
リップラインと調整用パッドを接続するためのワイヤー
である。この構造において、入出力整合はチップコンデ
ンサとそれを接続しているワイヤーのインダクタンスで
主に整合をとるようにし、補助的に入出力整合調整回路
基板において、調整用パッドをワイヤーで接続すること
により行っている。
As a further improvement of this method, one using a matching chip capacitor is known, and a typical structure thereof is shown in FIG. In FIG. 7, 101 is a field effect transistor (FET), 701 is an input matching adjustment circuit board, 702 is an output matching adjustment circuit board, 104 is a main line composed of a microstrip line connected to an input terminal, and 105 is a main line composed of a microstrip line connected to an input terminal. The main line consists of a microstrip line connected to the output terminal, 703 is a chip capacitor for human impedance matching, 704 is a chip capacitor for output impedance matching, and the lower electrodes of both chip capacitors 703 and 704 are grounded. The upper electrode is connected by a wire to the transistor and the main line microstrip line of the input/output matching adjustment circuit board. 705.706 is a wire connecting the transistor and the chip capacitor, 707.
70B is a wire connecting the chip capacitor and the main line microstrip line of the input/output matching adjustment circuit board. 709.710 is a pad for adjusting input/output matching, and 711.712 is a wire for connecting the main line microstrip line and the adjustment pad. In this structure, input/output matching is performed primarily by the inductance of the chip capacitor and the wire connecting it, and is supplemented by connecting adjustment pads with wires on the input/output matching adjustment circuit board. Is going.

整合周波数の範囲をさらに広げようとすると、調整はさ
らに複雑となる。一般に整合周波数の広帯域化をはかる
ためには、第1の実施例の方法であれば、適当な位置に
オープンスタブを複数個設けることにより行う。第2の
実施例の方法の場合には、整合用チップコンデンサの数
を増して広帯域化する。実際には、実験的に最適値を決
定したり、コンピュータシミニレ−ジョンなどにより最
適値を決定する。
Adjustment becomes even more complex when attempting to extend the range of matching frequencies even further. Generally, in order to widen the matching frequency band, according to the method of the first embodiment, a plurality of open stubs are provided at appropriate positions. In the case of the method of the second embodiment, the number of matching chip capacitors is increased to widen the band. In reality, the optimum value is determined experimentally or by computer simulation.

発明が解決しようとする課題 しかし、第1の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力FETの整合をとるのは困難で
ある。主線路のインピーダンスは一般に50オームであ
り、これに対して高周波高出力FETのインピーダンス
は一般に数オームもしくはlオーム以下となっている。
Problems to be Solved by the Invention However, with the adjustment method shown in the first conventional example, it is difficult to match high frequency, high output FETs with low impedance. The impedance of the main line is generally 50 ohms, whereas the impedance of high frequency, high output FETs is generally several ohms or less than 1 ohm.

したがって、これを整合させるためには、主線路とアー
ス間にかなり静電容量の大きいコンデンサを挿入するこ
とが必要となる。実施例1に示したオープンスタブでこ
れを実現するためには、(1)式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしている
周波数の1/4波長にかなり近い長さにする必要がある
。しかしオープンスタブのインピーダンスは、cotβ
Lで変化し、1/4波長付近では、スタブ長がわずかに
変化してもその値は大きく変化することになり、実際の
調整は極めて困難となる。したがって第1の実施例の方
法は、高周波高出力FET)ランジスタの整合をとるの
には適していない。
Therefore, in order to match this, it is necessary to insert a capacitor with a considerably large capacitance between the main line and the ground. In order to achieve this with the open stub shown in Example 1, the length of the open stub must be very close to 1/4 wavelength of the frequency to be matched, as can be easily seen from equation (1). It needs to be long. However, the impedance of the open stub is cotβ
L, and in the vicinity of 1/4 wavelength, even if the stub length changes slightly, its value changes greatly, making actual adjustment extremely difficult. Therefore, the method of the first embodiment is not suitable for matching high frequency, high power FET (FET) transistors.

また第2の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第1の従来例よりも、インピ
ーダンスの低い高周波高出力FETとの整合をとりやす
いが、チップコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形成し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路とアース間に挿入されるため
、信号の伝送損失を少なくするためには、誘電体損失な
どコンデンサとしての損失のきわめて小さいことが要求
され、そ−のため必然的に高価なものとなる。さらに製
造する上でチップを実装するため工数が増し、またチッ
プ取り付は部が別にいるなどから小型高集積化が困難で
あり、その結果製造コストも高くなる。
In addition, in the case of the configuration described in the second conventional example, since a large chip capacitor is connected, it is easier to match with a high frequency, high output FET with low impedance than in the first conventional example, but the capacitance of the chip capacitor Therefore, it is necessary to form an open stub on the input/output matching circuit board and finely adjust the matching by adjusting the length of the open stub. In addition, matching capacitors are inserted between the main line and the ground, so in order to reduce signal transmission loss, the loss as a capacitor, such as dielectric loss, must be extremely small. becomes expensive. Furthermore, mounting the chips during manufacturing increases the number of man-hours, and since a separate part is required for mounting the chips, it is difficult to achieve small size and high integration, resulting in high manufacturing costs.

また広帯域化を図る場合、実験的に決めたり、コンピュ
ータシミニレ−ジョンを行う必要があり、非常に時間と
労力を必要とし、コスト上昇の要因となる。
Furthermore, when attempting to widen the band, it is necessary to make an experimental determination or perform computer simulation, which requires a great deal of time and effort, and is a factor in increasing costs.

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの人出
力インピーダンス整合回路において、主線路とアース間
に薄膜コンデンサもしくはインターデジタルコンデンサ
とマイクロストリップラインの直列回路を複数組有し、
前記薄膜コンデンサもしくはインターデジタルコンデン
サとそれに直列に接続されたマイクロストリップライン
で形成されるサセプタンスが、前記トランジスタに近い
ものほど大きく、かつ各段間のマイクロストリップライ
ンの長さが短くなっていることにより、前記トランジス
タとの整合状態を広帯域で調整できるようにしたもので
ある。
Means for Solving the Problems In order to solve the above problems, the present invention provides a transistor human output impedance matching circuit that includes a plurality of series circuits of thin film capacitors or interdigital capacitors and microstrip lines between the main line and the ground. ,
The susceptance formed by the thin film capacitor or interdigital capacitor and the microstrip line connected in series with it is larger as the capacitor is closer to the transistor, and the length of the microstrip line between each stage is shorter. , the matching state with the transistor can be adjusted over a wide band.

作用 本発明は上記した構成により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストが安く、広帯域で整合
できる高周波トランジスタの整合回路を提供するもので
ある。
Effect The present invention has the above-described configuration, which makes it easy to match high-frequency, high-output transistors with low impedance.
In addition, the present invention provides a matching circuit for high-frequency transistors that can reduce signal transmission loss due to the loss of matching capacitors, requires fewer mounting steps, can be integrated in a small size, is inexpensive to manufacture, and can be matched over a wide band. It is something.

実施例 以下本発明の高周波増幅器の整合回路の実施例について
、図面を参照しながら説明する。
Embodiments Hereinafter, embodiments of a matching circuit for a high frequency amplifier according to the present invention will be described with reference to the drawings.

第1図は本発明の高周波トランジスタの整合回路の構造
の1実施例を示したものである。第1図において、10
1は電界効果トランジスタ(FET)、102は入力整
合回路基板、103は出力整合回路基板、104は入力
端子に接続されるマイクロストリップラインで構成され
た主線路、105は出力端子に接続されるマイクロスト
リップラインで構成さ0 れた主線路、106は前記トランジスタと前記人力整合
回路基板を接続するワイヤー、107は前記トランジス
タと前記出力整合回路基板を接続するワイヤー 108
.109.110は入力整合用薄膜コンデンサ、ILL
  112は出力整合用薄膜コンデンサ、113.11
4.115.116.117は一端を前記薄膜コンデン
サの主線路に接続されていない側の電極に接続されたマ
イクロストリップラインで、その他端はアース端子、1
18.119に接続されている。
FIG. 1 shows an embodiment of the structure of a matching circuit for high frequency transistors according to the present invention. In Figure 1, 10
1 is a field effect transistor (FET), 102 is an input matching circuit board, 103 is an output matching circuit board, 104 is a main line composed of a microstrip line connected to the input terminal, and 105 is a microstrip line connected to the output terminal. 106 is a wire that connects the transistor and the manual matching circuit board; 107 is a wire that connects the transistor and the output matching circuit board; 108
.. 109.110 is a thin film capacitor for input matching, ILL
112 is a thin film capacitor for output matching, 113.11
4.115.116.117 is a microstrip line with one end connected to the electrode on the side of the thin film capacitor that is not connected to the main line, and the other end is a ground terminal.
Connected to 18.119.

入出力整合回路基板はアルミナなどのセラミック基板を
用い、主線路およびマイクロストリップラインなどの導
電部にはCr−Auを用い、薄膜コンデンサとしては酸
化珪素を誘電体として用いた金属−誘電体−金属構造の
薄膜コンデンサを用いた。またトランジスタとしてGa
AsFETを、また整合させる中心周波数として14G
Hzを用いた。アルξす基板の誘電率を9.8とした場
合、14GHzにおける1/4波長相当のマイクロスト
リップラインの長さは約2mmである。
The input/output matching circuit board uses a ceramic substrate such as alumina, the conductive parts such as the main line and microstrip line use Cr-Au, and the thin film capacitor uses a metal-dielectric-metal structure using silicon oxide as the dielectric. A thin film capacitor structure was used. Also, as a transistor, Ga
14G as the center frequency to match AsFET, also
Hz was used. When the dielectric constant of the substrate ξ is 9.8, the length of the microstrip line corresponding to 1/4 wavelength at 14 GHz is about 2 mm.

この構造において、入力整合および出力整合の調整は薄
膜コンデンサ10B−112の静電容量の大きさと、マ
イクロストリップライン113−117の長さを適当な
値にすることによって行う。
In this structure, input matching and output matching are adjusted by adjusting the capacitance of thin film capacitors 10B-112 and the length of microstrip lines 113-117 to appropriate values.

本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力用FETの入出力インピーダ
ンスは数オームから1オーム以下と主線路のインピーダ
ンス50オームに比べてかなり低い。そこで本実施例で
はその整合をとるために主線路マイクロストリップライ
ンとアース間に薄膜コンデンサとマイクロストリップラ
インを挿入している。この直列回路のインピーダンス、
Zinは、 Zin=1/jωc+jZo−tanBL  (2)−
−j  (1/ωc−Zo −tanBL ) (3)
但し、ω=2πf 、   β−2π/λfは整合をと
ろうとしている周波数、Cは薄膜コンデンサの静電容量
、Zoはマイクロストリップラインの特性インピーダン
ス、λは整合をとろうとしている周波数の基板内での波
長、Lはマイクロストリップラインのアースまでの長さ
である。
The matching method in this system will be explained in more detail. As mentioned above, the input/output impedance of the high output FET is from several ohms to less than 1 ohm, which is considerably lower than the impedance of the main line, which is 50 ohms. Therefore, in this embodiment, a thin film capacitor and a microstrip line are inserted between the main line microstrip line and the ground in order to achieve the matching. The impedance of this series circuit is
Zin is Zin=1/jωc+jZo−tanBL (2)−
-j (1/ωc-Zo -tanBL) (3)
However, ω=2πf, β-2π/λf is the frequency to be matched, C is the capacitance of the thin film capacitor, Zo is the characteristic impedance of the microstrip line, and λ is the internal resistance of the substrate at the frequency to be matched. The wavelength at , L is the length of the microstrip line to ground.

1 で表わされる。従って、(3)式かられかるように、静
電容量Cとマイクロストリップラインの長さLを適当に
選択することにより、Zinの値を数オームあるいは1
オーム以下にすることは容易である。
It is expressed as 1. Therefore, as shown in equation (3), by appropriately selecting the capacitance C and the length L of the microstrip line, the value of Zin can be adjusted to several ohms or 1 ohm.
It is easy to make it less than ohm.

本実施例では整合する周波数範囲を広くする、すなわち
広帯域化するために、整合用薄膜コンデンサと短絡マイ
クロストリップラインの段数を多くしている。その効果
を第2図に示すいわゆるスミスチャートで説明する。第
2図はスミスチャートで、とくにアトもツタンス表示し
たものである。
In this embodiment, the number of stages of matching thin film capacitors and short-circuited microstrip lines is increased in order to widen the matching frequency range, that is, to widen the band. The effect will be explained using a so-called Smith chart shown in FIG. Figure 2 is a Smith chart, in particular, the atto is also displayed in tutance.

正規化インピーダンスを50オームにとっている。The normalized impedance is set at 50 ohms.

従って円の中心点Cは50オームのインピーダンスに対
応しており、したがって整合回路のインピーダンスがこ
の点、すなわち、50オームになれば整合がとれたこと
になる。円の左端、点Sは0オーム、いいかえればショ
ートに対応する。円の右端、点Oは、インピーダンス、
■、いいかえれば、オープンに対応する。第2図におけ
る点Sと点Eを通る円Aはコンダクタンス、1の円を表
わす。ま1ま た曲線Eはサセプタンス、1の曲線であり、これにより
左側はサセプタンスが1以上を表わす。高周波高出力ト
ランジスタの入出力インピーダンスは1オーム、あるい
はそれ以下であり、通常、Aの内部の点で、点S近傍の
値をとり、例えば点X、をとる。整合をとることは、ス
ミスチャート上で考えた場合、点Xを点Cまで整合回路
で移動させることと等価である。その代表例が円A上の
点Yを経由して点Cにいたる曲線Pl、C1に対応した
整合方法である。Plは、位相回転量であり、トランジ
スタから整合用コンデンサまでの間に直列に入るマイク
ロストリップラインの長さに対応し、C1は主線路に並
列に接続されるサセプタンスに対応する。Plに対応す
る特性は、近似的に、トランジスタと整合回路を接続す
るワイヤーでも得ることができる。C1に対応する値は
、薄膜コンデンサとそれに接続された先端短絡マイクロ
ストリップラインのサセプタンスに対応する。これが1
段整合の場合の例である。しかしこの方法では広帯域の
整合をとることはできない。
Therefore, the center point C of the circle corresponds to an impedance of 50 ohms, and therefore matching is achieved when the impedance of the matching circuit reaches this point, that is, 50 ohms. The left end of the circle, point S, corresponds to 0 ohm, or in other words, a short circuit. The right end of the circle, point O, is the impedance,
■In other words, respond openly. A circle A passing through points S and E in FIG. 2 represents a circle with a conductance of 1. Also, the curve E is a curve with a susceptance of 1, so that the left side represents a susceptance of 1 or more. The input/output impedance of a high-frequency, high-output transistor is 1 ohm or less, and usually takes a value near point S at a point inside A, for example, point X. When considered on the Smith chart, matching is equivalent to moving point X to point C using a matching circuit. A typical example is a matching method corresponding to curves Pl and C1 that extend from point Y on circle A to point C. Pl is the amount of phase rotation and corresponds to the length of the microstrip line connected in series between the transistor and the matching capacitor, and C1 corresponds to the susceptance connected in parallel to the main line. The characteristics corresponding to Pl can also be approximately obtained by a wire connecting a transistor and a matching circuit. The value corresponding to C1 corresponds to the susceptance of the thin film capacitor and the shorted tip microstrip line connected thereto. This is 1
This is an example of stage matching. However, this method cannot achieve broadband matching.

3 4 一般に、広帯域の整合をとるためには、点Cに移動させ
るまでに、できるだけ位相回転(スもスチャート上で回
転させることと等価)を大きくしてやればよい。なぜな
ら位相回転により、より広い周波数範囲をスミスチャー
ト上で1点に集められるからである。本実施例ではその
ために、整合素子の段数を増やしている。さらにその整
合素子の定数に一定の関係を与えておくことにより、は
とんど調整の必要なく広帯域の整合がとれるようにした
ものである。その動作の説明を、第2図を用いてさらに
行う。
3 4 Generally, in order to achieve broadband matching, it is sufficient to increase the phase rotation (equivalent to rotating the phase on the chart) as much as possible before moving to point C. This is because phase rotation allows a wider frequency range to be concentrated at one point on the Smith chart. For this purpose, in this embodiment, the number of stages of matching elements is increased. Furthermore, by giving a constant relationship to the constants of the matching elements, wideband matching can be achieved with almost no need for adjustment. The operation will be further explained using FIG.

いまトランジスタの入力インピーダンスが点、Xにあり
、点Xは等コンダクタンス円、Mlの中にあるとする。
Now assume that the input impedance of the transistor is at a point, X, and that point X is inside the equiconductance circle, Ml.

Mlは円Aの中にあり、点Xを含む。Ml is inside circle A and includes point X.

トランジスタと整合用薄膜コンデンサ108を接続する
ワイヤー106およびマイクロストリップラインに位相
回転させ、その値が、円M1の上端の点X1にくるよう
に設定する。そこで第1段目の整合用薄膜コンデンサ1
08と短絡マイクロストリップライン113の値は、コ
ンダクタンス円りl上を、点x2まで移動するように設
定する。この時、点X2は、点Xよりも小さいサセプタ
ンスを有する曲線N2上にもってくるようにする。次に
第1と第2の薄膜コンデンサの段間マイクロストリップ
ラインの位相回転により、点X2を、等コンダクタンス
円M2上の点X3にもってくるように、マイクロストリ
ップラインの長さを設定する。次に第2の薄膜コンデン
サ109と短絡マイクロストリップライン114により
、点X3が点X4まで移動するようにその値を設定する
。この時、点X4は、点X2よりも小さいサセプタンス
を有する曲線N3上にもってくるようにする。次に第2
と第3の薄膜コンデンサの段間マイクロストリップライ
ンの位相回転により、点X4を、コンダクタンス円A上
の点X5にもってくるようにマイクロストリップライン
の長さを設定する。次に第3の薄膜コンデンサ110と
短絡マイクロストリップライン115により、点X5を
点Cまで移動させることにより、中心周波数において整
合をとる。これにより位相が2回転半しており整合させ
たい周波数近く5 6 で、広帯域の整合をとることができる。
The wire 106 and the microstrip line connecting the transistor and the matching thin film capacitor 108 are phase-rotated, and the value thereof is set to be at the point X1 at the upper end of the circle M1. Therefore, the first stage matching thin film capacitor 1
08 and the value of the short-circuited microstrip line 113 are set so that it moves on the conductance circle l to the point x2. At this time, the point X2 is placed on the curve N2 having a smaller susceptance than the point X. Next, the length of the microstrip line is set so that the phase rotation of the interstage microstrip line between the first and second thin film capacitors brings the point X2 to the point X3 on the equiconductance circle M2. Next, the value is set using the second thin film capacitor 109 and the shorted microstrip line 114 so that the point X3 moves to the point X4. At this time, the point X4 is placed on the curve N3 having a smaller susceptance than the point X2. Then the second
By the phase rotation of the interstage microstrip line of the third thin film capacitor, the length of the microstrip line is set so that the point X4 is brought to the point X5 on the conductance circle A. Next, by moving the point X5 to the point C using the third thin film capacitor 110 and the shorted microstrip line 115, matching is achieved at the center frequency. As a result, the phase is rotated by two and a half revolutions, and broadband matching can be achieved at 5 6 near the frequency to be matched.

この時、整合回路の定数の決め方として、本実施例で示
したように、最初の等コンダクタンス円が円Aの中にあ
り、整合回路の段数が進むにしたがって、円Aに近づき
、かつサセプタンスが小さくなるように設定しておけば
、位相回転を繰り返しながら、整合点Cに集束するよう
にすることができる。このことは、整合用薄膜コンデン
サと先端短絡マイクロストリップラインで構成するサセ
プタンスが、前段のものほど大きいことに対応する。先
端短絡マイクロストリップラインの長さを同じとすると
、薄膜コンデンサの値が前段のものほど大きいことに対
応する。また薄膜コンデンサの値が同じであれば、サセ
プタンス値が負にならない範囲で、マイクロストリップ
ラインの長さを長くしておくことに対応する。また段間
マイクロストリップラインの長さは、前段のものほど、
等コンダクタンス円の直径が短く位相回転量が少なくて
良いことから、前段のものほどその長さが短くなってい
ることに対応する。段間マイクロストリップラインの長
さの最大値は円A内で位相回転させる場合で、その時の
点Cからの見込み角は180度以下、すなわち、それだ
けの位相回転に必要なマイクロストリップラインの長さ
は、1/4波長以下となる。
At this time, as shown in this example, the method of determining the constant of the matching circuit is that the first equiconductance circle is within circle A, and as the number of stages of the matching circuit increases, it approaches circle A and the susceptance is By setting it to be small, it is possible to focus on the matching point C while repeating phase rotation. This corresponds to the fact that the susceptance formed by the matching thin film capacitor and the short-circuited microstrip line is larger in the previous stage. Assuming that the length of the short-circuited microstrip line is the same, the value of the thin film capacitor in the previous stage is larger. Further, if the value of the thin film capacitor is the same, the length of the microstrip line can be increased within a range where the susceptance value does not become negative. In addition, the length of the interstage microstrip line is the same as that of the previous stage.
Since the diameter of the equiconductance circle is short and the amount of phase rotation is small, this corresponds to the fact that the earlier the equal conductance circle is, the shorter its length is. The maximum length of the interstage microstrip line is when the phase is rotated within circle A, and the angle of view from point C is 180 degrees or less, that is, the length of the microstrip line required for that much phase rotation. is less than 1/4 wavelength.

本実施例で示した点Xから、点X1までの移動調整は、
トランジスタと整合回路を接続するワイヤーの長さ、太
さ、本数で容易に調整することができる。したがってそ
の部分の調整さえすれば、容易に広帯域の整合をとるこ
とができる。本実施例の説明では、トランジスタの人力
インピーダンスが円Aの中にあるとした。高周波高出力
用FETの100 Hz −20G Hzにおける入力
インピーダンスは、はぼそのような値をとる。またもし
円Aの外にあったとしても、最初の接続ワイヤーとマイ
クロストリップラインの値によって、かなり広範囲での
位相回転が可能であり、実質的に円Aの中にもってくる
ことができる。したがって、同じように本実施例の回路
により、広帯域で整合をとることができる。
The movement adjustment from point X to point X1 shown in this example is as follows:
The length, thickness, and number of wires connecting the transistor and matching circuit can be easily adjusted. Therefore, just by adjusting that part, wideband matching can be achieved easily. In the description of this embodiment, it is assumed that the human power impedance of the transistor is within circle A. The input impedance of a high-frequency, high-output FET at 100 Hz to 20 GHz takes a vague value. Also, even if it is outside circle A, depending on the values of the initial connecting wire and the microstrip line, a fairly wide range of phase rotation is possible and it can be brought substantially into circle A. Therefore, in the same way, matching can be achieved over a wide band using the circuit of this embodiment.

7 8 14GHzにおいて、1段で整合させた場合、整合のと
れた周波数範囲は、13.8−14.1 G Hzであ
ったが、本実施例のように3段構成で整合させた場合に
は、12−15GHzで整合させることができ、本実施
例の方法により、整合周波数帯域が0.3GHzから3
GHzへと10倍に拡大した。
At 7 8 14 GHz, the matched frequency range was 13.8-14.1 GHz when matching was done with one stage, but when matching was done with three stages as in this example, can be matched at 12-15GHz, and by the method of this embodiment, the matching frequency band can be extended from 0.3GHz to 3GHz.
It has been expanded 10 times to GHz.

以上人力整合回路の説明をしたが、出力整合回路も同様
にして構成でき、同様の目的、効果の得られることは明
らかである。なお第1図では、出力整合回路は2段構成
の実施例を示している。段数が変化しても本実施例の各
段の回路定数の設定の仕方は前述の通りである。段数が
増すほど、整合回路での位相回転量が増し、広帯域での
整合が可能となる。
Although the manual matching circuit has been described above, it is clear that the output matching circuit can be constructed in the same manner and the same objectives and effects can be obtained. Note that FIG. 1 shows an embodiment in which the output matching circuit has a two-stage configuration. Even if the number of stages changes, the method of setting the circuit constants of each stage in this embodiment is as described above. As the number of stages increases, the amount of phase rotation in the matching circuit increases, enabling matching over a wide band.

また(3)式かられかるように、マイクロストリップラ
インの長さを適当に選ぶことにより、整合用コンデンサ
の静電容量の値をきわめて小さく選ぶことができる。
Furthermore, as can be seen from equation (3), by appropriately selecting the length of the microstrip line, the value of the capacitance of the matching capacitor can be selected to be extremely small.

例えば、Zin=−jl(1オーム)としたい場合、1
=1/ωC−ZOtanβLとなり、Cが小さくても、
Lを大きくすれば条件を満たせることがわかる。
For example, if you want Zin=-jl (1 ohm), 1
= 1/ωC−ZOtanβL, and even if C is small,
It can be seen that the condition can be satisfied by increasing L.

このことは整合用コンデンサの電極面積をきわめて小さ
くできることを意味し、したがって、コンデンサの電極
面積に比例するコンデンサの損失をきわめて小さくでき
る。また逆に、少々、コンデンサの損失特性が、従来の
ものよりも悪くても使用できることになり、その場合に
はコストの低減になる。
This means that the electrode area of the matching capacitor can be made extremely small, and therefore the loss of the capacitor, which is proportional to the electrode area of the capacitor, can be made extremely small. Conversely, the capacitor can be used even if its loss characteristics are slightly worse than the conventional capacitor, and in that case, the cost will be reduced.

またLの長さとしては好ましい範囲が存在する。Further, there is a preferable range for the length of L.

(3)式かられかるように、Zinの値は、Lが0の時
にCの値のみで決まる。Lが0から大きくなるにつれ、
Zinは小さくなり、やがて、1/ωC=Zotanβ
Lの時、Oとなる。それまでZinは負の値、すなわち
スミスチャート上では、下半面(サセプタンスが正の領
域)に存在する。Lがそれより大きくなると、Zinは
正の値となり、L=1/4波長の長さで、Cの値に関係
なく、■となり、インピーダンス整合の役割を果たさな
くなる。したがってLの長さは1/4波長以下とす9 るのが適当であり、さらに、低インピーダンスのトラン
ジスタの整合に用いるためには、CがCとして効果的に
作用する範囲、すなわち、1/ωC>ZotanβL(
Zinが負、またはその逆数であるサセプタンスが正)
の範囲の値をとることが好ましい。そしてその条件内で
あれば、Lの長さを長くすることによって、直列回路の
サセプタンスを小さくすることができる。したがって本
実施例のように、トランジスタに近い側のものほど低い
サセプタンスに設定する場合は、Cの値がほとんど同じ
であっても、トランジスタに近い側の先端短絡マイクロ
ストリップラインの長さを、長くしておけば本発明の効
果が得られる。
As can be seen from equation (3), the value of Zin is determined only by the value of C when L is 0. As L increases from 0,
Zin becomes smaller and eventually becomes 1/ωC=Zotanβ
When it is L, it becomes O. Until then, Zin has a negative value, that is, it exists in the lower half of the Smith chart (region where the susceptance is positive). When L becomes larger than that, Zin becomes a positive value, and when L=1/4 wavelength, irrespective of the value of C, it becomes ■, and it no longer plays the role of impedance matching. Therefore, it is appropriate that the length of L is 1/4 wavelength or less9. Furthermore, in order to use it for matching low impedance transistors, the length of L should be within the range where C effectively acts as C, that is, 1/4 wavelength or less. ωC>ZotanβL(
Zin is negative, or its reciprocal susceptance is positive)
It is preferable to take a value in the range of . If the conditions are within these conditions, the susceptance of the series circuit can be reduced by increasing the length of L. Therefore, as in this example, if the susceptance is set to be lower as the side closer to the transistor is set, the length of the short-circuited microstrip line on the side closer to the transistor is made longer, even if the value of C is almost the same. If this is done, the effects of the present invention can be obtained.

本実施例では、入出力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは人力インピー
ダンスよりも高いので、入力整合のみに本実施例の方法
を用いてもよい。
In this embodiment, the input and output matching circuits are matched using the same method, but since the output impedance is generally higher than the human impedance, the method of this embodiment may be used only for input matching.

さらに調整範囲の広い他の実施例を第3図示す。Another embodiment with a wider adjustment range is shown in FIG.

第3図は、先端短絡マイクロストリップラインの長さの
調整をできるようにして、整合調整をよ0 り広範囲でできるようにしたものである。第3図におい
て、102は入力整合回路基板、104は主線路、10
6はトランジスタへ接続するためのワイヤ108.10
9.110は入力整合用薄膜コンデンサ、118はアー
ス端子、301.302.303は薄膜コンデンサの、
主線路が接続されていない側の電極に、接続された先端
開放マイクロストリップライン、304.305.30
6は前記マイクロストリップラインのアースまでの実質
的長さを調整するワイヤーである。また307はアース
端子である。
FIG. 3 shows a configuration in which the length of the short-circuited microstrip line at the tip can be adjusted, allowing matching adjustment to be made over a wider range. In FIG. 3, 102 is an input matching circuit board, 104 is a main line, and 10
6 is a wire 108.10 for connecting to the transistor
9.110 is a thin film capacitor for input matching, 118 is a ground terminal, 301.302.303 is a thin film capacitor,
Open-ended microstrip line connected to the electrode on the side to which the main line is not connected, 304.305.30
6 is a wire for adjusting the substantial length of the microstrip line to the ground. Further, 307 is a ground terminal.

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキなどによる
整合のズレを、マイクロストリップラインのアースまで
の実質的長さを変えることによって調整することができ
る。実際に長さを変える方法として、本実施例では、マ
イクロストリップラインの適当な位置から、ワイヤーに
よってアース端子に接続することにより行っている。し
たがって厳密にはワイヤーのインダクタン1 2 部分が直列に入り、さらにワイヤー接続部で、マイクロ
ストリップラインの先端の部分が、オープンスタブとし
て並列に入ることになり、その分を補正してやる必要が
あるが、それほど大きな影響はないので、基本的にはそ
の分こみで調整することが可能である。とくにワイヤー
に関しては、ワイヤーの長さを短くしたり、本数を増し
たり、あるいはワイヤーの代わりにリボンなどを用いる
ことによって、実質的にはほとんど支障なく調整できる
ようにすることができる。
In this example, the value of the thin film capacitor is set from the beginning to a value that is considered to be closely matched, and any mismatching due to variations in transistor characteristics or variations in the manufacturing process of the thin film capacitor is corrected to the ground of the microstrip line. can be adjusted by changing the substantial length of the . In this embodiment, the actual length can be changed by connecting the microstrip line from an appropriate position to the ground terminal using a wire. Therefore, strictly speaking, the inductor 1 2 part of the wire will be connected in series, and the tip of the microstrip line will be connected in parallel as an open stub at the wire connection, so it is necessary to compensate for this. , it doesn't have that big of an effect, so basically you can make adjustments accordingly. In particular, regarding wires, adjustment can be made virtually without any trouble by shortening the length of the wires, increasing the number of wires, or using ribbons instead of wires.

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。
Although only the input matching circuit is shown in this embodiment, it is clear that the output matching circuit can be constructed in the same manner.

第4図は、マイクロストリップラインの長さの調整をよ
り行いやすくした他の実施例の構造を示したものである
。第4図において、102は入力整合回路基板、104
は主線路、106はトランジスタと接続するためのワイ
ヤー 108.109.110は入力整合用薄膜コンデ
ンサ、118.307はアース端子、301.302.
303は薄膜コンデンサの、主線路が接続されていない
側の電極に、接続されたマイクロストリップライン、4
01は前記マイクロストリップラインのアースまでの実
質的長さを調整するためのパッドで、前記各マイクロス
トリップラインの近傍に適当にいくつか設けている。4
02.403は前記マイクロストリップラインと前記パ
ッド、および前記アース端子を接続するためのワイヤー
である。本実施例において、マイクロストリップライン
のアースまでの長さの調整は、パッドを介して行う構成
となっており、実施例2で述べた、ワイヤー接続部で並
列に入る、オープンスタブの影響が低減される。したが
って実施例2の場合よりも補正の必要が少なくなる。
FIG. 4 shows the structure of another embodiment that makes it easier to adjust the length of the microstrip line. In FIG. 4, 102 is an input matching circuit board, 104
is the main line, 106 is a wire for connecting to the transistor, 108.109.110 is a thin film capacitor for input matching, 118.307 is a ground terminal, 301.302.
303 is a microstrip line connected to the electrode of the thin film capacitor on the side to which the main line is not connected; 4
Numeral 01 is a pad for adjusting the substantial length of the microstrip line to the ground, and several pads are appropriately provided near each microstrip line. 4
02.403 is a wire for connecting the microstrip line, the pad, and the ground terminal. In this example, the length of the microstrip line to the ground is adjusted via the pad, reducing the influence of open stubs that are connected in parallel at the wire connection, as described in Example 2. be done. Therefore, there is less need for correction than in the case of the second embodiment.

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。
Although only the input matching circuit is shown in this embodiment, it is clear that the output matching circuit can be constructed in the same manner.

第5図は使用するコンデンサの種類およびアースのとり
かたの他の実施例の構造を示したものである。第5図に
おいて、102は入力整合回路基板、104は主線路、
106はトランジスタと接続するた3 めのワイヤー、501. 502.503は入力整合用
コンデンサで、誘電体基板上に電極を互い違いに入り組
んだ形に対向させて、対向電極間の静電容量を利用した
、いわゆるインターデジタルコンデンサ、504.50
5.506は前記インターデジタルコンデンサの主線路
が接続されていない側の電極に接続されたマイクロスト
リップライン、507.508.509は基板の一部に
貫通孔を設け、基板の裏面側のアースと電気的に接続さ
れた、いわゆるバイアホールと呼ばれるアース端子であ
る。本実施例においては、アース端子をバイアホール型
とすることにより、基板上の任意の場所にコンデンサを
形成できるようになることから、集積回路としての設計
の自由度が増し、実装の簡素化、コスト低減、小型化な
どに役立つ。
FIG. 5 shows the structure of another embodiment of the type of capacitor used and the method of grounding. In FIG. 5, 102 is an input matching circuit board, 104 is a main line,
106 is the third wire for connecting to the transistor, 501. 502.503 is an input matching capacitor, and is a so-called interdigital capacitor that utilizes the capacitance between the opposing electrodes by arranging electrodes on a dielectric substrate in a complicated manner.
5.506 is a microstrip line connected to the electrode on the side where the main line of the interdigital capacitor is not connected, and 507.508.509 is a microstrip line connected to the electrode on the side where the main line is not connected, and 507.508. This is an electrically connected ground terminal called a via hole. In this example, by using a via-hole type ground terminal, a capacitor can be formed anywhere on the board, which increases the degree of freedom in designing an integrated circuit, simplifies mounting, and Useful for cost reduction, downsizing, etc.

さらに本実施例ではインターデジタルコンデンサを用い
たが、インターデジタルコンデンサも薄膜コンデンサ同
様、集積化が容易であり、また対向電極部の面積を減ら
すことによって、コンデンサの損失を減少させることが
でき、やはり本発明4 の目的とする効果の得られるものである。
Furthermore, although an interdigital capacitor was used in this example, an interdigital capacitor is easy to integrate like a thin film capacitor, and by reducing the area of the opposing electrode part, the loss of the capacitor can be reduced. The desired effect of the present invention 4 can be obtained.

発明の効果 以上述べた如く、本発明は、主線路とアース間に薄膜コ
ンデンサもしくはインターデジタルコンデンサとマイク
ロストリップラインの直列回路を複数組有し、前記直列
回路のサセプタンスが前記トランジスタに近いものほど
大きく、かつ各段間のマイクロストリップラインの長さ
は短くなっていることによりインピーダンスの低い高周
波高出力トランジスタの整合をとるのが容易であり、整
合用コンデンサの損失に基づく信号の伝送損失を低減す
ることができ、また実装工数が少なく、小型集積化が可
能であり、製造コストが安く、広帯域での整合が可能な
高周波トランジスタの整合回路を提供するものである。
Effects of the Invention As described above, the present invention has a plurality of series circuits of a thin film capacitor or an interdigital capacitor and a microstrip line between the main line and the ground, and the closer the susceptance of the series circuit is to the transistor, the larger the susceptance of the series circuit is. , and the length of the microstrip line between each stage is short, making it easy to match high-frequency, high-output transistors with low impedance, and reducing signal transmission loss due to loss in matching capacitors. The present invention provides a matching circuit for high-frequency transistors, which requires less mounting steps, can be integrated in a small size, has low manufacturing costs, and is capable of matching over a wide band.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す基本構造図、第2図は
その動作、および原理の説明図、第3図5 6 ものである。 へ 101・・・・・・トランジスタ、102・・・・・・
入力整合回路基板、103・・・・・・出力整合回路基
板、104・・・・・・入力端主線路、105・・・・
・・出力側主線路、106.107・・・・・・ワイヤ
ー 108.109.110・・・・・・人力整合用薄
膜コンデンサ、111 112・・・・・・出力整合用
薄膜コンデンサ、113.114.115・・・・・・
人力整合用マイクロストリップライン、116.117
・・・・・・出力整合用マイクロストリップライン、1
18、119・・・・・・アース端子。
FIG. 1 is a basic structural diagram showing one embodiment of the present invention, FIG. 2 is an explanatory diagram of its operation and principle, and FIG. 3 is a diagram illustrating its principle. To 101...transistor, 102...
Input matching circuit board, 103...Output matching circuit board, 104...Input end main line, 105...
... Output side main line, 106.107 ... Wire 108.109.110 ... Thin film capacitor for manual matching, 111 112 ... Thin film capacitor for output matching, 113. 114.115...
Microstrip line for manual alignment, 116.117
・・・・・・Microstrip line for output matching, 1
18, 119... Earth terminal.

Claims (7)

【特許請求の範囲】[Claims] (1)主線路にマイクロストリップラインを用いるトラ
ンジスタのインピーダンス整合回路において、主線路と
アース間に薄膜コンデンサもしくはインターデジタルコ
ンデンサとマイクロストリップラインの直列回路を複数
組有し、前記直列回路のサセプタンスが、前記トランジ
スタに近いものほど大きく、かつ各段間のマイクロスト
リップラインの長さが短くなっていることを特徴とする
高周波トランジスタの整合回路。
(1) In a transistor impedance matching circuit using a microstrip line as the main line, a plurality of series circuits of a thin film capacitor or an interdigital capacitor and a microstrip line are provided between the main line and the ground, and the susceptance of the series circuit is A matching circuit for high-frequency transistors, characterized in that the closer the transistor is to the transistor, the larger the microstrip line is, and the length of the microstrip line between each stage is shorter.
(2)薄膜コンデンサもしくはインターデジタルコンデ
ンサの静電容量が、トランジスタに近いものほど大きく
なっていることを特長とする請求項(1)記載の高周波
トランジスタの整合回路。
(2) The high-frequency transistor matching circuit according to claim (1), wherein the capacitance of the thin film capacitor or the interdigital capacitor increases as it approaches the transistor.
(3)薄膜コンデンサもしくはインターデジタルコンデ
ンサとアース間に直列に接続されるマイクロストリップ
ラインの長さが、トランジスタに近いものほど長くなっ
ており、かつその直列回路のサセプタンスが正になって
いることを特徴とする請求項(1)記載の高周波トラン
ジスタの整合回路。
(3) The length of the microstrip line connected in series between the thin film capacitor or interdigital capacitor and ground is longer as it approaches the transistor, and the susceptance of the series circuit is positive. A matching circuit for high frequency transistors according to claim 1.
(4)各段間のマイクロストリップラインの長さの最大
値が、整合させようとする周波数の1/4波長以下の長
さとなっていることを特徴とする請求項(1)記載の高
周波トランジスタの整合回路。
(4) The high-frequency transistor according to claim (1), wherein the maximum length of the microstrip line between each stage is equal to or less than 1/4 wavelength of the frequency to be matched. matching circuit.
(5)アースに接続されているマイクロストリップライ
ンの実質的長さを調整することによって、トランジスタ
との整合状態を調整できることを特徴とする請求項(1
)記載の高周波トランジスタの整合回路。
(5) Claim (1) characterized in that the matching state with the transistor can be adjusted by adjusting the substantial length of the microstrip line connected to the ground.
) matching circuit for the high-frequency transistor described.
(6)アースに接続されるマイクロストリップライン近
傍に、島状電極を設け、該島状電極を介して前記マイク
ロストリップラインをアースに接続し、接続する島状電
極の数と位置を調整することによって、前記マイクロス
トリップラインのアースまでの実質的長さを、調整する
ようにしたことを特徴とする請求項(1)記載の高周波
トランジスタの整合回路。
(6) An island-shaped electrode is provided near the microstrip line connected to the ground, the microstrip line is connected to the ground via the island-shaped electrode, and the number and position of the connected island-shaped electrodes are adjusted. 2. The high-frequency transistor matching circuit according to claim 1, wherein the substantial length of the microstrip line to the ground is adjusted by.
(7)アースとして、バイアホールにより形成されたア
ース端子を、用いたことを特徴とする請求項(1)記載
の高周波トランジスタの整合回路。
(7) The high-frequency transistor matching circuit according to claim (1), wherein a ground terminal formed by a via hole is used as the ground.
JP20329589A 1989-08-04 1989-08-04 High frequency transistor matching circuit Expired - Lifetime JPH0795648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20329589A JPH0795648B2 (en) 1989-08-04 1989-08-04 High frequency transistor matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20329589A JPH0795648B2 (en) 1989-08-04 1989-08-04 High frequency transistor matching circuit

Publications (2)

Publication Number Publication Date
JPH0366207A true JPH0366207A (en) 1991-03-20
JPH0795648B2 JPH0795648B2 (en) 1995-10-11

Family

ID=16471674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20329589A Expired - Lifetime JPH0795648B2 (en) 1989-08-04 1989-08-04 High frequency transistor matching circuit

Country Status (1)

Country Link
JP (1) JPH0795648B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206711A (en) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp High frequency power distributor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329469B2 (en) 2010-04-09 2013-10-30 日本航空電子工業株式会社 Optical device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206711A (en) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp High frequency power distributor

Also Published As

Publication number Publication date
JPH0795648B2 (en) 1995-10-11

Similar Documents

Publication Publication Date Title
US10879168B2 (en) Transistor with non-circular via connections in two orientations
US5760650A (en) Coplanar waveguide amplifier
US4547745A (en) Composite amplifier with divider/combiner
US5233313A (en) High power field effect transistor amplifier
US4947136A (en) Variable gain distributed amplifier
JP3004882B2 (en) Spiral inductor, microwave amplifier circuit and microwave amplifier
JPH0370201A (en) Loaded line type phase shifter
WO2022249380A1 (en) Doherty amplifier
JPH0366207A (en) Matching circuit for high frequency transistor
JPH0366206A (en) High frequency transistor matching circuit
JPH0366211A (en) Matching circuit for high frequency transistor
JPH0366210A (en) Matching circuit for high frequency transistor
JPH0645810A (en) Microwave amplifier and its manufacture
JPH04287507A (en) Field effect transistor amplifier
JPH0775295B2 (en) High frequency transistor matching circuit
JPH0457502A (en) High frequency transistor matching circuit
JPH0766659A (en) Microwave amplifier
JP2880023B2 (en) High frequency transistor circuit
JPH02119174A (en) Integrated high frequency amplifier
JPH0366209A (en) High frequency transistor matching circuit
JPH07321130A (en) Semiconductor device
JPH0775293B2 (en) High frequency transistor matching circuit
JPH0366208A (en) Matching circuit for high frequency transistor
JPH0715204A (en) pin diode phase shifter
JPH06310916A (en) Microwave integrated circuit