JPH0457924U - - Google Patents

Info

Publication number
JPH0457924U
JPH0457924U JP10033790U JP10033790U JPH0457924U JP H0457924 U JPH0457924 U JP H0457924U JP 10033790 U JP10033790 U JP 10033790U JP 10033790 U JP10033790 U JP 10033790U JP H0457924 U JPH0457924 U JP H0457924U
Authority
JP
Japan
Prior art keywords
input control
control clock
output terminal
channel transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10033790U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10033790U priority Critical patent/JPH0457924U/ja
Publication of JPH0457924U publication Critical patent/JPH0457924U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Description

【図面の簡単な説明】
第１図は本考案の出力バツフア回路を示す回路
図、第２図は第１図に示した出力バツフア回路の
出力電圧波形図、第３図は従来の出力バツフア回
路を示す回路図、第４図は第３図に示した出力バ
ツフア回路の出力電圧波形図である。 Ｍ１，Ｍ２，Ｍ３……Ｎチヤンネルトランジス
タ、ＶＣＣ……電源電圧、ＶＳＳ……接地電圧、
Ｄｏｕｔ……出力端子、φ，，φ＋……入力制
御クロツク、Ｖｏｕｔ，Ｖ′ｏｕｔ……出力電圧
、Ｖｔ……しきい値電圧。

Claims (1)

  1. 【実用新案登録請求の範囲】 電源電圧と出力端子の間に並列接続された第１
    、第２のＮチヤンネルトランジスタと、 前記第１、第２のＮチヤンネルトランジスタの
    ゲートに接続される共通の入力制御クロツクをい
    ずれか一方のゲートについて昇圧するための昇圧
    手段と、 前記出力端子と接地電圧の間に接続され、ゲー
    トに前記入力制御クロツクを反転した入力制御ク
    ロツクが接続された第３のＮチヤンネルトランジ
    スタとを具備することを特徴とする出力バツフア
    回路。
JP10033790U 1990-09-25 1990-09-25 Pending JPH0457924U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10033790U JPH0457924U (ja) 1990-09-25 1990-09-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10033790U JPH0457924U (ja) 1990-09-25 1990-09-25

Publications (1)

Publication Number Publication Date
JPH0457924U true JPH0457924U (ja) 1992-05-19

Family

ID=31842911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10033790U Pending JPH0457924U (ja) 1990-09-25 1990-09-25

Country Status (1)

Country Link
JP (1) JPH0457924U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083419A (ja) * 1983-10-13 1985-05-11 Nec Corp 出力バツフア回路
JPH02230818A (ja) * 1988-11-25 1990-09-13 Mitsubishi Electric Corp 半導体装置のための出力回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083419A (ja) * 1983-10-13 1985-05-11 Nec Corp 出力バツフア回路
JPH02230818A (ja) * 1988-11-25 1990-09-13 Mitsubishi Electric Corp 半導体装置のための出力回路

Similar Documents

Publication Publication Date Title
EP1168365A3 (en) Negative-voltage bias circuit
EP1126523A3 (en) Soi-type semiconductor device with variable threshold voltages
JPH0691444B2 (ja) 相補形絶縁ゲ−トインバ−タ
JPH0457924U (ja)
JPH0236225U (ja)
JPH0555905A (ja) Ｃｍｏｓ論理ゲート
JPH0255739U (ja)
JPS63147036U (ja)
JPH0446724U (ja)
JPS60111125U (ja) 遅延回路
JPS62203529U (ja)
JPS5893014U (ja) コンプリメンタリ出力回路
JPH0268526U (ja)
JPS6340897U (ja)
JPS5866715U (ja) プツシユプル増幅回路
JPS61171311U (ja)
JPH0346238U (ja)
JPS5973846U (ja) 半導体回路
JPH02118329U (ja)
JPH02147934U (ja)
JPS6178437U (ja)
JPH0447765U (ja)
JPS6392434U (ja)
JPS6242335U (ja)
JPH033849U (ja)