JPH0458638A - 双方向通信方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、親局から送られた出力情報を入出力装置に書
き込む出力動作と入出力装置から得られた入力情報を親
局に伝送する入力動作との双方を行なう双方向通信方法
に関するもの、特にリモートコントロールによるロボッ
ト、製造ライン、家庭用機器９表示装獣等の制御、Ｉ１
１昌的なＬ　Ａ　Ｎ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗ
ｏｒｋ）の代用、互いに離れた位置に多数の温湿度セン
サを配置してきめ細かな温湿度コントロールを行なう場
合等、互いに離れた位置にある多数の入出力装置を制御
するための通信等に適した双方向通信方法に関するもの
である。

（従来の技術） 例えば数ｍ以上離れた遠距離にある装置間の通信方法と
して、Ｌ　Ａ　Ｎ　（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅ１ｖ
ｏｒｋ）と呼ばれる方法が広く用いられている。

第１１図は、ＬＡＮの形式に従う直列ディジタル信号の
フレームの一例を表わ【７た図である。

ある局（以下、「親局」と呼ぶ）と、この親局から送信
された信号を受けとる届（以下、「支局」と呼ぶ）との
間でディジタル信号の送受信を行なう場合、フレームと
呼ばれる一連の直列ディジタル信号のひと組が親局で生
成され、この生成されたフレームが支局に向けて送信さ
れる。

このフレームは、通常この図に示すように、まずフレー
ムの先端であることを表わすフレーム同期信号が先端に
あり、その後にこのフレームの長さやこのフレームの種
別等を表わす制御情報、受信先を表わすアドレス情報、
および受信先に伝達すべき出力情報からなる情報部が続
き、その後この情報部に記録された情報が通信の途中で
ノイズ等により変更させられていないかどうかを確認す
るための、例えばパリティピットからなるコードやチェ
ックサムを用いて生成されたコード等からなる誤り検出
コードが続き、通常はその後にフレームの最終端である
ことを表わす終了コードが続く。尚、終了コードは省略
されることもあり、制御情報とアドレス情報とはその順
序が逆であることも多い。

このように構成されたフレームが親局で生成され支局に
向けて送信される。一方アドレス情報に記録されたアド
レスに対応する支局ではこのフレームを受信して例えば
制御情報に従って出力情報を記憶する等の処理が行なわ
れる。また支局から親局に情報を送る場合も同様な手順
が採用され、支局で上記と同様なフレームが生成されて
親局に向けて送信される。

（発明が解決しようとする課題） 上記のような通信プロトコル（手順）を採用すると、一
方から他方へと大量の情報を送る場合、これを効率的に
行なうことができる。

しかし、例えば支局側でランプを一個点灯するための命
令を親局から送信する場合や、支局側に接続された押釦
スイッチ−個のオン／オフ情報を親局側で読み取る場合
等、比較的少量の情報を通信する場合に上記通信プロト
コルを採用すると、非常に非効率的なものとなってしま
うという問題点がある。

第１２図は、上記通信プロトコル（第１１図参照）を採
用して通信される親局Ｍと支局Ｓ１．Ｓ２を略示した図
である。支局Ｓ１には４個の入出内装［１０１ｌ−１０
１４、支局Ｓ２には３個の入出力装置１０２１〜Ｘ０ｚ
ｓが接続されている。

ここで入出力装置１０１．が押釦スイッチであり、この
押釦スイッチのオン／オフの状態を親局Ｍで知る必要が
ある場合について説明する。

この場合、親局Ｍでは第１１図に示すようなフレームの
制御情報、出力情報等に押釦スイッチ１０目の状態を支
局Ｓ１で読み込んで親局Ｍに送信するよう命令を書き込
んで、このフレームを支局Ｓ１に向けて送信し、支局Ｓ
！ではこのフレームの内容を読み取って押釦スイッチｌ
０１ｌのオン／オフの状態を親局に送る必要がある旨解
釈し、押釦スイッチ！Ｏ１ｌの状態を読み取り、この押
釦スイッチ１０．ｌの状態を記録した）１ノームを新た
に生成して、このフレームを親局Ｍに向けて送信する。

親局Ｍでは支局Ｓ！から送信されたこのフレームを受信
してこのフレームの内容を読み取ることにより押釦スイ
ッチＩ　Ｏ＋　＋のオン／オフの状態を知るという手段
が採られる。この場合、親局Ｍと支局Ｓ　ｓとの双方に
マイクロコンピュータ等を備え、上記フレームの生成や
受信したフレームの解釈等を行なう必要があり、装置全
体が複雑となりまた親局以外に各支局それぞれに制御通
信用のソフトウェアを設計する必要があるため設計期間
が長くなり非常に高価なものとなってしまうという問題
がある。また上記のように多数の手順を踏む必要がある
ため、上記のように比較的少量の情報をやりとりする場
合に非効率的であって高速化に適さないという問題もあ
る。

本発明は、上記問題点に鑑み、例えば数面以上離れた遠
隔地にある一つもしくは複数の入出力装置を伝送線路を
介して結合した信号ネットワークを利用して制御する際
に、前述した親局と支局がマイクロコンピュータとソフ
トウェアを用いずＬＳＩ化も容易な簡単なハードウェア
だけで構成でき、かつ従来の通信プロトコルをほとんど
不要化する、簡便、高速、安価な双方向通信方法を提供
することを目的とするものである。

（課題を解決するための手段） 本発明の双方向通信方法は、 ディジタル情報の書き込み及び／又は読み出しを行ない
アクセス制御用のアクセス端子を一つ以上保有する入出
力装置が一つ以上接続された一つもしくは複数の支局と
、前記入出力装置に書き込む出力情報を記録した直列デ
ィジタル信号を最初に送信するとともに前記入出力装置
から読み出された入力情報が記録された直列ディジタル
信号を最終的に受信する親局と、前記親局から送信され
た信号が全ての前記支局を一巡して前記親局に受信され
るように前記親局および前記支局がループ状に接続され
た、直列ディジタル信号を伝送する伝送線路とからなる
信号伝送ネットワークにおける、前記親局より送信され
た前記出力情報を所望とする前記入出力装置に書き込む
出力動作と所望とする前記入出力装置から読み出された
入力情報を親局に伝送する入力動作とからなる双方向通
信方法において、 前記出力動作及び／又は入力動作におけるアクセス対象
選定用のアドレスを前記入出力装置それぞれに付し、 前記親局から送信され各前記支局を経由して該親局に戻
る直列ディジタル信号が前記出力動作と前記入力動作と
で互いに同一形式のフレームに構成され、該フレームが
、前記入出力装置に付されたアドレスを表わすアドレス
情報と前記支局及び前記入出力装置を制御する制御情報
とが記録されるアドレス情報ブロックと、該アドレス情
報ブロックの信号の誤りを検出するための第一のコード
が記録されるアドレス情報誤り検出ブロックと、前記出
力情報もしくは前記入力情報が記録される入出力情報ブ
ロックと、該入出力情報ブロックの信号の誤りを検出す
るための第二のコードが記録される入出力情報誤り検出
ブロックとを、前記アドレス情報ブロック、前記アドレ
ス情報誤り検出ブロック、前記入出力情報ブロック、前
記入出力情報誤り検出ブロックの順に含み、 前記入力動作時において、前記親局では、前記入出力情
報ブロックにダミー情報を記録して入力動作用の前記フ
レームを送信し、該フレーム中の前記アドレス情報ブロ
ックに記録されたアドレスを有する前記入出力装置が接
続された前記支局では、該支局に入力された前記入出力
情報ブロックを、該入出力情報ブロック中の前記ダミー
情報を該アドレスを有する入出力装置から読み出された
入力情報に置き換えながら次段に接続された前記支局も
しくは前記親局に向けて送信することを特徴とするもの
である。

この際前記アドレス情報に基づき所定の入出力装置をア
クセスする手段として、前記各支局が、前記親局から送
信された直列ディジタル信号中の前記アドレス情報を直
並列変換により再成し並列出力するアドレス再成器と、
前記アドレス再成器の出力の一部又は全部を入力とし論
理ゲートによる適当な符号変換を施すことで該支局に接
続される前記入出力装置それぞれをアクセスするための
チップセレクト信号を並列出力するアドレスデコーダと
を備えることがハードウェアの構成上好ましい。

また前記入力動作中に前記入出力情報ブロックの置き換
え作業を前記支局が実施するに際し、該支局に接続され
る前記入出力装置の少なくとも一つがアクセスされる際
に必ず所定の論理出力を発生するよう構成されたアクセ
ス検知器を前記支局がそれぞれ備えることにより、前記
置き換え作業の実行を容易にすることができる。

ここで、前記親局から送信された人力動作用フレームの
前記入出力情報誤り検出ブロックの少なくとも一部に記
録される前記第二のコードの極性を、該入力動作用フレ
ーム中の前記アドレス情報ブロックに記録されたアドレ
スを備えた所望とする前記入出力装置が接続された前記
支局で反転させることが好ましい。

また、複数の前記入出力装置が、互いに異なる固有のア
ドレスを有するとともに互いに共通の第二のアドレスを
有することも好ましい態様である。

さらに、前記アドレス情報ブロックは、前記親局から互
いに連続して送信される互いに同一に構成された２つの
フレームを一組として入力動作および出力動作を行なう
二重チェック命令コードを記録する領域を備えているこ
とが好ましい。

また、上記本発明においては、入力動作用フレームト出
力動作用フレームのほかこれらのフレームと同一形式に
構成された非動作用のフレームを有していてもよい。

このような非動作用のフレームを有する場合、前記親局
から送信されるフレームの前記アドレス情報誤り検出ブ
ロック及び／又は前記入出力情報誤り検出ブロックの少
なくとも一部に記録される前記第一のコード及び／又は
前記第二のコードの作成法が、前記入力動作用フレーム
、前記出力動作用フレーム、および前記非動作用フレー
ムについて互いに同一であり、かつ前記置なくとも一部
に記録される前記第一のコード及び／又は前記第二のコ
ードの極性が、前記入力動作用フレームと前記出力動作
用フレームとでは互いに共通であるとともに、これら入
力動作用フレームおよび出力動作用フレームと、前記非
動作用フレームとでは互いに反転していることが好まし
い。

また前記親局から前記非動作用のフレームが送信された
場合、あらかじめ定められた前記入力装置から読み込ま
れた入力情報を該非動作用フレームに記録することが好
ましい。

（作　　用） 本発明の双方向通信方法は、親局と支局とを伝送線路で
ループ状に接続し、出力動作の場合と入力動作の場合と
で同一形式に構成された、アドレス情報ブロック、アド
レス情報誤り検出ブロック。

入出力情報ブロック、入出力情報誤り検出ブロックをこ
の順で含むフレームを親局から送信し支局を一巡して親
局に戻すように構成したものである。

このため、出力動作の場合、各支局ではアドレス情報ブ
ロックに記録されたアドレス情報と制御情報とが入力さ
れ、アドレス情報誤り検出ブロックに記録された第一の
コードによりこれらのアドレス情報と制御情報が正しい
ことが確認された時点で正しい出力動作であることを知
ることができ、上記アドレス情報検出ブロックに続く入
出力情報ブロックに記録された出力信号および入出力情
報誤り検出ブロックに記録された第二のコードが入力さ
れた時点で出力情報を当該アドレスを備えた入出力装置
に書き込むことができ、この支局に入力されたブロック
はこの支局内で同期をとるため等の固有のわずかな遅れ
のみで下流側に接続された支局もしくは親局に送信する
ことができる。また、入力動作の場合は、アドレス情報
ブロックに記録されたアドレス情報と制御情報とが入力
された時点、即ちアドレス情報誤り検出ブロックに記録
された第一のコードの確認が済まないうちに入力装置か
らの読み込みを行なって入力信号を得ておくことができ
、第一のコードが正しいことが確認されたら、次に続く
入出力情報ブロックに記録されたダミー情報を上記入力
信号に置き換えながら次段に向けて送信することができ
、したがって入力動作の場合もこの支局における同期を
とるだめの遅れ等のわずかな遅れのみで次段に向けて送
信することができる。

このように本発明によれば入力動作の場合も出力動作の
場合と全く同様な簡単な手順で高速に通信を行なうこと
ができ、また、各支局ではマイクロコンピュータ等を備
えてフレーム内容を分析する等の複雑な手順が不要であ
って後述する実施例に示すようにマイクロコンピュータ
を含まない簡単な回路構成のハードウェアで入力動作お
よび出力動作の双方に対処することができる。

アドレスの割付けは、従来は支局の番号をアドレスの一
部又は全部とし入出力装置の番号をアドレスの一部又は
出力情報に含ませる方法がとられていたが、本発明では
各入出力装置に直接付加する方法を採用している。支局
番号が省略されたため、送信信号の短縮化と、複数の入
出力装置に共通アドレスを付与して同時アクセスを行な
うことが可能となる。

本発明で採用するアドレス割付は方法により入出力装置
を選択アクセスするには、前述したアドレス再成器とア
ドレスデコーダとを各支局ごとに設置するのがよい。ア
ドレス再成器は通常シフトレジスタとラッチ回路との組
合わせで、アドレスデコーダは論理ゲートの組合わせで
簡単に構成できるため、各入出力装置の選択アクセスを
行なうためのチップセレクト信号を汎用性のある簡単な
ハードウェアで作成することができる。

さらに前述したアドレス検知器は通常前述のチップセレ
クト信号の論理和等の形で容易に実現することができ、
この出力と制御情報とアドレス情報誤り検出ブロックの
検査結果とを論理回路で判定することにより、入力動作
中の入出力情報ブロックのダミー情報と入力情報との置
き換え作業を容易に制御することができる。

また、親局から送信された入力動作用フレームの入出力
情報誤り検出ブロックの少なくとも一部に記録される第
二のコードの極性を、このフレームに基づいて入力動作
を行なうべき支局で反転させるようにすると、この極性
の反転によりダミー情報と入力情報とが互いに同一のビ
ットパターンの場合であってもこの支局で確かに入力情
報が記録されたことが親局で確認することができ、より
信頼性の高いシステムとなる。

また、各入出力装置が互いに異なる固有のアドレスを有
するとともに複数の入出力装置に共通の第二のアドレス
を有するように構成すると、この第二のアドレスを指定
したブロックを一つ送信するだけでこの複数の入出力装
置を同時にアクセスすることができ、より融通性の高い
システムが構築される。

また、信頼性、安全性の一層の向上のため、同一のブロ
ックを連続して二重送り、この二重送られたブロックの
情報が正しくかつ互いに同一であることが確認された場
合にのみ、あるアクセスを行なうという二重チェックを
行なう場合がある。

通□常は二重チェックを行なうが行なわないがいずれか
一方に動作が固定されたハードウェアが組まれるが、本
発明によれば、後述する実施例に示すように、簡単なシ
ーケンスで二重チェック機能を実現することができ、制
御情報の一部に二重チェックを行なうか否かの制御コー
ドを付すことで１つのブロックでアクセスするが二重チ
ェックを行なうかを一回の動作ごとに選択できるように
なる。

また、本発明においては、入力動作用７１ｚ−ムと出力
動作用フレームのほが非動作用のフレームを有するよう
に構成することもできる。このように構成すると入力動
作も出力動作も行なう必要がないときはアイドリングと
して非動作用フレームを親局から送信しつづけることが
でき、これによりフレームを送信しない無信号区間を避
けることができ、信号の同期をとることがより簡単とな
る。

この非動作用フレームを用いる場合、例えば単に制御情
報の一部に非動作用フレームである旨を記録しておくと
、伝送途中のノイズにより、この非動作用フレームが入
力動作用フレームもしくは出力動作用フレームに書き換
わってしまう危険性があるが、この非動作用フレームに
記録される少なくとも一部の第一のコード及び／又は第
二のコードの極性を入力動作用フレームおよび出力動作
用のフレームのそれとは逆にしておくことにより、この
ような危険が防止され、非動作用フレームにノイズが混
入した場合の障害がほとんど皆無となる。

また、この非動作用フレームを単にアイドリング用とし
てのみ使用するのではなく、例えば非常停止釦の押下状
況等の定期的な監視を必要とし、通常は割込み情報とし
て取り込みたいような特別の入力情報を非動作用フ１ノ
ームに記録するようにすると、常時これらの入力情報を
入力動作で取り込む手間を省略することができる。

（実　施　例） 以下、図面を参照して、本発明の実施例について説明す
る。

第１図は、本発明に係る信号伝送ネットワークの一例の
全体概略構成を表わした図である。ホストコンピュータ
が接続された親局Ｍから伝送経路Ｒを経由して直列ディ
ジタル信号が送信される。

この直列ディジタル信号は伝送経路Ｒによりループ状に
接続された各支局５１＝Ｓ２ｉ　・・・、Ｓ・・・ｌ５
ｋｌ　・・・、Ｓ力を経由してそのままもしくは途中で
書き換えられて、最後に親局Ｍに戻るように構成されて
いる。各支局ｓ、ｌ　　ｓ２１　・・・、Ｓ、。

・・・、Ｓ３．・・・、Ｓ、には、入出力装置１０＋、
＋（１＝１．２．−、ｉ、−、に、−、ｎ：Ｊ−１，２
，−、（Ｉにより異なる正の整数））が接続されている
。親局Ｍはホストコンピュータとのインターフェイス機
能と直列信号の送受信機能を兼備１２、主として電子回
路から構成されるハードウェアである。一方支局Ｓ　＋
　　（ｊ−１，２，・・・、１．・・・ｋ、・・・８口
）は入出力装置とのインターフェイス機能と直列信号の
送受信機能を兼備し、主として電子回路から構成される
ハードウェアである。また伝送線路にはより対線、同軸
ケーブル、光ファイバー等がよく使用される。

例えば数種の清涼飲料をそれぞれ所定量専用のびんに詰
め、ラベルを貼り分類しτ箱詰め作業を行ない作業報告
を記録する広域の製造ラインを遠隔制御する場合を例に
とると、親局Ｍは中央制御室に、支局Ｓ１をラインの入
口に、Ｓ２を次の工程に、Ｓ、をラインの最後部にとい
った具合に配置し、入出力装置の方は、各工程の作業状
況をディジタル入力表示するデイスプレィをＩで、１．
ＩＯ２６，・・・、ＩＯｒ＋＋　・・・、１０ｍ１．・
・・、１０．、に、マイクロスイッチによりびんの人力
本数を数えるカウンタを１０１２．　１０１２に、ディ
ジタル入力によりスピード制御可能なラインモータを１
０”２２゜ＩＯ３２に、各種光電センサーによるびんの
選別と結果のディジタル出力を行なう選別装置をＮｏ、
。

に、びんへの充填量をディジタル入力で制御する各種電
磁弁をＩＯ，、、・・・、１０目に、ラベル貼り機を１
０．３に、各種箱詰め装置を１０．２．・・・２ＩＯ３
ｍ−１に、作業報告の記録装置を！◇１．にというよう
に配置するとよい。各支局Ｓ１．Ｓ２．・・・Ｓ＋、・
・・、Ｓ３．・・・ＩｓＩ＋に接続された各入出力装置
１０＋、＋には各固有のアドレスＡＩＪが付されており
、また複数の入出力装置１０１　Ｊに跨って互いに同一
の第二のアドレスＢｌ　＊　　ＢＺ　＊　　８３が付さ
れている入出力装置ＩＯ，，もある。

第２図は、第１図に示す信号伝送ネットワークで用いら
れるフレームの構造を表わした図である。

ここで用いられるフレームは、基本的には第２図（ａ）
に示すようにアドレス情報ブロック、アドレス情報誤り
検出ブロック、入出力情報ブロック。

入出力情報誤り検出ブロックがこの順に並んで構成され
ている。また第２図（ｂ）は第２図（ａ）のフレームの
前端に同期ブロックが付加され、後端に付加ブロックが
付加されてこれら同期ブロックおよび付加ブロックが付
加されたフレーム構造を表わしている。ここで同期ブロ
ックとは、このフレームの送受信の同期をとるためのコ
ードが記録されたブロックである。またアドレス情報ブ
ロックＡＤは第１図に示す多数の入出力装置ｌ０ＩＪの
うちアクセスされる入出力装置のアドレス情報と、各支
局を制御する情報例えば入力動作と出力動作とを識別す
る情報等からなる制御情報が記録されるブロックである
。尚、第２図（ｂ）にはアドレス情報の次に制御情報が
記録されているが、この順序は逆であってもそれに応じ
たハードウェアを構成すればよく、これらアドレス情報
と制御情報の順序はどちらが先であってもよい。

第３図は、制御情報のビット配列の一例を表わ］、た図
である。

本実施例における制御情報は第３図（ａ）に示すように
Ｗ、Ｒ，ＤＣＩ、ＤＣ２からなる４ビツトの情報から構
成されている。このうちの２ビットＷとＲは、第３図（
ｂ）に示すようにこのフレームが通常の入力動作と出力
動作のいずれも行なわない非動作用フレーム（後述する
ようにこのフレームを非常停止入力等の特別の入力情報
の収集に用いることができる）であるか、出力動作用フ
レームであるか、入力動作用フレームであるかの識別子
として用いられる。また他の２ビツトＤＣＩ。

ＤＣ２は、このフレームが１つのフレームで１回の完結
した入力動作もしくは出力動作を行なう通常動作用フレ
ームであるか、もしくは互いに同一な２つのフレームが
ひと組となって１回の完結した入力動作あるいは出力動
作を行なう二重チェック用のフレームであるかを識別す
る識別子として用いられる。

また、第２図のアドレス情報誤り検出ブロックＣＡは、
アドレス情報ブロックに記録されたアドレス情報および
制御情報が通信の途中でノイズ等により書き換わってし
まった場合にその旨を発見するための第一のコードが記
録されるブロックである。

第４Ａ図、第４Ｂ図は、この第一のコードの作成法の各
側を示した図である。

ここでは、アドレス情報ブロックＡＤ（第２図参照）は
、第４Ａ図に示すように３２ビツトｄｌ〜ｄ３２から構
成されているものとする。このとき、この第４Ａ図に示
すように、前から４ビツトずつ８つのグループｄ１〜ｄ
、、ｄ、〜ｄ８．・・・、ｄ２９〜ｄ３２に分け、各グ
ループについて、Ｃ，−ｄ、■ｄ２■ｄ３■ｄ１ Ｃ２”ｄ５■ｄ６■ｄ７■ｄ８ ＣＢ＝ｄ２ｅ■ｄ３０■ｄ３１■ｄ３まただし■は排他
論理和を表わす の演算を行なうことにより偶数パリティＣ，，Ｃ２、・
・・、Ｃｏを求め、この偶数パリティもしくはこの極性
を反転した奇数パリティｃ、　ｌ　　Ｃ２＋　・・・Ｇ
を上記第一のコードとして用いることができる。

また、第４Ｂ図に示すように３２ビツトｄ１〜ｄ、２か
ら構成されるアドレス情報ブロックＡＤを８ビツトずつ
４つのグループｄ１〜ｄ８＋　　ｄ！ｌ〜ｄ１６＋ｄ１
７〜’　２４＋　　ｄ　２５〜ｄ３２に分は各グループ
を８ビツトで表わされる数値ｐｌ＋　Ｄ２　＝　Ｄ３　
ｒ　Ｄ、と見なして、これら４つの数値の算術和Ｃ−Ｄ
Ｉ　＋ｐ２＋Ｄ３＋Ｄム 但し、げた上がりは無視する を求め、この算術和Ｃ（８ビツト）を上記第一のコード
として用いる、いわゆるチェックサムを採用してもよい
。尚上記第−のコードの作成法としては上記二側に限ら
れるものではなく、例えば上記以外にＣＲＣコード（巡
回符号）等を採用してもよい。

第２図に示す入出力情報ブロックＩＤは、アドレス情報
ブロックＡＤに記録されたアドレスを備えた入出力装置
に書き込むべき出力情報、もしくは該アドレスを備えた
入出力装置から読み出された入力情報が記録されるブロ
ックである。

また入出力誤り検出ブロックＣＤは入出力情報ブロック
に記録された信号が伝送中にノイズ等により変化してし
まった場合にこれを発見するための第二のコードが記録
されるブロックであり、該第二のコードは上記第一コー
ドと同様にして生成される。ただし第一のコードと第二
のコードはその作成法や極性が互いに同一である必要は
ない。

また付加ブロックは上記各ブロックに記録される情報の
補完や付加的な情報を記録する必要がある場合に設けら
れるものであり、この付加ブロックＯＤはフレームの最
終にある必要はなく、例えばアドレス情報誤り検出ブロ
ックＣＡと入出力情報ブロックＩＤとの間等他の位置に
あってもよく、単に複数個存在したり、アドレス情報や
入出力情報を分断する形で複数個存在してもよい。−例
としてアドレス情報誤り検出コードブロックにチェック
サムを採用した場合の補完の意味で、アドレス情報を８
ビツトごとのグループに分割し、各グループごとの偶数
パリティを付加ブロックに採用し、これをアドレス情報
の各グループの最終ビットの直後に１ビツトずつ付加す
るような場合があげられる。いずれの場合も、本発明に
おいては重要な意味は持たないため、詳細な説明は省略
する。

第２図（ｅ）は、第２図（ｂ）の構成を有するフ１ノー
ムが多数並んでいる状態を示１．ている。この多数並ん
だフレームには入力動作用フレーム、出力動作用フレー
ム、非動作用フレームが混在している。本実施例ではこ
のような多数のフレームが親局Ｍから順次連続的に送信
される。

第５図は、多数のフレームの並び方の他の例を示した図
である。

第２図には各フレームに同期ブロックが設けられていた
が、この同期ブロックは必ず【、も各フレームに設けな
ければならないものではなく、この同期ブロックのみを
取り出して同期フレームとし、同期ブロック以外の部分
を通常フレームとして例えば通常フレームを１００個送
信する毎に同期フレームを１個送信するようにしてもよ
い。ここでは多数のフレームを間断なく送信するように
しているため、時々同期フレームを挿入するだけで十分
に同期をとることが可能となる。尚、同期のとり方につ
いては種々の方式が知られており（例えば「ディジタル
通信入門」オーム社　野ロ正−監修参照）、一般的な技
術であるため、以後この同期ブロックについても付加ブ
ロックとともに詳細な説明は省略する。

第６図は、支局Ｓ、のハードウェアの構成を示したブロ
ック図である。ここでは代表として支局ＳＩの場合を説
明する。

支局ＳＩは、全ての支局で同一かつ共通のノ１−ドウエ
アである支局本部と、各支局ごとに内部の論理構成や出
力数の異なるアドレスデコーダとを含む形で構成される
。ここでは前述したアクセス検知器はアドレスデコーダ
内部に存在しＯＯがその出力端子である。

支局Ｓｉに接続される入出力装置は説明の都合上全て同
一形式のものとし、いずれもチップセレクト信号の入力
端子Ｃ８Ｔ、ライトパルス入力端子ＷＲＴ、　　リード
パルス入力端子ＲＤＴの３つのアクセス端子と、複数の
データ端子ＤＴを備えたものとする。

またＣＳＴ、ＷＲＴ、ＲＤＴに接続される信号はいずれ
もＨ゛　レベルにてアクセスを行なう正論理信号とする
。

Ｓ、〜Ｓ１１の各入出力装置は、Ｃ３Ｔ及びＷＲＴへの
入力信号が共にＨ′　レベルの時支局本体が出力する出
力情報りをデータ端子ＤＴより取り込み、ＣＳＴ及びＲ
ＤＴへの入力信号が共に゛Ｈルベルの時内部より読ろ出
した入力情報をデータ端子ＤＴより支局本部に向けて出
力し、その他の場合はアクセス動作を行なわない。

一般的な入出力装置では、ＲＤＴのない出力専用機や、
ＷＲＴのない入力専用機や、Ｃ８Ｔのないもの、ＲＡＭ
のようにＣ８Ｔ、ＷＲＴ、ＲＤＴの他にアドレスＡの入
力端子を供えるもの、ＷＲＴ、ＣＳＴ、ＲＤＴの一部又
は全部が負論理型のもの等があるが、いずれも第６図の
基本構成は変えずに接続変更や若干の論理ゲートの追加
等で本発明にて使用可能となる。

また単独ではデータの読み書きが不可能なスイッチやＬ
ＥＤも、入力ゲートや３ステートコントロール入力端子
を持ち出力ゲート付きＤラッチ等と組合わせることで、
本発明の入出力装置とじて使用できるようになる。また
ＣＲＴデイスプレィのビデオ入力端子とビデオプロセッ
サーを接続したもの、各種磁気記録装置を専用コントロ
ールＩＣとを結んだもの、プリンターやマイクロコンピ
ュータをハンドシェイク用ＩＣと結んだもの、といった
ように各種専用ＩＣとの組合せで大半の般用入出力装置
を本発明で使用できる姿に変換することができる。

また、第７図、第８図は第６図に示す支局Ｓ＋のそれぞ
れ出力動作時および入力動作時のタイムチャートを表わ
した図である。

ここでまず第６図の回路構成について説明する。

第７図（ａ）に示す構成を倫えたフレームが第１図に示
す親局Ｍから発信され、途中の支局Ｓ１゜Ｓ２．・・・
を経た後支局Ｓ、の受信信号として支局ＳＩの受信部１
１に直列信号として入力される。支局Ｓｔに入力された
フレーム（第７図（ｂ））は、途中の支局Ｓ１．Ｓ２．
・・・を経由したことによる遅れ、支局Ｓｌ内の回路動
作による遅れ等により親局Ｍから発信された信号と比べ
多少の時間遅れが生じている。

ここでこの受信信号のうち、アドレス情報ブロックＡＤ
に記録されたアドレス情報は受信部を経由してアドレス
再成器１２に入力され、アドレス再成器１２でシリアル
−パラレル変換されてアドレスデコーダ２１に入力され
る。また、第７図（ｂ）に示す受信信号のうちアドレス
情報ブロックＡＤに記録された制御情報は、受信部１１
を経由してパルス発生部１３に入力される。パルス発生
部１３は、入力された制御情報に基づいてライトパルス
ＷＲもしくはリードパルスＲＤを出力するとともにこの
フレームが入力動作用フレームである場合にそのことを
表わすリード情報を送信データ切替部１５に送る。送信
データ切替部１５については後述する。ここで受信部１
１では入力されたフレームのアドレス情報誤り検出ブロ
ックＣＡおよび入出力情報誤り検出ブロックＣＤＷに記
録された情報に基づいてノイズ等によりこのフレームに
記録された情報が書き換っていないかどうかが判定され
、この判定結果もパルス発生部１３に入力される。但し
入力動作の場合は、入出力情報の正誤の判定はせずとも
よく、本実施例ではアドレス情報ブロックＣＡに記録さ
れた情報の正誤のみが判定される。パルス発生部１３で
は、このフレームに記録された情報が誤りのある旨の通
知を受けた場合は、出力動作用フレームの場合は所定の
タイミングとなってもライトパルスＷＲを発せず入力動
作用フレームの場合は、送信データ切替部１５に上記リ
ード検知信号を送らないように制御される。

また、第７図に示す入出力情報ブロックＩＤＷに記録さ
れた入出力情報は出力動作用フレームの場合受信部１１
を経由してデータ処理部１４に入力され各入出力装置に
向けて出力される。また入力動作の場合は、パルス発生
部１３からリードパルスが発せられたタイミングで各入
出力装置のいずれかから読み出された入力情報（データ
端子ＤＴに現われている）がデータ処理部１４に取り込
まれ、適当な時期にパラレル−シリアル変換される。

送信データ切替部は、受信部Ｕに入力されたフレームが
この支局Ｓ、に接続された入出力装置のいずれかのアド
レスを指していることをあられす信号ＳＷと、入力動作
であることをあられすり一ド検知信号とに基づいて、送
信部１６において入力されたフレーム中の入出力情報ブ
ロックに記録された情報をデータ処理部に取り込まれる
入力情報に置き換えるか否かを制御するものである。

アドレスデコーダ２１は、アドレス発生部Ｉ２から入力
されたアドレス（ビットパターン）に応じてその出力端
子０．．０２．・・・＋ＯＩのいずれかからＨ”　レベ
ルの信号を発生させる。ただしこのアドレスがこの支局
Ｓ、に接続された入出力装置１０目、・・・、Ｉｏｌ＋
＋のいずれのアドレスでもない場合は、アドレスデコー
ダ２１のどの端子０１．０２、・・・、０１も“Ｌ′　
レベルの信号に留まる。この各端子ＯＸｒ　０２＋　・
・・５０１は入出力装置■０１１＋　　１０１２１　・
・・、ＩＯ＋、のチップセレクト端子Ｃ５Ｔに接続され
ている。

また、アドレスデコーダ２１の出力端子Ｏ０は、アクセ
ス検知器の出力であり、 Ｓ　Ｗ　＝　ＣＳ　＋　ｒ　＋　ＣＳ　ｌ□＋・・・・
・・十Ｃ８１１（ただし＋は論理和を表わす） の演算により求められる出力を表わす端子、即ち他の出
力端子ｏ、＋　ｏ２１　・・・＋　ＯｊのいずれかがＨ
レベルとなったときＨレベル、これらの出力端子０１．
（ｈ　＋　・・・＋０１のいずれもがＬレベルに留まる
ときＬレベルとなる端子である。この信号ＳＷは前述し
たように送信データ切替部Ｉ５に入力される。

次に第７図を参照して出力動作時の回路動作について説
明する。

受信信号のうちアドレス情報ブロックＡＤに記録された
末尾の情報が入力されたタイミングｔ１で、アドレス再
成器により可成ラッチされ、アドレス情報が並列出力さ
れてアドレスデコーダ２１に人力され、アドレスがこの
支局Ｓｌに接続された入出力装置のいずれかを指してい
るときは、アドレスデコーダ２１の出力端子０１　、０
２　、・・・＋０１のうちのいずれかの出力端子がＨレ
ベルとなる（第７図（Ｃ））。ここでは、この支局Ｓ口
こ接続された出力装置ＩＯ＋、のアドレスが選ばれてい
るものとする。このときにはアドレスデコーダ２１の出
力端子Ｏ８がＩＩレベルとなりしたがってＩＯ＋＋のチ
ップセレクト端子Ｃ８Ｔがイネーブル状態となる。次に
入出力情報ブロックＩＤＷに記録された出力情報の末尾
が入力されたタイミングｔ２でこの出力情報がラッチさ
れた後データ処理部１４から出力される。その後、アド
レス情報誤り検出ブロックＣＡおよび入出力情報誤り検
出ブロックＣＤＷの内容のチェックが済んでこのフレー
ムに記録された内容が全て正しいことが確認されたタイ
ミングｔ３でライトパルスＷＲが発せられ（第７図（ｅ
））、Ｉ　Ｏ＋＋のチップセレクト端子Ｃ３Ｔがイネー
ブル状態となっているため、このライトパルスＷＲが発
せられたタイミングｔ３でデータ端子ＤＴの内容がこの
入出力装置ＩＯ０に書き込まれる。この場合支局Ｓ’＋
に入力されたフレームは、この支局Ｓ、内の回路動作に
よるわずかな遅れ時間τだけ遅れて、次の支局Ｓ　Ｉｌ
ｌに向けて送信される。このようにして各支局Ｓ１．Ｓ
２．・・・、Ｓ、を順次経由した信号は最終的に親局Ｍ
に戻る（第７図（ｇ））。親局Ｍではこの戻ってきた信
号を調べることにより、自身が発信した信号と同一であ
るかもしくは途中でノイズにより書き換わってしまって
いるかがチェックされる。

尚、第１図に示す入出力装置ｌｏ、、には各固有のアド
レスのほか、入出内装ｆｉｌ　Ｉ　Ｏｌ　１．　　Ｉ　
０２１゜・・・　１０．、に共通アドレスＢｌ、入出力
装置１０Ｂ、ｌ０１２に共通アドレスＢ２、入出力装置
Ｉ０よ□、ＩＯＨに共通アドレスＢ、が割り当てられて
いる。アドレス情報として例えばＢ！を指定すると、出
力装置１０１Ｉ、　　Ｉ　Ｏ２＋、・・・、１０．１の
全てに同時に出力情報を与えることができ、一つのフレ
ームで多数の出力を同時に行なうことができることとな
る。仮に１０１．〜ＩＯ１が同一形式のデイスプレィで
あれば、全てのデイスプレィに同一の映像データを一回
の出力動作で表示することができる。

次に第８図を参照して入力動作について説明する。

先ず出力動作の場合と同様に、受信信号のうちアドレス
情報ブロックに記録された情報が人力されたタイミング
ｔ１で、アドレス情報がアドレスデコーダ２１に入力さ
れ、アドレスがこの支局Ｓに接続された入出力装置のい
ずれかを指しているときは、アドレスデコーダ２１の出
力端子０１，０２、・・・、０．のうちのいずれかの出
力端子がＨレベルとなる（第８図（Ｃ））。ここではこ
の支局Ｓに接続された入力装置１０１２のアト１ノスを
指１７ているものとする。その後アドレス情報誤り検出
コードＣＡの内容の確認を待たずにリードパルスＲＤが
送出される（第８図（ｄ））。これは、入力装置１０１
２から出力された入力情報を支局Ｓ、の中に取り込んだ
としても、その入力情報を次の支局に向けて送信しない
限り支障はないためである。このリードパルスＲＤが送
出されたタイミングで入出力装置ｆ　Ｉ’Ｏ１２のデー
タ端子ＤＴに現われた入力情報ＩＤＲがデータ処理部１
４に取り込まれ（第８図（ｅ））適当なタイミングでパ
ラレル−シリアル変換される（第８図（ｒ））。ここで
入力動作時の場合は、前述したようにアドレス情報誤り
検出ブロックＣＡに記録されたコードを調べることによ
りアドレス情報ブロックＡＤに記録された情報が正１、
いことを確認すればより、シたがってアドレス情報誤り
検出ブロックＣＡの内容をチェックした後その内容が正
しい場合は、送信データ切替部１５から受信信号のうち
入出力情報ブロックに記録されたダミー情報をデータ処
理部１４に取り込まれている入力情報に置き換えること
を指示する切替パルス（第８図（ｇ））が送出される。

このパルスが送出されると支局Ｓ、の受信信号のうち入
出力情報ブロックＩＤに記録されたダミー情報が入力情
報に置き換えられながら、また入出力情報誤り検出ブロ
ックが入力情報に対応１．たコードに書き換えられなが
ら送信部１６から次の支局Ｓ　＋＋Ｈに向けて送信され
る（第８図（ｈ））。したがってこの入力動作の場合も
出力動作と同一のわずかな遅れ時間Ｔのみで入力動作を
完了することが可能となる。この入力動作を出力動作と
同様な速度で行なうことができることが本発明の最大の
特徴である。

この入力動作において、ダミー情報を入力情報に置き換
えた場合に、このダミー情報と入力情報とが偶然一致す
ることが考えられ、この場合、何らかのエラーによりダ
ミー情報のまま親局に戻ってきたのか正規に入力情報に
書き換えられて親局に戻ってきたのか不明となることが
考えられる。

そこで本実施例では、親局から発信する際は、入出力情
報誤り検出ブロックには偶数パリティコードが記録され
、支局Ｓ＋でダミー情報を入力情報に書き換えた際には
奇数パリティが採用される。

このようにコードの作成法が同一で極性の異なるコード
に書き換えることにより、ダミー情報と入力情報とが偶
然に一致していても親局ではこれを判別することが可能
となる。

尚、第８図（１）は、このフレームのアドレス情報が支
局Ｓ１に接続された入出力装置を指していない場合もし
くは誤り検出ブロックＣＡに不正が発見された場合であ
り、入出力情報ブロックＩＤおよび入出力情報誤り検出
ブロックＣＤに記録された情報は支局Ｓ、で書き換えら
れずに、支局Ｓ、で書き換えられた場合（第８図（ｈ）
）と同一のわずかな遅れ時間τだけ遅れて次の支局Ｓ　
Ｉｌｌに向けてそのまま送信される。このようにして、
ノイズ等による情報の乱れが生じない限り、いずれかの
支局Ｓｌ、Ｓ２．・・・＋Ｓａで書き換えられた内容の
フレームが親局Ｍに戻り、親局ではこのフレームの内容
を調べることにより所定の入力装置から人力された情報
を知ることができることとなる。

尚、本実施例では上記の出力動作用フレーム。

入力動作用フレームのほか、非動作用フレームがそなえ
られている。各支局では受信したフレームが非動作用で
あるか否かは、第３図に示した制御情報により判別する
。ただし、この制御情報がノイズ等により途中が書きか
わってしまうことも考えられるため、アドレス情報誤り
検出ブロックに記録されるコードの作成法、及び／又は
入出力情報送り検出ブロックに記録されるコードの作成
法は出力動作用フレーム、入力動作用フレーム、非動作
用フレームの全てについて共通にしておき、非動作用フ
レームのみその極性を反転させておくことにより、非動
作用フレームの制御情報が書き換わってしまってもこの
フレームが非動作用であることが判明し、ノイズ等によ
る誤作動が確実に防止される。

また、非動作用フレームは元来はアイドリングのためで
あって出力動作も入力動作も行なわないフレームである
が、この非動作用フレームを受信した際に、例えば非常
停止釦が押されていないかどうか等の情報をこの非動作
用フレームに記録するようにすると、ホストコンピュー
タはこれらの情報を常時入力動作により読む必要がなく
なり、割込み信号に変換して活用することもできるよう
になり、ソフトウェアの設計の効率を大幅に向上させる
ことができる。

第９図は二重チェックモード時の出力動作のタイミング
チャートを表わした図である。

親局Ｍからは互いに全く同一に構成された２つのフレー
ムが連続して送信され（第９図（ａ））、所定時間遅れ
て支局Ｓ＋＋こ達する（第９図（ｂ））。この２つのフ
レームは、その制御情報に第３図（Ｃ）に示すような二
重チェックモードが指定されている。支局Ｓ１にアドレ
ス情報ブロックＡＤＩの信号が入力されるとアドレス発
生部１２からアドレス信号が出力され、アドレスデコー
ダ２１の出力端子ｏ１，０２．・・・＋０１のうちのい
ずれかの出力端子がＨレベルとなり（第９図（Ｃ））、
支局Ｓｔに入出力情報ブロックＩＤＩの情報が入力され
るとデータ処理部Ｉ４から各入出力装置のデータ端子Ｄ
Ｔに出力情報が送出される（第９図（ｄ））。

ここで第９図（ｅ）は支局ＳＩ内における情報のチェッ
クのタイミングを表わしており、アドレス情報誤り検出
ブロックＣＡＩに記録されたコードが入力された時点で
その内容がチェックされ、入出力情報誤り検出ブロック
ＣＤＩに記録されたコードが入力された時点でその内容
がチェックされ、アドレス情報ブロックＡＤ２に記録さ
れ情報が入力された時点でその情報とアドレス情報ブロ
ックＡＤＩに記録された情報とが互いに同一であること
がチェックされ、アドレス情報誤り検出ブロックＣＡ２
に記録されたコードが入力された時点でその内容がチェ
ックされ、入出力情報ブロック！Ｄ２に記録された出力
情報が入力された時点で、その出力情報が入出力情報ブ
ロックＩＤＩに記録された出力情報と同一であることが
チェックされ、さらに入出力情報誤り検出ブロックＣＤ
２に記録されたコードが入力された時点でその内容がチ
ェックされる。このようにして順次入力された２つのフ
レームが正しいことを確認した場合にライトパルスＷＲ
（第９図（ｒ））が発せられ、このライトパルスＷＲの
タイミングで所定の出力装置に出力情報（第９図（ｄ）
）が書き込まれる。この場合も第７図、第８図を用いて
説明した出力動作、入力動作の場合と同一の遅れ時間τ
をもって次の支局Ｓ１÷１に向けて送信され（第９図（
ｇ））、最終的に親局Ｍに受信される（第９図（ｈ））
。

第１Ｏ図は、二重チェックモード時の入力動作のタイミ
ングチャートを表わした図である。

二重チェックモードの出力動作（第９図）の場合と同様
に、親局Ｍからは互いに全く同一に構成された２つのフ
レームが送信され（第１０図（ａ））、所定時間遅れて
支局８口ご到達する（第１ｏ図（ｂ））。

ここで第８図（ｅ）〜（ｇ）を用いて説明した場合と同
様にして入力動作が２回行なわれるが、１回目の入力動
作の際は、アドレス情報誤り検出ブロックＣＡＮに記録
されたコードをチェックすることによりアドレス情報ブ
ロックＡＤＩに記録された内容が正しい場合にダミー情
報の入力情報への置き換えが行なわれ、２回目の入力動
作の際は、アドレス情報ブロックＡＤ２に記録された情
報がアドレス情報ブロックＡＤＩに記録された情報とが
一致し、かつアドレス情報誤り検出ブロックＣＡ２に記
録されたコードをチェックして正しいことが判明した場
合にのみ２つのフレームのダミー情報が入力情報に置き
換えられる。したがってこの２つのフレームを最終的に
受信した親局Ｍにおいて、この２つのフレームに記録さ
れた内容が一致しているか否かが確認され、これにより
二重チェックモードの入力動作が正しく行なわれたか否
かが判明する。この二重チェックモードの入力動作の場
合も、第７図〜第９図を用いて説明した場合と同一の遅
れ時間τで次の支局Ｓ１＋１に向けて送信される。

上記実施例に示すように、本発明によれば入力動作の場
合も出力動作の場合と同様なわずかな遅れ時間のみでそ
の動作が完結し、これまで用いられている通信プロトコ
ルと比べ格段に高速な双方向通信が実現される。また各
支局Ｓ！、Ｓｚ＋　・・・Ｓ、は、マイクロコンピュー
タを備えることを否定する訳ではないが、マイクロコン
ピュータを用いずに、比較的簡単なハードウェアのみで
構成することができるため、システム全体を安価にする
ことができることとなる。

（発明の効果） 以上詳細に説明したように、本発明の双方向通信方法は
、親局と各支局とをループ状に結んでおき、アドレス情
報ブロック、アドレス情報誤り検出ブロック、入出力情
報ブロック、および入出力情報誤り検出ブロックをこの
順で含む、出力動作と入力動作とで同一形式のフレーム
を用い、入力動作の場合はアドレス情報に対応する支局
において受信信号中のダミー情報を入力情報に置き換え
ながら次の支局もしくは親局に向は送信するようにした
ため、出力動作と入力動作とがほぼ同一のわずかな遅れ
時間で実現され、従来の通信プロトコルと比べ特に入力
動作の場合に高速な通信が実現される。また、上記のよ
うな構成を備えることにより各支局はその回路構成が簡
単化され、簡単なハードウェアだけで実現することがで
き、支局側での制御通信用のマイクロプロセッサとソフ
トウェアを不要にすることができる。従来方法では支局
が増えるごとにマイクロコンピュータとそのソフトウェ
アを増設せねばならず、これが設計期間と設計費用を著
しく増大させ、かつ複雑な通信プロトコルが制御の高速
化を阻んでいたが、本発明では親局と支局を設計する際
にソフトウェアの存在が不要となるため、設：［期間の
大幅短縮と設計費用の低減、制御の高速化を実現するこ
とができる。また親局と支局とをＬＳＩ化することも容
易で、これにより一層の安礁、高速小型簡便性を備えた
遠隔制御の手段を提供することができる。

【図面の簡単な説明】

第１図は、本発明に係る信号伝送ネットワークの一例の
全体概略構成を表わした図、 第２図は、第１図に示す信号伝送ネットワークで用いら
れるフレームの構造を表わした図、第・３図は、制御情
報のビット配列の一例を表わした図、 第４Ａ図、第４Ｂ図は、この第一のコードの作成法の各
側を示した図、 第５図は、多数のフレームの並び方の他の例を示した図
、 第６図は、支局Ｓ、のハードウェアの構成を示したブロ
ック図、 第７図、＊８図は、第６図に示す支局Ｓｔのそれぞれ出
力動作時および入力動作時のタイムチャートを表わした
図、 第９図は、二重チェックモード時の出力動作のタイミン
グチャートを表わした図、 第１Ｏ図は、二重チェックモード時の入力動作のタイミ
ングチャートを表わした図、 第１１図は、ＬＡＮの形式に従う直列ディジタル信号の
フレームの一例を表わした図、 第１２図は、上記通信プロトコル（第Ｕ図参照）を採用
して通信される親局Ｍと支局Ｓｌ、Ｓｚを略示した図で
ある。 Ｍ・・・親局 Ｓｌ　＋　　Ｓ２　、・・・、Ｓｔ、・・・ＩＳａ・・
・支局Ｒ・・・伝送線路　　　　　１０１Ｊ・・・入出
力装置ＡＬ＋・・・アドレス Ｂｌ　＊　’Ｂ２　ｒ　　Ｂ３・・・共通アドレス１１
・・・受信部　　　　　　１２・・・アドレス再成器１
３・・・パルス発生部　　　１４・・・データ処理部１
５・・・送信データ切替部　１６・・・送信部２１・・
・アドレスデコーダ 手続補正書 平成０３年０４ 月 日 ２゜ 平成０２年　特許 発明の名称 願 第１７０ 号 双方向通信方法 補正をする者 事件との関係　　　　　特許出願人 生〜刈 ４、代理人 住　所　東京都港区六本木５−２−１ はうらいやビル７１ ５゜ 補正命令の日付 ６、補正の対象 明細書の「発明の詳細な説明」の欄および図面７、補正
の内容 （１）明細書節１８頁第ｔｉ行 １カ装置」の前に「出」を挿入する。 （２）同頁節１１．１４行 「信号」を「情報」に訂正する。 （３）同第３３頁第１８行 「ゲートや」を「ゲートや、」に訂正する。 （４）同頁第１９行 「持ちｊを「持つ」に訂正する。 （５）同第３４頁第４行 「とを結んだ」を「と結んだ」に訂正する。 （６）同頁第６行 「大半の般」を「大半の汎」に訂正する。 （７）同第３５頁第１３行 「リード情報」を「リード検知信号」に訂正する。 （８）同第４０頁第１２行 「同時に」を［−度に同一のＪに訂正する。 （９）同頁第１３行 「同時」を「−度」に訂正する。 （１０）同第４１頁第８．１１行 「入力」を「入出力ｊに訂正する。 （１１）　　図面中、第６図および第７図を添付のとお
り訂正する。

Claims (1)

1. 【特許請求の範囲】 （１）ディジタル情報の書き込み及び／又は読み出しを
   行ないアクセス制御用のアクセス端子を一つ以上保有す
   る入出力装置がそれぞれ一つ以上接続された一つもしく
   は複数の支局と、前記入出力装置に書き込む出力情報を
   記録した直列ディジタル信号を最初に送信するとともに
   前記入出力装置から読み出された入力情報が記録された
   直列ディジタル信号を最終的に受信する親局と、前記親
   局から送信された信号が全ての前記支局を一巡して前記
   親局に受信されるように前記親局および前記支局がルー
   プ状に接続された、直列ディジタル信号を伝送する伝送
   線路とからなる信号伝送ネットワークにおける、前記親
   局より送信された前記出力情報を所望とする前記入出力
   装置に書き込む出力動作と所望とする前記入出力装置か
   ら読み出された入力情報を親局に伝送する入力動作とか
   らなる双方向通信方法において、 前記出力動作及び／又は前記入力動作におけるアクセス
   対象選定用のアドレスを前記入出力装置それぞれに付し
   、 前記親局から送信され各前記支局を経由して該親局に戻
   る直列ディジタル信号が前記出力動作と前記入力動作と
   で互いに同一形式のフレームに構成され、該フレームが
   、前記入出力装置に付されたアドレスを表わすアドレス
   情報と前記支局及び前記入出力装置を制御する制御情報
   とが記録されるアドレス情報ブロックと、該アドレス情
   報ブロックの信号の誤りを検出するための第一のコード
   が記録されるアドレス情報誤り検出ブロックと、前記出
   力情報もしくは前記入力情報が記録される入出力情報ブ
   ロックと、該入出力情報ブロックの信号の誤りを検出す
   るための第二のコードが記録される入出力情報誤り検出
   ブロックとを、前記アドレス情報ブロック、前記アドレ
   ス情報誤り検出ブロック、前記入出力情報ブロック、前
   記入出力情報誤り検出ブロックの順に含み、 前記入力動作時において、前記親局では、前記入出力情
   報ブロックにダミー情報を記録して入力動作用の前記フ
   レームを送信し、該フレーム中の前記アドレス情報ブロ
   ックに記録されたアドレスが付された前記入出力装置が
   接続された前記支局では、該支局に入力された前記入出
   力情報ブロックを、該入出力情報ブロック中の前記ダミ
   ー情報を該アドレスが付された入出力装置から読み出さ
   れた入力情報に置き換えながら次段に接続された前記支
   局もしくは前記親局に向けて送信することを特徴とする
   双方向通信方法。 （２）各前記支局が、前記親局から送信される直列信号
   に記録された前記アドレス情報を直並列変換により再成
   し並列出力するアドレス再成器と、前記アドレス再成器
   の出力の一部又は全部を入力とし論理ゲートによる適当
   な符号変換を施すことで該支局に接続される前記入出力
   装置それぞれに対し選択アクセスを行なうためのチップ
   セレクト信号を生成し並列出力するアドレスデコーダと
   を備えることを特徴とする請求項１記載の双方向通信方
   法。 （３）各前記支局が、前記アドレス再成器と前記アドレ
   スデコーダとを備えるとともに、該支局に接続される前
   記入出力装置の少なくとも一つがアクセスされる際に必
   ず所定の論理出力を発生するよう論理構成されたアクセ
   ス検知器を備えることを特徴とする請求項２記載の双方
   向通信方法。 （４）前記親局から送信された入力動作用フレームの前
   記入出力情報誤り検出ブロックの少なくとも一部に記録
   される前記第二のコードの極性を、該入力動作用フレー
   ム中の前記アドレス情報ブロックに記録されたアドレス
   を有する前記入出力装置が接続された前記支局で反転さ
   せることを特徴とする請求項１記載の双方向通信方法。 （５）複数の前記入出力装置が、互いに異なる固有のア
   ドレスを有するとともに互いに共通の第二のアドレスを
   有することを特徴とする請求項１記載の双方向通信方法
   。 （６）前記アドレス情報ブロックが、前記親局から互い
   に連続して送信される互いに同一に構成された２つのフ
   レームを一組として入力動作および出力動作を行なう二
   重チェック命令コードを記録する領域を備えていること
   を特徴とする請求項１記載の双方向通信方法。 （７）入力動作用フレームと出力動作用フレームのほか
   これらのフレームと同一形式に構成された非動作用のフ
   レームを有することを特徴とする請求項１記載の双方向
   通信方法。（８）前記親局から送信されるフレームの前
   記アドレス情報誤り検出ブロック及び／又は前記入出力
   情報誤り検出ブロックの少なくとも一部に記録される前
   記第一のコード及び／又は前記第二のコードの作成法が
   、前記入力動作用フレーム、前記出力動作用フレーム、
   および前記非動作用フレームについて互いに同一であり
   、かつ前記少なくとも一部に記録される前記第一のコー
   ド及び／又は前記第二のコードの極性が、前記入力動作
   用フレームと前記出力動作用フレームとでは互いに共通
   であるとともに、これら入力動作用フレームおよび出力
   動作用フレームと、前記非動作用フレームとでは互いに
   反転していることを特徴とする請求項７記載の双方向通
   信方法。 （９）前記親局から前記非動作用のフレームが送信され
   た場合、あらかじめ定められた前記入出力装置から読み
   出された入力情報を該非動作用フレームに記録すること
   を特徴とする請求項７記載の双方向通信方法。