JPH0273736A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、情報処理システムに関し、具体的には、チャ
ネル−周辺制御装置間直列データ交換リンクを介してプ
ロセッサと遠隔周辺装置との間でデータを通信する情報
処理ンステムに関する。

Ｂ、従来技術 従来技術では、直列データ伝送リンクを介してプロセッ
サ・チャネルと周辺装置との間でデータを伝送する情報
処理システムは多数ある。こうした情報処理システムの
うちで、本発明者の目についたものは下記の特許及び発
表に係る７ステムである。

「バイトオリエンテッドＤＣ平衡８Ｂ／ＩＯＢ区分ブロ
ック伝送コード（Ｂｙｔｅ　０ｒｉｅｎｔｅｄ　ＤＣＢ
ａｌａｎｃｅｄ　８Ｂ／ＩＯＢ　Ｐａｒｔｉｔｉｏｎｅ
ｄ　ＢｌｏｃｋＴｒａｎｓｍｉｓｓｉｏｎ　Ｃｏｄｅ）
＊と題する米国特許第４４８６７３９号は、効率よ（エ
ラーが回復できるようにデータをを効に伝送するための
復号器及びＤＣ平衡コードを記載している。上記特許が
教示しているコードならびにコード化法及び復号法は、
本明細書に記載する本発明の好ましい実施例の一部を実
施するのに存効に使用できる。

米国特許第４６４２６２９号は、コンピュータと周辺装
置などの並列チャネル装置間の接続用の論理機構システ
ムを記載している。

上記特許は、−膜内に直列データ・リンクを介するデー
タ伝送を記載しているが、本明細書で教示し特許請求す
る。ような、情報処理システムにおける複数文字フレー
ム・コード化直列データ伝送を教示も示唆もしていない
。

米国特許第４３６６４７８号は、ワードごとに並列なデ
ータ信号を送受信し、並列データ信号を直列データに変
換し、直列データ信号を分岐構成に接続された制御装置
に送信する信号送受信システムを開示している。並列デ
ータ信号の受信時の外部制御モードと内部制御モード、
シミュレーション・モード、及び並列データのメモリ・
バッファへの書込みタイミングと、その並列データを直
列データに変換するためのデータの読取りタイミングと
の間での競合状況の防止も記載されている。

上記特許は、本明細書で記載し特許請求するような情報
処理システムにおける複数文字フレーム・コード化直列
データ伝送を教示してない。

米国特許第４６８３５Ｅｔ７号は、変更が必要になるま
で連続して伝送される関連する信号メツセージに対応す
る選択された固有のＮビット・コードの伝送を含む、直
列チャネル上でのディジタル通信用の非同期信号システ
ムを記載している。受信端にある復号論理機構が、送信
されたコード・ワードの開始を参照せずに各信号ビット
間隔中に新しい１群の信号ビットを検査して、各信号ビ
ット間隔中に、どの信号メツセージが検査されたかにつ
いて決定を行なう。

上記特許は、直列チャネルを介するコード化データの直
列伝送を教示しているが、本明細書で教示し特許請求す
るような、直列データ・リンクを介するコード化データ
の複数文字フレームの伝送を教示も示唆もしていない。

米国特許第４８８８２２６号は、受信側でのディジタル
信号の回復を改善するために、コード・エラーを送信さ
れるディジタル信号にオーバーレイする方法及び装置を
教示している。

上記特許は、−膜内に直列データ・リンクを介するデー
タのコード化伝送を開示しているが、本明細書で教示し
特許請求するような、コード化データの複数文字フレー
ム伝送を教示も示唆もしていない。

米国特許第４１３９８８０９号は、冗長コード化２進デ
ータのチャネル別直列伝送用の別の方法及び装置を主と
してその結果を実現するためのコード化方式に焦点を合
わせて教示している。

上記特許は、本明細書で教示し特許請求するような、情
報処理システムにおけるコード化データの複数文字フレ
ームの効率がよくエラーの影響を受けにくい伝送を教示
も示唆もしていない。

米国特許第４７１２１７６号は、周辺制御装置データ経
路へのチャネルをもつ情報処理システムにおいて、この
ようなシステム中で装置制御装置とチャネルの距離を延
長するためにデータ・ストリーミング及びデータ・イン
ターロック・データ転送モードを処理する方法及び装置
を備えた、直列チャネル・インターフェースを記載して
いる。

上記特許は、本明細書の出願人に譲渡されており、従来
技術の直列チャネル制御装置インターフェースの装置及
び方法の代表である。しかし、上記特許は、本明細書で
教示し特許請求するような、コード化データのエラーの
影響を受けにくい複数文字フレーム直列データ伝送を教
示も示唆もしていない。

ＩＢＭテクニカル・ディスクロージャ・プルテン、Ｖｏ
　１．１９、Ｎｏ、８．１９７７年１月、ｐ、３１３９
に所載の「直列チャネル／入出力インターフェース（Ｓ
ｅｒｉａｌ　Ｃｈａｎｎｅｌ　ｔｏ　ｌ１０Ｉｎｔｅｒ
ｆａｃｅ　）　Ｊは、本発明の好ましい実施例に関して
記載されているのとほぼ同じインターフェース・プロト
コルを利用して、情報処理システムにおいてチャネルと
装置制御装置の間で直列データ・リンクを介してデータ
を伝送する従来技術のシステムであり、データを生成し
、それぞれフラグとそれに続く直列化データを含む、フ
レームと呼ばれるパケットの形でデータを直列リンクを
介して伝送する。

しかし、上記の発表論文は、本明細書で記載し特許請求
するような、直列データ・リンクを介する複数文字フレ
ーム・コード化データの伝送を教示も示唆もしていない
。

ＩＢＭテクニカル・ディスクロージャ・プルテン、Ｖｏ
ｌ、２８、Ｎｏ、１１．１９８６年４月、ｐ、４７３５
には、ＷＲＡＰ及び強制使用禁止メツセージによる直列
データ・フレーム伝送、及び５ＴＡＴＵＳ　　ＩＮをも
つＭＡＲＫ　　ＯＩＮに対する特殊処理のための従来技
術の書式が記載されている。この発表論文は、チャネル
制御装置通信／ステムで通常のデータ転送の外部で発生
する特殊な状況用のフレーム書式を記載している。

上記の発表論文は、−膜内に直列データ転送フレーム構
造を記載しているが、本明細書で記載し特許請求するよ
うな、エラーの影響を受けにくい複数文字フレーム直列
伝送を教示も示唆もしていない。

情報処理システムにおいてチャネルと装置制御の間で直
列データ・リンクを介してデータを通信する従来技術の
システムは多数あるが、本発明者にとって既知の従来技
術のどれも、本明細書で記載し特許請求するような、本
発明の独自かつ新規な特徴及び利点を教示も示唆もして
いない。

Ｃ０発明の要旨 したがって、本発明は、直列データ・リンクを介してデ
ィジタル・データの通信を行なって、情報処理システム
において周辺装置制御装置を動作させることができる、
チャネルからの距離を延ばすことができるシステムを提
供しようとするものである。この情報処理システムは、
プロセッサ、プロセッサと１つまたは複数の周辺装置制
御装置との間で通信するための１本または複数のチャネ
ル、所定の通信プロトコルにしたがって前記チャネルか
らの信号に応答して１つまたは複数の周辺装置を制御す
る１つまたは複数の周辺装置制御装置、及び前記チャネ
ルの１つと前記の１つまたは複数の周辺装置制御装置と
の間に接続され、前記チャネルと前記制御装置の間の通
信の範囲を延長する、直列データ・リンク・アダプタを
含む。前記アダプタはさらに、直列データ・リンクを介
して互いに通信する第１及び第２のサブアダプタを含み
、各サブアダプタは、送信部がわに、それぞれ前記チャ
ネルと前記周辺装置制御装置から受け取った、前記所定
のプロトコルに合致する信号に応答するフレーム生成手
段を含み、前記フレーム生成手段は、それが受け取った
制御信号に応答して１つまたは複数の固有フレーム開始
文字を生成する手段を含む。さらに各サブアダプタは送
信部がわに前記直列データ・リンクを介して伝送される
際の単一ビット・エラー及び２重ビット・エラーにより
誤って開始文字を生成しないように、前記開始文字に対
してエラーの影響を受けにくい関係をもつ、所定のアイ
ドル文字を生成する手段、前記直列データ・リンクを介
して効率よくエラーのない伝送が行なえるようにデータ
をコード化する符号器、前記コード化データを並列書式
から直列書式に変換する直列化機構、前記直列データ・
リンクを介して直列化されたコード化データを伝送する
リンク・インターフェース及びドライバ手段を含み、さ
らに、前記サブアダプタの受信部に、前記コード化直列
データを受信する受信装置、前記直列コード化データを
並列書式に変換する非直列化機構、ディジタル・データ
をエラーを含まない形で回復する復号器、及び前記１つ
または複数の周辺装置制御装置に伝送するため前記所定
のプロトコルでデータ信号及び制御信号を再構築するイ
ンターフェース・アダプタ手段を含む。

本発明の利点は、すべての制御信号及びデータ信号が単
一の複数文字フレームに統合されるという、情報処理シ
ステムにおいて直列データ・リンクを介してデータを伝
送することである。

本発明の他の利点は、開始文字及びアイドル文字が、直
列データ・リンクを介してＩ　ＤＬＥ文字を伝送する際
に単一及び２重ビット・エラーによる誤った開始文字の
検出が行なわれないように選択され生成されることであ
る。

Ｄ、実施例 第１図を参照して、本発明を具体化した情報処理システ
ム１０について説明する。

メインフレームＩＢＭモデル３０９０−２００Ｅ処理シ
ステムなどのプロセッサ１２が、周辺装置３０．３２．
３４などと通信するために１つまたは複数のチャネル１
４に接続されている。このチャネルは、標準のチャネル
／制御装置インターフェースを介して装置制御装置２４
．２６．２８などと通信する。このインターフェースは
、インターナショナル・ビジネス・マシーン社の出版物
ｒｌＢＭシステム／３６０及びシステム／３７０入出力
チヤネル／制御装置インターフエース、ＯＥＭ情報（Ｉ
ＢＭ　Ｓｙｓｔｅｍ／３６０　ａｎｄ　Ｓｙｓｔｅｍ／
３７０　ｌ１０Ｉｎｔｅｒｆａｃｅ　　Ｃｈａｎｎｅｌ
　　ｔｏ　　Ｃｏｎｔｒｏｌ　　ｕｎｉｔ　　Ｏｒｉｇ
ｉｎａｌＥｑｕｉｐｍｅｎｔ　Ｍａｎｕｆａｃｔｕｒｅ
ｒｓ　Ｉｎｆｏｒｍａｔｉｏｎ）　Ｊ　Ｎ資料番号ＧＡ
２２−６９７４−０８に詳細に記載されている。このイ
ンターフェースは、前掲の１９７７年１月発行の１８Ｍ
テクニカル・ディスクロージャ・プルテン所載の論文及
び米国特許第４７１２１７６号を含む多くの従来技術の
参照文献に記載されている。こうして記載された標準の
システム３７０チヤネル・インターフェースは、５ＥＲ
ＶＩＣＩＥ　　０ＵＴ１　ＤＡＴＡ　　ＯＵＴ、　　Ａ
ＤＤＲＥＳＳ　　ＯＵＴ、　　Ｃ０ＭＭΔ１（ＤＯＵＴ
、　ＯＰ　ＯＵＴ、　ｌｌ０ＬＤ　０ＵＴ１ＳＥＬＥＣ
Ｔ　ＯＵＴ、　５ＵＰＰＲＥＳＳＯＵＴ、　　５ＥＲＶ
ＩＣＥ　　ＩＮ、　　ＤＡＴＡ　　ＩＮＸ　ＡＤＤＲＥ
ＳＳ　　ＩＮ、　　５ＴＡＴＵＳＩＮ、　　ＯＰ　　Ｉ
Ｎ、　　ＲＥＱＵＥＳＴ　　Ｉｔ（、ＤＩＳＣＯＮＮＥ
ＣＴ　　ＩＮＸ　５ＥＬＥＣＴＩＮなどタグと呼ばれる
こともある多数の制御線を含む並列インターフェースで
ある。チャネルから制御装置にデータを伝送する出力バ
ス（ＢｕｓＯｕｔ　）及びチャネルから制御装置にデー
タを伝送する入力バス（Ｂｕｓ　Ｉｎ）と呼ばれる８ビ
ツト・データ・バスもある。上記の論文及び米国特許は
共に、さらに何線通信によって課される、チャネルから
装置制御装置までの距離に関する制限を論じている。

ここで、距離の制限及びチャネル／制御装置入出力並列
インターフェース動作についてさらに論じるために上記
特許及び論文を参照する。

チャネル１４は、上記の標準のチャネル制御装置入出力
並列インターフェースを介して、線１５．２２上で制御
装置２４．２６．２８と通信する。

線１５はチャネル／制御装置インターフェースのチャネ
ル１４側端部を表し、線２２はチャネル／制御装置イン
ターフェースの制御装置側端部を表す。直列データ・リ
ンク・アダプタ１７は、線１５上のある位置にあるイン
ターフェースと線２２上の別の位置にあるインターフェ
ースを接続して、プロセッサ及びチャネルから制御装置
及び装置までの最大距離を延長させる。直列データ・リ
ンク・アダプタ１７は、チャネル側端部にサブアダプタ
１６、制御装置側端部にサブアダプタ２０の２つのサブ
アダプタを含む。２つのサブアダプタは、光フアイバ２
重経路１８などの直列リンクによって接続される。本明
細書ではサブアダプタ１６をサブアダプタＡとも呼び、
サブアダプタ２０をサブアダプタＢとも呼ぶ。

第２図を参照して、サブアダプタ１６と２０を含む直列
データ・リンク・アダプタ１７についてより詳細に説明
する。

第２図の構成図を見るとわかるように、サブアダプタ１
６と２０の構造はほぼ同じであることに留意されたい。

ただし、サブアダプタ１６におけるデータ・フローは、
直列データ・リンク１８に通じるチャネルから、１３Ｊ
１８０ＵＴ（アウトバウンド・データ伝送を示す）上の
リンク１８及びサブアダプタ２０の受信部を介し、制御
装置側端部にあるインターフェース２２に向かう。イン
バウンド線上のデータ・フローは、制御装置側端部にあ
る並列インターフェース２２からサブアダプタ２０の送
信部を介してデータ・リンク・インバウンド経路１８Ｉ
Ｎに沿ってサブアダプタ１６の受信部を介して線１５上
のチャネル・インターフェースに向かう。各サブアダプ
タの機能はほぼ同じで、各サブアダプタは２重動作のた
めに送信部と受信部をもつので、サブアダプタの説明で
はその共通の機能は、共通の数字にサブアダプタ１６の
機能を表す場合は英字Ａをつけ、サブアダプタ２０の機
能を表す場合は英字Ｂをつけて識別する。

各サブアダプタの機能が何であるか及びそれらが互いに
どう関係するかは、データ経路についての以下の説明か
ら明らかになるはずである。

並列形式のデータが、並列インターフェース１５．２２
を介してフレーム生成論理機能４０Ａ。

４０Ｂに提示され、そこで送信のため複数文字フレーム
に変換される。フレーム生成論理機能については、後で
第３図を参照してより詳細に説明する。次いで複数文字
フレームは、符号器５０Ａ１５０Ｂによって符号化され
る。これらの符号器は、上記の米国特許第４４８６７３
９号に教示されているような、符号器及びＤＣ平衡８／
１０伝送コードによって効率よ〈実施される。この特許
を引用により本明細書に組み込む。コード化フレームは
、直列機構６０Ａ１６０Ｂによって直列化される。

これらの直列化機構は、当技術分野で周知のどの並列／
直列変換器で実施してもよい。次に、直列複数文字フレ
ームは、本発明の好ましい実施例では光データ・リンク
１８を介して伝送するために、送信装置７０Ａによって
電気信号から光信号に変換され、光データ・リンク１８
を介してもう一方のサブアダプタ２０．１６の受信装置
８０Ａ１８０Ｂに伝送される。受信装置８０Ａ１８０Ｂ
は、非直列化機構９０Ａ、９０Ｂに提示するため光信号
を電気信号に変換する。この非直列化機構は、直列化機
構と同様に、当技術分野で周知の直列／並列変換器の形
であり、本明細書ではこれ以上説明しない。並列形式の
受信データは、復号器１００Ａ１１００Ｂによって復号
される。これらの復号器は、上記の米国特許第４４８６
７３９号に記載された符号器と対になるものである。復
号されたフレームは、次にインターフェース再構築論理
機構１１０Ａ１１１０Ｂによって作用を受け、そこで、
チャネル／制御装置インターフェースのプロトコルに再
変換される。インターフェース再構築論理機構について
は、後で第４図に関してより詳細に説明する。

直列データ・リンク・アダプタのインバウンド・データ
経路は、実質的に上述のアウトバウンド経路の鏡面イメ
ージである。信号とデータは制御装置２４などから標準
インターフェース２２に現れ、サブアダプタ１６に関し
て上述したフレーム生成論理機構４０Ａとほぼ同じフレ
ーム生成論理機構４０Ｂに送られる。次に複数文字フレ
ーム情報は、符号器５０Ｂに渡されて、上記の米国特許
第４４８６７３９号に記載されている８／１０コードな
ど適切な走行長コードで符号化される。符号化されたフ
レームは、次に直列化機構６０Ｂによって直列化され、
送信装置７０Ｂによって光信号に変換されて、インバウ
ンド直列データ・リンク１８ＩＮを介してサブアダプタ
１６に送られる。サブアダプタ１６のインバウンド部分
は、サブアダプタ２ｏの受信装置８０Ｂと同じ機能を実
行する受信装置８０Ａ１及びサブアダプタ２０の対応す
る機能９０Ｂ、１００Ｂ１１１０Ｂと同じ機能を実行す
る非直列化機構９０Ａ１復号器１１０Ａ、インターフェ
ース再構築論理機構１１０Ａを含む。

周知の要素についての不必要な説明を省くために、送信
装置７０Ａ、７０Ｂ及び受信装置８０Ａ。

８０Ｂを含む光学素子についてはこれ以上説明しない。

これらの素子は、ＡＴ＆Ｔモデル○ＤＬ２００送受信機
対などいくつかの供給元から市販されている。ただし、
本発明の範囲内で適切な送信装置と受信装置を備えたど
んな直列データ・リンクでも利用できるので、本発明の
好ましい実施例の直列データ・リンク構造に必要な要素
は、特許請求の範囲に記載した本発明にとって不可欠の
ものではない。

同様に、符号器５０Ａ、５０Ｂ及び復号器１００Ａ、１
００Ｂについては、本明細書ではこれ以上説明しないが
、本発明の好ましい実施例では、本明細書に組み込んだ
上記の米国特許第４４８６７３９号に示されているよう
な８／１０ＤＣ平衡コードを使用したフラナシェクとウ
ィド−のコード化方式を使用する。本明細書に組み込ん
だ上記の特許はフード化方式及び符号器を開示している
が、上記特許にしたがって第１図に示した符号器の機能
を反転して復号器を実施することは、当業者の技能の範
囲内に十分に含まれることに留意されたい。

また、本特許は、第１の要素にで識別される１２の文字
に対する特別の特性を認識して識別し、これらの特殊に
文字から本発明のエラーの影響を受けにくい特性が導か
れることに留意されたい。

直列化機構６０Ａ、６０Ｂ及び非直列化機構９０Ａ、９
０Ｂは、様々な直列／並列変換器及び並列／直列変換器
のどれで実施してもよい。それらはすべて当分野で周知
であり、その実施のために発明が必要ではない。

次にフレーム生成論理機構４０Ａ、４０Ｂについて、第
３図を参照してより詳細に説明する。

線１５／２２上の標準入出力インターフェースは、線１
５２上の１群の制御信号またはタグ信号と、線１５１上
のデータ・バスを含む。これらのタグ及びバス線は、複
数ビット・ラッチ１５４中でラッチされる。また、タグ
線は、タグ状態の変化を示す立上りと立下りのタグ信号
を検査するタグ変更検出器１５６に接続されている。タ
グ変更検出器１５６は、文字伝送制御ブロック１５８を
制御し、文字伝送制御ブロック１５８はバス及びタグ・
ラッチ１５４とバッファ・ラッチ１６０．１６２のゲー
ト入力、ならびにマルチプレクサ１６４と符号器５０Ａ
１５０Ｂを制御する。ラッチ１６０と１６２は共にバッ
ファ・ラッチ１６２に記憶された前のフレームが伝送さ
れる間に、ラッチ１６０などのラッチに１つのフレーム
をロードさせる。

バッファ・ラッチ１６０と１６２は、フレームを１組の
バッファ・ラッチ１６０または１６２に記憶し、エラー
を含まないデータ伝送が行なわれるようにそのフレーム
を２度伝送することにより、冗長フレーム伝送にも使用
できる。

次に第５Ａ図を参照して、本発明による直列データ伝送
のための複数文字フレーム構造を、フレーム生成論理機
構４０Ａ１Ｂに関して説明する。第５Ａ図に示すアウト
バウンド・フレームは、上記の米国特許第４４８６７３
９号の表３に示されている１２個の特殊に文字の１つに
専用の５ビツトを有する第１の文字を含む。最初の８ビ
ツト文字の次の３ビツトは、Ｋ文字定義の後半部に当た
り、その文字がアイドル文字か、エラー・アイドル文字
か、それとも可能ないくつかの開始文字の１つであるか
どうかを決定する。第３図を見るとわかるように、Ｋ２
Ｓ、５として定義されたアイドル文字がラッチ１６６に
事前記憶され、Ｋ２９．７として定義されたエラー・ア
イドル文字がラッチ１６８に記憶されている。これらの
文字は、それぞれマルチプレクサ１６４の１組の入力線
に、文字伝送制御ブロック１５８の制御下で伝送すべく
選択される８ビツトを提示する。たとえば、同期はずれ
信号を線１７２上で受け取ると、文字伝送制御ブロック
１５８は、マルチプレクサ１６４に、ラッチ１６８から
のエラー・アイドル文字とラッチ１６６からのアイドル
文字をシーケンスとして組み合わせることを選択させる
。たとえば、３文字のエラー・アイドル・シーケンスで
は、送られた１つのエラー・アイドル文字の後に２つの
アイドル文字が続く。すなわち、文字伝送制御ブロック
１５８は、まずラッチ１６・８からマルチプレクサ１６
４を介して符号器５０Ａ、５０Ｂにエラー・アイドル文
字に２９．７をゲートし、続いてラッチ１６６からマル
チプレクサ１６４を介して符号器５０Ａ１５０Ｂにアイ
ドル文字に２８．５を２度続けてゲートして、３文字の
フレーム・アイドル・エラー・シーケンスを形成する。

文字伝送制御ブロック１５８の動作は、符号器５０Ａ、
５０Ｂからの線１７６上の伝送バイト・クロックによっ
てシーケンス制御がトリガーされる、簡単な状態マシン
によって実施できる。

バッファ１６０と１６２にはそれぞれ１９ビツトが記憶
されていることに留意されたい。前述のように、本発明
の好ましい実施例にしたがって使用されるフレーム構造
は、コード化前に、フレーム当り合計２４ビツトの場合
、順番に伝送される３つの８ビツト文字を含む。

ここで、５ＥＲＶＩＣＥ　　ＯＵＴタグとＤＡＴＡ　　
ＯＵＴタグは、アウトバウンド・フレームの最初の文字
の最後の２ビツトを占めており、それに対応Ｌ”（，５
ＥＲＶＩＣＥ　　Ｉｌ’ｌ’グとＤＡＴＡ　　ＩＮタグ
は、第５Ｂ図に示したインバウンド・フレームの最初の
文字の最後の２ビツトを占めていることに留意されたい
。開始文字とアウトバウンド・フレーム及びインバウン
ド・フレーム中の最初）文字中の５ＥＲＶＩＣＥ　　ｌ
Ｎ１０ＵＴタグ及びＤＡＴＡ　　ｌＮ１０ＵＴタグの間
に潜在的な競合があるので、５ＥＲｖＩＣＥ　ＯＵＴ／
工ＮタグまたはＤＡＴＡ　　ＯＵＴ／ＩＮタグのどれが
インターフェース上で活動状態であるかどうかに応じて
、４つの異なる文字に２８．０１Ｋ２８゜２、Ｋ２Ｓ、
４、Ｋ２Ｓ、６のうちの１つを、開始文字として選択し
なければならない。たとえば、５ＥＲＶＩＣＥ　　ＯＵ
ＴタグまたはＤＡＴＡ　ＯＵＴタグが非活動状態である
場合、開始文字に２８．０が使用される可能性が最も高
い。

やはり第５Ａ図と第５Ｂ図を見るとわかるように、アウ
トバウンド・フレーム及びインバウンド・フレームの第
２の文字は、それぞれＯＵＴタグ線とＩＮタグを運び、
フレームの第３の文字はアウトバウンド・フレーム上の
８ビツトＢＵＳ　　ＯＵＴとインバウンド・フレーム上
のＢＵＳ　　ＩＮｔ−含む。

こうして生成されたフレームがコード化され、直列化さ
れ、直列データ・リンクを介して送信され、受信され、
非直列化され、復号された後、標準インターフェースを
、制御装置２４．２６．２８と通信できるように再構築
しなければならない。

インターフェース再構築論理機構１１０Ａと１１０Ｂが
、この再構築機能を実行するが、後で第４図を参照して
説明する論理機構によって容易に実施できる。

並列文字が復号器１００Ａ１１００Ｂによって回復され
復号されたとき、第５Ａ図と第５Ｂ図を参照して上記に
説明したように、Ｋ文字が線４０４を介してフレーム制
御機構４０２に送られる。

符号器／ｍ号器５０Ａ１５０Ｂ、１００Ａ１１００Ｂ中
でエラーが発生した場合、コード化エラー信号が線４０
６上でフレーム制御機構４０２に提示される。また、文
字が復号されたとき、文字の８ビツトが８ビツト・バス
４１０上でデータ・ラッチ４０８に提示され、バイト・
クロックが線４１２を介してラッチ４０８及びフレーム
制御機構４０２に提示される。各８ビツト文字が回復さ
れると、ラッチ４０８に記憶された後、フレーム制御機
構４０２の制御下で、それらの文字は、フレームの第１
の文字Ｃ１の場合は文字ラッチ４１４、フレームの第２
の文字Ｃ２ではラッチ４１６、フレームの第３の文字Ｃ
３ではラッチ４１８という、適切な１組のラッチにゲー
トされる。フレームの比較を実行するために、第２のフ
レームが、文字Ｃ１の場合は文字ラッチ４２０１第２の
文字Ｃ２では文字ラッチ４２２、第３の文字Ｃ３では文
字ラッチ４２４に、それぞれ２文字ずつ記憶される。

プロセッサ／制御装置通信で一般に使用される伝送方式
は２種ある。１つの方式は、直列データ・リンク上で単
一フレームを伝送し、各フレームの後にフレーム間に少
なくとも１つのアイドル文字（Ｋ２Ｓ、５）が続くもの
である。第２の方式は、２重フレームを伝送し、各デー
タ・フレームが、連続して２度伝送され、２つの同一フ
レーム間でアイドル文字が伝送されないものである。

２重伝送方式を使用する場合、４ＯＡ１４０Ｂなどのフ
レーム生成論理機構中の文字伝送制御ブロック１５８が
、２重フレーム伝送モードを識別する信号を受け取り、
この信号を使って、バッファ・ラッチ１１６０または２
１６２のどちらかに記憶された１９ビツトのマルチプレ
クサ１６４へのゲート入力を制御するための、２フレ一
ム方式ラッチが設定される。２重フレーム伝送方式では
、選択されたラッチ１６０または１６２からの１９ビツ
トが、連続したサイクルで２度マルチプレクサ１６４に
ゲートされて、符号化、直列化及び伝送が行なわれる。

次にもう一方のラッチ１６２または１６０に記憶された
次のフレームが連続して２度送られ、以下同様である。

エラーの影響を受けにくくするために２重フレーム伝送
プロトコルを使用する場合、フレーム比較機構４２６は
、ラッチ４１４．４１６．４１８に記憶された第１のフ
レームの２４個の回復されたビットを、それぞれ文字ラ
ッチ４２０１４２２．４２４に記憶された第２のフレー
ムの２４ビツトと比較する。フレーム比較機構４２６は
、比較許可線４２８が活動状態のとき、フレーム制御機
構４０２の制御下で動作する。比較許可線が活動状態に
なるのは、２重フレーム伝送モードを使用しているとき
だけである。フレーム比較が真の場合、比較出力線４３
０が、制御ビットの場合は出力ランチ４３２、タグ線で
は出力ラッチ４３４、データ・バスでは出力ラッチ４３
６に使用可能信号を供給する。フレームの２４ビツトは
、ラッチ４１４．４１６．４１８からバス４３８上に出
力される。

バス４３８は、フレーム比較機＋Ｒ４２Ｂへの第１の１
組の入力を供給し、それぞれ制御ラッチ４３２、タグ・
ラッチ４３４及びデータ・バス・ラッチ４３６のうち当
該のものに接続される。

通常のデータ伝送動作方式では、データ・バスとタグ・
フレームが伝送され、フレーム制御機構４０２がタグ・
ラッチ４３４とバス・ラッチ４３６への線４４０上に使
用可能信号を生成することに留意されたい。

ときには、エラーの判定や保守などのために直列データ
・リンク・アダプタで検査を実施するのが望ましいこと
がある。こうした場合には、直列データ経路全体の保全
性を検査するために循環機能が実行できることが望まし
い。

循環機能は、第５Ｃ図に示した制御フレームなどの制御
フレームを使用して実施される。直列データ・リンク・
サブアダプタ１６と２０は、制御パネル上の制御ボタン
に折返しテスト・ボタンをもつことがある。折返しテス
ト・ボタンを押すと、サブアダプタ１６または２０で制
御フレームが生成される。循環ビット（制御フレームの
第１の文字中にＷＲＰとして示される）が所定の状態に
設定され、サブアダプタ１６と２０の間の直列データ・
リンクが検査される。

また制御フレームは、直列データ・リンクが使用可能に
なる前にその保全性を検査するのにも使用される。リン
クを使用するには、直列データ経路を接続し、サブアダ
プタ１６と２０に電源を入れ、サブアダプタ２０を使用
可能にしなければならない。これらの条件が満たされる
と、サブアダプタ１６が使用可能になる。リンク使用可
能スイッチをリンク使用可能位置に切り換えると、第５
Ｃ図の制御フレームの文字２に示されるような使用可能
ビットがオンになった制御フレームが生成される。サブ
アダプタから戻り制御フレームを受け取ると、リンクの
保全性が検査されて、リンクが論理的に使用可能になる
。使用可能ビットがオンになった制御フレームは、サブ
アダプタ２０にすべての遠隔制御装置へのシステム・リ
セットを実施させ、次いでＯＰ　　ＯＵＴタグを制御フ
レームでラッチされた状態に設定する。

制御フレームは、Ｋ２Ｓ、１またはに２８．３の開始文
字をもつことによって認識される。

制御フレームが復号された場合、フレーム制御機構４０
２は、制御ラッチ４３２への線４４２に、パス４３８上
に含まれている情報が、タグやデータ情報ではなく制御
情報であることを示す制御フレーム使用可能信号を生成
する。この制御情報は、検査及び保守のために制御装置
２４．２８．２８などによって使用されるもので、チャ
ネルから周辺装置へのタグ及びデータの伝送には無関係
である。

第３図に関して上述したように、文字に２９゜７はエラ
ー・アイドル文字として確立される。エラー・アイドル
・シーケンスは、エラー・アイドル文字に２９．７とそ
の後に続く２つのアイドル文字２８．５から＋ｆｉ成さ
れる。したがって、そのシーケンスは、Ｋ２９．７、Ｋ
２Ｓ、５、Ｋ２Ｓ。

５となり、このシーケンスが訂正されるまで線上で繰り
返される。エラー・アイドル検出回路４５０も、ラッチ
４０８の８ビット並列出力に接続されている。ラッチ４
０８の出力端に提示された８ビツトがエラー・アイドル
状態を表す文字に２９゜７である場合、エラー・アイド
ル検出回路４５０の出力線である線４５２上でエラー・
アイドル受信信号が活動状態になる。

以上、直列アダプタ１７の各要素を、参照した発明の好
ましい実施例に関して説明した。

Ｅ０発明の効果 上記に好ましい実施例に関して説明したように、この発
明に係る直列チャネル／制御装置リンクをもつ情報処理
システムは、送信端または受信端で巡回冗長検査（ＣＲ
Ｃ）論理回路を使用する必要がなく、こうした論理回路
の複雑な構成が不要で、直列リンクを介して伝送しなけ
ればならないビット数を減少させ、情報処理システムの
要素間でエラーの影響を受けにくいデータ通信を実現す
る。

【図面の簡単な説明】

第１図は、本発明の好ましい実施例による直列チャネル
／周辺装置制御装置リンクを含む情報処理システムの構
成図である。 第２図は、第１図の情報処理システムによるチャネルと
周辺装置制御装置の間での通信用の第１及び第２のサブ
アダプタを含む直列データ・リンク・アダプタを示す構
成図である。 第３図は、第２図に示す直列データ・リンク・アダプタ
によるフレーム生成論理機構の構成図である。 第４図は、第２図に示す直列データ・リンク・アダプタ
によるインターフェース再構築論理機構の構成図である
。 第５Ａ図は、チャネルから制御装置へのデータ伝送のた
めのアウトバウンド・フレーム用の複数文字フレーム構
造の説明図である。 第５Ｂ図は、本発明の好ましい実施例による装置制御装
置からチャネルへのデータ及び制御の伝送のための複数
文字インバウンド・フレーム＋Ｒ造の説明図である。 第５Ｃ図は、本発明の好ましい実施例による直列データ
・リンクの一方の端部にある第１及び第２のサブアダプ
タ間での事前選択された制御信号の伝送のための複数文
字制御フレーム構造の説明図である。 １２・・・・プロセッサ、１４・・・・チャネル、１６
・・・・サブアダプタ、２４．２６．２８・・・・制御
装置。

Claims (1)

1. 【特許請求の範囲】 直列データ・リンクを介してプロセッサと１以上の周辺
   装置との間で通信されるデータを処理する情報処理シス
   テムにおいて、 前記データを処理するプロセッサと、 前記プロセッサ及び１以上の周辺装置制御装置の間で通
   信を行なう１以上のチャネルと、所定の通信プロトコル
   にしたがって前記チャネルからの信号に応答して１以上
   の周辺装置を制御する１以上の周辺装置制御装置と、 前記チャネルの１つと前記の１以上の周辺装置制御装置
   との間に接続され、前記チャネルと前記制御装置との間
   の通信の範囲を延長する、直列データ・リンク・アダプ
   タとを含み、 前記アダプタはさらに、 それぞれ送信部及び受信部を含み、 直列データ・リンクを介して互いに通信する第１及び第
   ２のサブアダプタを含み、 各サブアダプタの送信部は、 それぞれ前記チャネル及び前記周辺装置制御装置から受
   け取った、前記所定のプロトコルに合致する信号に応答
   してフレームを生成し、かつ受け取った制御信号に応答
   して１以上の固有フレーム開始文字を生成するフレーム
   生成手段と、前記直列データ・リンクを介して伝送され
   る際に発生する単一ビット・エラー及び２重ビット・エ
   ラーにより開始文字と誤認されることがない、所定のア
   イドル文字を生成する手段と、 前記直列データ・リンクを介して効率よくエラーのない
   伝送が行なえるようにデータをコード化する符号器と、
   前記コード化データを並列書式から直列書式に変換する
   直列化機構と、前記直列データ・リンクを介して直列化
   されたコード化データを伝送するリンク・インターフェ
   ース及びドライバ手段とを含み、 さらに、前記各サブアダプタの受信部は、 前記コード化直列データを受信する受信装置と、前記直
   列コード化データを並列書式に変換する非直列化機構と
   、 ディジタル・データをエラーを含まない形で回復する復
   号器と、 前記１以上の周辺装置制御装置に伝送するため前記所定
   のプロトコルでデータ信号及び制御信号を再構築するイ
   ンターフェース・アダプタ手段とを含むことを特徴とす
   る情報処理システム。