JPH0459718B2 - - Google Patents
Info
- Publication number
- JPH0459718B2 JPH0459718B2 JP62120273A JP12027387A JPH0459718B2 JP H0459718 B2 JPH0459718 B2 JP H0459718B2 JP 62120273 A JP62120273 A JP 62120273A JP 12027387 A JP12027387 A JP 12027387A JP H0459718 B2 JPH0459718 B2 JP H0459718B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- node
- low level
- potential
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はガリウム砒素半導体メモリ装置に関
するものである。
するものである。
第２図は、例えば昭和59年度電子通信学会総合
全国大会講演論文集P2−304記載による従来の
Ｅ／Ｄ型ダイレクト カツプル FET ロジツ
ク（Direct Couple FET Logic）回路（以下
DCFL回路と略記する。）によるガリウム砒素半
導体メモリ装置のメモリセル及びワード線、ビツ
ト線の構成を示している。図中、１はメモリセル
で、これはノーマリオン型金属−半導体電界効果
型トランジスタ（以下MESFETと略記する。）２
及び３を負荷としノーマリオフ型MESFET４及
び５をドライバとしたフリツプフロツプ回路と、
ノーマリオフ型MESFETによるトランスフアゲ
ート６及び７とから構成されている。ノードＮ１
はメモリセルの電源ノードで、ノードＮ２及びＮ
３はデータが蓄えられるストレージノードであ
る。ノードＮ４はワード線でトランスフアゲート
６及び７のゲートに接続されている。ノードＮ５
及びＮ６は一対のビツト線を構成し、それぞれト
ランスフアゲート６及び７に接続されている。８
及び９はビツト線プルアツプのための抵抗性の負
荷素子で、プルアツプ電源であるノードＮ７、ビ
ツト線ノードＮ５間及び電源ノードＮ７、ビツト
線ノードＮ６間にそれぞれ接続されている。ま
た、ノーマリオフ型MESFET１０及び１１はコ
ラム選択のためのトランスフアゲートでそれぞれ
ノードＮ５、ノードＮ８間、及びノードＮ６、ノ
ードＮ９間に接続されている。ノードＮ１０はビ
ツト線セレクト信号線で上記トランスフアゲート
１０及び１１のゲートに接続されている。またこ
こでノードＮ８とノードＮ９とは一対のＩ／Ｏ線
を構成している。
全国大会講演論文集P2−304記載による従来の
Ｅ／Ｄ型ダイレクト カツプル FET ロジツ
ク（Direct Couple FET Logic）回路（以下
DCFL回路と略記する。）によるガリウム砒素半
導体メモリ装置のメモリセル及びワード線、ビツ
ト線の構成を示している。図中、１はメモリセル
で、これはノーマリオン型金属−半導体電界効果
型トランジスタ（以下MESFETと略記する。）２
及び３を負荷としノーマリオフ型MESFET４及
び５をドライバとしたフリツプフロツプ回路と、
ノーマリオフ型MESFETによるトランスフアゲ
ート６及び７とから構成されている。ノードＮ１
はメモリセルの電源ノードで、ノードＮ２及びＮ
３はデータが蓄えられるストレージノードであ
る。ノードＮ４はワード線でトランスフアゲート
６及び７のゲートに接続されている。ノードＮ５
及びＮ６は一対のビツト線を構成し、それぞれト
ランスフアゲート６及び７に接続されている。８
及び９はビツト線プルアツプのための抵抗性の負
荷素子で、プルアツプ電源であるノードＮ７、ビ
ツト線ノードＮ５間及び電源ノードＮ７、ビツト
線ノードＮ６間にそれぞれ接続されている。ま
た、ノーマリオフ型MESFET１０及び１１はコ
ラム選択のためのトランスフアゲートでそれぞれ
ノードＮ５、ノードＮ８間、及びノードＮ６、ノ
ードＮ９間に接続されている。ノードＮ１０はビ
ツト線セレクト信号線で上記トランスフアゲート
１０及び１１のゲートに接続されている。またこ
こでノードＮ８とノードＮ９とは一対のＩ／Ｏ線
を構成している。
次に第２図に基づいて動作を説明する。
通常、ガリウム砒素によるＥ／Ｄ型DCFL回路
はハイレベル0.6V程度（これはMESFETのゲー
ト、ソース間のシヨツトキバリア高さで決る。）、
ローレベル0V程度の内部信号で動作する。従つ
てメモリセル１は、ハイレベル0.6V、ローレベ
ル0Vのワード線Ｎ４とビツト線セレクト信号線
Ｎ１０とが共にハイレベルとなることにより選択
される。また、ノードＮ１及びＮ７の電源電圧
は、共に1.0Vとする。
はハイレベル0.6V程度（これはMESFETのゲー
ト、ソース間のシヨツトキバリア高さで決る。）、
ローレベル0V程度の内部信号で動作する。従つ
てメモリセル１は、ハイレベル0.6V、ローレベ
ル0Vのワード線Ｎ４とビツト線セレクト信号線
Ｎ１０とが共にハイレベルとなることにより選択
される。また、ノードＮ１及びＮ７の電源電圧
は、共に1.0Vとする。
まず、読出し動作について説明する。ワード線
Ｎ４及びビツト線セレクト信号線Ｎ１０が共にロ
ーレベルのとき、トランスフアゲート６，７及び
１０，１１は全て非導通状態となり、ストレージ
ノードＮ２，Ｎ３はビツト線Ｎ５，Ｎ６からそれ
ぞれ遮断される。メモリセル１はフリツプフロツ
プ回路で構成されているため、このときストレー
ジノードＮ２，Ｎ３には一対のデータが蓄えられ
る。すなわちノードＮ２がハイレベル（0.6V）
のときはノードＮ３がローレベル（0V）となり、
逆にノードＮ２がローレベルのときはノードＮ３
がハイレベルとなる。今仮にノードＮ２にハイレ
ベル、ノードＮ３にローレベルが蓄えられている
とする。このときドライバFET４は非導通状態、
５は導通状態である。
Ｎ４及びビツト線セレクト信号線Ｎ１０が共にロ
ーレベルのとき、トランスフアゲート６，７及び
１０，１１は全て非導通状態となり、ストレージ
ノードＮ２，Ｎ３はビツト線Ｎ５，Ｎ６からそれ
ぞれ遮断される。メモリセル１はフリツプフロツ
プ回路で構成されているため、このときストレー
ジノードＮ２，Ｎ３には一対のデータが蓄えられ
る。すなわちノードＮ２がハイレベル（0.6V）
のときはノードＮ３がローレベル（0V）となり、
逆にノードＮ２がローレベルのときはノードＮ３
がハイレベルとなる。今仮にノードＮ２にハイレ
ベル、ノードＮ３にローレベルが蓄えられている
とする。このときドライバFET４は非導通状態、
５は導通状態である。
次にワード線Ｎ４がハイレベル（0.6V）にな
ると、トランスフアゲート６と７が導通状態とな
りノードＮ２及びノードＮ３の電位がノードＮ５
及びノードＮ６に読出される。このとき、ハイ側
のビツト線Ｎ５の電位はドライバFET４が非導
通状態となつているため、ビツト線負荷８とトラ
ンスフアゲート６及びドライバFET５のゲート、
ソース間のシヨツトキダイオードとの電位分割で
決まり、通常シヨツトキバリア高さ0.6Vよりも
やや高い値となる。今この値を0.7Vとする。一
方ロー側のビツト線Ｎ６の電位は、ドライバ
FET５が導通状態となつているため、ビツト線
負荷９とトランスフアゲート７及びドライバ
FET５との電位分割で決まり、通常接地レベル
0Vとシヨツトキバリア高さ0.6Vの間の値となる。
今この値を0.2Vとする。すなわち、ワード線Ｎ
４が立上がることによりメモリセル１からビツト
線Ｎ５，Ｎ６にハイレベル0.7V、ローレベル
0.2Vのデータが読出される。
ると、トランスフアゲート６と７が導通状態とな
りノードＮ２及びノードＮ３の電位がノードＮ５
及びノードＮ６に読出される。このとき、ハイ側
のビツト線Ｎ５の電位はドライバFET４が非導
通状態となつているため、ビツト線負荷８とトラ
ンスフアゲート６及びドライバFET５のゲート、
ソース間のシヨツトキダイオードとの電位分割で
決まり、通常シヨツトキバリア高さ0.6Vよりも
やや高い値となる。今この値を0.7Vとする。一
方ロー側のビツト線Ｎ６の電位は、ドライバ
FET５が導通状態となつているため、ビツト線
負荷９とトランスフアゲート７及びドライバ
FET５との電位分割で決まり、通常接地レベル
0Vとシヨツトキバリア高さ0.6Vの間の値となる。
今この値を0.2Vとする。すなわち、ワード線Ｎ
４が立上がることによりメモリセル１からビツト
線Ｎ５，Ｎ６にハイレベル0.7V、ローレベル
0.2Vのデータが読出される。
次にビツト線セレクト信号線Ｎ１０がハイレベ
ル（0.6V）になるとトランスフアゲート１０及
び１１が導通状態となりビツト線Ｎ５及びＮ６の
データがそれぞれＩ／Ｏ線Ｎ８及びＮ９に読出さ
れる。このとき、ハイ側のＩ／Ｏ線Ｎ８の電位
は、ビツト線セレクト信号線レベル（0.6V）か
らトランスフアゲート１０のしきい値電圧Vth10
を引いた値0.6−Vth10Vまでしか上がらない。な
ぜならば、Ｉ／Ｏ線Ｎ８の電位が0.6−Vth10V以
上になるとトランスフアゲート１０が非導通状態
となるからである。今Vth10を0.1VとするとＩ／
Ｏ線Ｎ８の電位は0.6V−0.1V＝0.5Vとなる。一
方ロー側のＩ／Ｏ線Ｎ９の電位はビツト線Ｎ６の
電位がそのまま伝えられ0.2Vとなる。
ル（0.6V）になるとトランスフアゲート１０及
び１１が導通状態となりビツト線Ｎ５及びＮ６の
データがそれぞれＩ／Ｏ線Ｎ８及びＮ９に読出さ
れる。このとき、ハイ側のＩ／Ｏ線Ｎ８の電位
は、ビツト線セレクト信号線レベル（0.6V）か
らトランスフアゲート１０のしきい値電圧Vth10
を引いた値0.6−Vth10Vまでしか上がらない。な
ぜならば、Ｉ／Ｏ線Ｎ８の電位が0.6−Vth10V以
上になるとトランスフアゲート１０が非導通状態
となるからである。今Vth10を0.1VとするとＩ／
Ｏ線Ｎ８の電位は0.6V−0.1V＝0.5Vとなる。一
方ロー側のＩ／Ｏ線Ｎ９の電位はビツト線Ｎ６の
電位がそのまま伝えられ0.2Vとなる。
以上より、読出し時にはワード線Ｎ４及びビツ
ト線セレクト信号線Ｎ１０の両方がハイレベルと
なることによりメモリセル１が選択され、ビツト
線Ｎ５，Ｎ６にはハイレベル0.7V、ローレベル
0.2Vのデータが読出され、さらにＩ／Ｏ線Ｎ８，
Ｎ９にはハイレベルの0.5V、ローレベル0.2Vの
データが読出される事がわかる。ワード線Ｎ４及
びビツト線セレクト信号線Ｎ１０のどちらか一方
がローレベルならば、メモリセル１のデータは
Ｉ／Ｏ線に読出されない。また、Ｉ／Ｏ線に読出
されたデータは、センスアンプ及びデータ出力回
路を経てメモリ外部へ出力される。
ト線セレクト信号線Ｎ１０の両方がハイレベルと
なることによりメモリセル１が選択され、ビツト
線Ｎ５，Ｎ６にはハイレベル0.7V、ローレベル
0.2Vのデータが読出され、さらにＩ／Ｏ線Ｎ８，
Ｎ９にはハイレベルの0.5V、ローレベル0.2Vの
データが読出される事がわかる。ワード線Ｎ４及
びビツト線セレクト信号線Ｎ１０のどちらか一方
がローレベルならば、メモリセル１のデータは
Ｉ／Ｏ線に読出されない。また、Ｉ／Ｏ線に読出
されたデータは、センスアンプ及びデータ出力回
路を経てメモリ外部へ出力される。
次に書き込み動作を説明する。初期条件として
ノードＮ２をローレベル（0V）、ノードＮ３をハ
イレベル（0.6V）とし、これに対しノードＮ２
にハイレベル、ノードＮ３にローレベルを書き込
む動作を考える。書き込み時も読出し時と同様ワ
ード線Ｎ４とビツト線セレクト信号線Ｎ１０の両
方をハイレベル（0.6V）としてメモリセル１を
選択状態とし、さらにＩ／Ｏ線Ｎ８を電源電位
（1.0V）、Ｎ９を接地電位（0V）にする。このと
き、ハイ側のトランスフアゲート１０はビツト線
Ｎ５が0.5V以上で非導通状態となるため、ビツ
ト線Ｎ５の電位は0.5Vとなる。これと同時にビ
ツト線Ｎ６の電位は、ビツト線負荷９の電流供給
能力よりもトランスフアゲート１１からの電流引
き抜き能力の方がはるかに大きくとられているた
めに接地電位に近い値となる。今仮にこれを
0.1Vとする。すなわち逆データ書き込み時には
一瞬ビツト線電位としてノードＮ５が0.5V、ノ
ードＮ６が0.1Vという状態になる。メモリセル
１は通常この状態でストレージノードＮ２の電位
がＮ３の電位よりも高くなるように設計されてお
り、従つてこのときデータは反転する。データ反
転後はドライバFET４は非導通状態となるため、
ハイ側のビツト線Ｎ５の電位は0.7Vまで上昇す
る。また、データ反転後ワード線Ｎ４をローレベ
ルにするとストレージノードの電位は、Ｎ２が
0.6V、Ｎ３が0Vに落ち着く。こうしてデータの
書き込みが完了する。
ノードＮ２をローレベル（0V）、ノードＮ３をハ
イレベル（0.6V）とし、これに対しノードＮ２
にハイレベル、ノードＮ３にローレベルを書き込
む動作を考える。書き込み時も読出し時と同様ワ
ード線Ｎ４とビツト線セレクト信号線Ｎ１０の両
方をハイレベル（0.6V）としてメモリセル１を
選択状態とし、さらにＩ／Ｏ線Ｎ８を電源電位
（1.0V）、Ｎ９を接地電位（0V）にする。このと
き、ハイ側のトランスフアゲート１０はビツト線
Ｎ５が0.5V以上で非導通状態となるため、ビツ
ト線Ｎ５の電位は0.5Vとなる。これと同時にビ
ツト線Ｎ６の電位は、ビツト線負荷９の電流供給
能力よりもトランスフアゲート１１からの電流引
き抜き能力の方がはるかに大きくとられているた
めに接地電位に近い値となる。今仮にこれを
0.1Vとする。すなわち逆データ書き込み時には
一瞬ビツト線電位としてノードＮ５が0.5V、ノ
ードＮ６が0.1Vという状態になる。メモリセル
１は通常この状態でストレージノードＮ２の電位
がＮ３の電位よりも高くなるように設計されてお
り、従つてこのときデータは反転する。データ反
転後はドライバFET４は非導通状態となるため、
ハイ側のビツト線Ｎ５の電位は0.7Vまで上昇す
る。また、データ反転後ワード線Ｎ４をローレベ
ルにするとストレージノードの電位は、Ｎ２が
0.6V、Ｎ３が0Vに落ち着く。こうしてデータの
書き込みが完了する。
従来のガリウム砒素半導体メモリ装置は以上の
ように構成されているため、次のようなデータ読
み出しにおける問題点があつた。
ように構成されているため、次のようなデータ読
み出しにおける問題点があつた。
すなわち、前に説明したように例えばビツト線
Ｎ５への読み出しのハイレベルはビツト線負荷８
とトランスフアゲート６及びドライバFET５の
ゲート、ソース間のシヨツトキダイオードとの電
位分割で決まり、またローレベルはビツト線負荷
８とトランスフアゲート６及びドライバFET４
との電位分割で決まるため、トランスフアゲート
やドライバFETの特性にばらつきがあるとビツ
ト線の読出しレベルがばらついた。通常、１対の
ビツト線は複数のメモリセルが共有しており、ま
たガリウム砒素によるＥ／Ｄ型DCFL回路は内部
信号の振幅が0.6V程度と小さく、特に読出し時
におけるビツト線の振幅はそれ以下となるため素
子特性のばらつきによる影響を受け易く、従つて
１対のビツト線を共有する複数のメモリセルのト
ランスフアゲートやドライバFETの特性の小さ
なばらつきに対してビツト線の読出しレベルがば
らつき易かつた。
Ｎ５への読み出しのハイレベルはビツト線負荷８
とトランスフアゲート６及びドライバFET５の
ゲート、ソース間のシヨツトキダイオードとの電
位分割で決まり、またローレベルはビツト線負荷
８とトランスフアゲート６及びドライバFET４
との電位分割で決まるため、トランスフアゲート
やドライバFETの特性にばらつきがあるとビツ
ト線の読出しレベルがばらついた。通常、１対の
ビツト線は複数のメモリセルが共有しており、ま
たガリウム砒素によるＥ／Ｄ型DCFL回路は内部
信号の振幅が0.6V程度と小さく、特に読出し時
におけるビツト線の振幅はそれ以下となるため素
子特性のばらつきによる影響を受け易く、従つて
１対のビツト線を共有する複数のメモリセルのト
ランスフアゲートやドライバFETの特性の小さ
なばらつきに対してビツト線の読出しレベルがば
らつき易かつた。
さらに詳しく説明すると第３図ａ〜ｃはビツト
線のローレベルにばらつきがあつた場合のビツト
線レベルの時間変化を示しており、連続する２つ
の読出しサイクルで互いに逆のデータを読出した
場合を示している。図中Ａは前サイクルのローレ
ベルが後サイクルのローレベルと同じ場合の波
形、Ｂは前サイクルのローレベルが後サイクルの
ローレベルよりも高い場合の波形、Ｃは前サイク
ルのローレベルが後サイクルのローレベルよりも
低い場合の波形を表わす。この図からわかるよう
にビツト線のローレベルが前、後サイクルで同じ
場合に比べ、前サイクルのローレベルが後サイク
ルより高い場合はビツト線の交点は速い方へ移動
し、前サイクルのローレベルが後サイクルより低
い場合はビツト線の交点は遅い方へ移動する。こ
のようにビツト線読出し電位のローレベルがばら
つくことによつてビツト線の交点の位置にばらつ
きが生じ、これはアクセスタイムのバラツキの原
因となる。ハイレベルのばらつきに対しても同様
のことが言える。以上のように従来の構成ではメ
モリセルのトランスフアゲートやドライバFET
の特性のばらつきによつてビツト線レベルにばら
つきが生じアクセスタイムがばらつくという問題
点があつた。
線のローレベルにばらつきがあつた場合のビツト
線レベルの時間変化を示しており、連続する２つ
の読出しサイクルで互いに逆のデータを読出した
場合を示している。図中Ａは前サイクルのローレ
ベルが後サイクルのローレベルと同じ場合の波
形、Ｂは前サイクルのローレベルが後サイクルの
ローレベルよりも高い場合の波形、Ｃは前サイク
ルのローレベルが後サイクルのローレベルよりも
低い場合の波形を表わす。この図からわかるよう
にビツト線のローレベルが前、後サイクルで同じ
場合に比べ、前サイクルのローレベルが後サイク
ルより高い場合はビツト線の交点は速い方へ移動
し、前サイクルのローレベルが後サイクルより低
い場合はビツト線の交点は遅い方へ移動する。こ
のようにビツト線読出し電位のローレベルがばら
つくことによつてビツト線の交点の位置にばらつ
きが生じ、これはアクセスタイムのバラツキの原
因となる。ハイレベルのばらつきに対しても同様
のことが言える。以上のように従来の構成ではメ
モリセルのトランスフアゲートやドライバFET
の特性のばらつきによつてビツト線レベルにばら
つきが生じアクセスタイムがばらつくという問題
点があつた。
この発明は上記のような問題点を解消するため
になされたもので、メモリセル間でのアクセスタ
イムのばらつきを低減することができる半導体メ
モリ装置を得ることを目的とする。
になされたもので、メモリセル間でのアクセスタ
イムのばらつきを低減することができる半導体メ
モリ装置を得ることを目的とする。
この発明に係る半導体メモリ装置は、シヨツト
キダイオードを有しそのシヨツトキバリア高さに
よつて電源電圧をクランプするクランプ回路を設
け、読出し時、該クランプ電圧をローレベル読出
し電位としてビツト線に印加するようにしたもの
である。
キダイオードを有しそのシヨツトキバリア高さに
よつて電源電圧をクランプするクランプ回路を設
け、読出し時、該クランプ電圧をローレベル読出
し電位としてビツト線に印加するようにしたもの
である。
この発明においてはシヨツトキダイオードのシ
ヨツトキバリア高さによつて電源電圧をクランプ
しこのクランプ電圧をローレベル読出し電位とし
てビツト線に印加するようにしたから、ビツト線
のローレベルをメモリセルを構成する素子の特性
のばらつきにかかわらず一定に保つことができ、
これによりメモリセル間でのアクセスタイムのば
らつきを低減することができる。
ヨツトキバリア高さによつて電源電圧をクランプ
しこのクランプ電圧をローレベル読出し電位とし
てビツト線に印加するようにしたから、ビツト線
のローレベルをメモリセルを構成する素子の特性
のばらつきにかかわらず一定に保つことができ、
これによりメモリセル間でのアクセスタイムのば
らつきを低減することができる。
以下、この発明の一実施例を図について説明す
る。
る。
第１図はこの発明の一実施例による半導体メモ
リ装置のメモリセル及びワード線、ビツト線の構
成を示す回路図であり、この回路は半絶縁性ガリ
ウム砒素基板上に形成されている。第１図におい
て、メモリセル１及びワード線、ビツト線の構成
は第２図と全く同様であり、２０はノーマリオフ
型MESFET１２、第１及び第２のシヨツトキダ
イオード１３及び１４から構成された第１のビツ
ト線クランプ回路で、ノーマリオフ型MESFET
１２はドレインが電源ノードＮ１１に、ソースが
ノードＮ１２に接続され、第１のシヨツトキダイ
オード１３はアノードがノードＮ１２に、カソー
ドが接地電位に接続され、第２のシヨツトキダイ
オード１４はアノードがノードＮ１２に、カソー
ドがビツト線ノードＮ５に接続されている。ま
た、３０はノーマリオフ型MESFET１５、第１
及び第２のシヨツトキダイオード１６及び１７か
ら構成された第２のビツト線クランプ回路で、ノ
ーマリオフ型MESFET１５はドレインが電源ノ
ードＮ１１に、ソースがノードＮ１３に接続さ
れ、第１のシヨツトキダイオード１６はアノード
がノードＮ１３に、カソードが接地電位に接続さ
れ、第２のシヨツトキダイオード１７はアノード
がノードＮ１３に、カソードがビツト線ノードＮ
６に接続されている。また、ノーマリオフ型
MESFET１２及び１５のゲートＮ１４には書き
込み読出し制御信号が入力される。
リ装置のメモリセル及びワード線、ビツト線の構
成を示す回路図であり、この回路は半絶縁性ガリ
ウム砒素基板上に形成されている。第１図におい
て、メモリセル１及びワード線、ビツト線の構成
は第２図と全く同様であり、２０はノーマリオフ
型MESFET１２、第１及び第２のシヨツトキダ
イオード１３及び１４から構成された第１のビツ
ト線クランプ回路で、ノーマリオフ型MESFET
１２はドレインが電源ノードＮ１１に、ソースが
ノードＮ１２に接続され、第１のシヨツトキダイ
オード１３はアノードがノードＮ１２に、カソー
ドが接地電位に接続され、第２のシヨツトキダイ
オード１４はアノードがノードＮ１２に、カソー
ドがビツト線ノードＮ５に接続されている。ま
た、３０はノーマリオフ型MESFET１５、第１
及び第２のシヨツトキダイオード１６及び１７か
ら構成された第２のビツト線クランプ回路で、ノ
ーマリオフ型MESFET１５はドレインが電源ノ
ードＮ１１に、ソースがノードＮ１３に接続さ
れ、第１のシヨツトキダイオード１６はアノード
がノードＮ１３に、カソードが接地電位に接続さ
れ、第２のシヨツトキダイオード１７はアノード
がノードＮ１３に、カソードがビツト線ノードＮ
６に接続されている。また、ノーマリオフ型
MESFET１２及び１５のゲートＮ１４には書き
込み読出し制御信号が入力される。
次に第１図に基づいて本実施例回路の動作を説
明する。
明する。
ここでも従来回路と同様、メモリセル１は、ハ
イレベル0.6V、ローレベル0Vのワード線Ｎ４と
ビツト線セレクト信号線Ｎ１０とが共にハイレベ
ルとなることにより選択される。ノードＮ１，Ｎ
７及びＮ１１の電源電圧は全て1.0Vとする。
イレベル0.6V、ローレベル0Vのワード線Ｎ４と
ビツト線セレクト信号線Ｎ１０とが共にハイレベ
ルとなることにより選択される。ノードＮ１，Ｎ
７及びＮ１１の電源電圧は全て1.0Vとする。
まず、ビツト線クランプ回路の動作を説明す
る。ノードＮ１４の書き込み読出し制御信号は、
読出し時にはハイレベル（1.0V、これは前段が
電源電圧1.0VのＥ／Ｄインバータであれば自然
に実現される。）、書き込み時にはローレベル
（0V）となる。ここで、第１のシヨツトキダイオ
ード１３及び１６のシヨツトキバリア高さを通常
の0.6Vとし、これに対し第２のシヨツトキダイ
オード１４及び１７はシヨツトキベリア高さを
0.3Vとする。これはガリウム砒素半導体基板の
不純物密度やアノードの金属を適当に選ぶことに
より可能である。
る。ノードＮ１４の書き込み読出し制御信号は、
読出し時にはハイレベル（1.0V、これは前段が
電源電圧1.0VのＥ／Ｄインバータであれば自然
に実現される。）、書き込み時にはローレベル
（0V）となる。ここで、第１のシヨツトキダイオ
ード１３及び１６のシヨツトキバリア高さを通常
の0.6Vとし、これに対し第２のシヨツトキダイ
オード１４及び１７はシヨツトキベリア高さを
0.3Vとする。これはガリウム砒素半導体基板の
不純物密度やアノードの金属を適当に選ぶことに
より可能である。
読出し時、すなわちノードＮ１４の書き込み読
出し制御信号がハイレベル（1.0V）のとき、ノ
ーマリオフ型MESFET１２及び１５は導通状態
となりノードＮ１２及びＮ１３はそれぞれシヨツ
トキダイオード１３及び１６によつて共に0.6V
にクランプされる。このときビツト線ノードＮ５
及びＮ６は、それぞれノードＮ１２及びＮ１３の
電位0.6Vからシヨツトキダイオード１４及び１
７のシヨツトキバリア高さである0.3Vを引いた
値、すなわち0.3Vよりも低くなることはできな
い。なぜなら、0.3Vよりも低くなるとシヨツト
キダイオード１４及び１７が導通してビツト線電
位が0.3Vまで引き上げられるからである。一方
書き込み時、すなわちノードＮ１４の書き込み読
出し制御信号がローレベル（0V）のとき、ノー
マリオフ型MESFET１２及び１５は非導通状態
となりノードＮ１２及びＮ１３はフローテイング
状態となる。このとき、ノードＮ１２及びＮ１３
はビツト線ノードＮ５及びＮ６には全く影響を及
ぼさない。従つて、書き込み時はビツト線クラン
プ回路が無い状態と同じになる。
出し制御信号がハイレベル（1.0V）のとき、ノ
ーマリオフ型MESFET１２及び１５は導通状態
となりノードＮ１２及びＮ１３はそれぞれシヨツ
トキダイオード１３及び１６によつて共に0.6V
にクランプされる。このときビツト線ノードＮ５
及びＮ６は、それぞれノードＮ１２及びＮ１３の
電位0.6Vからシヨツトキダイオード１４及び１
７のシヨツトキバリア高さである0.3Vを引いた
値、すなわち0.3Vよりも低くなることはできな
い。なぜなら、0.3Vよりも低くなるとシヨツト
キダイオード１４及び１７が導通してビツト線電
位が0.3Vまで引き上げられるからである。一方
書き込み時、すなわちノードＮ１４の書き込み読
出し制御信号がローレベル（0V）のとき、ノー
マリオフ型MESFET１２及び１５は非導通状態
となりノードＮ１２及びＮ１３はフローテイング
状態となる。このとき、ノードＮ１２及びＮ１３
はビツト線ノードＮ５及びＮ６には全く影響を及
ぼさない。従つて、書き込み時はビツト線クラン
プ回路が無い状態と同じになる。
次に、メモリ回路の読出し動作について説明す
る。ワード線Ｎ４及びビツト線セレクト信号線Ｎ
１０が共にローレベルのとき、トランスフアゲー
ト６，７及び１０，１１は全て非導通状態とな
り、ストレージノードＮ２及びＮ３はビツト線Ｎ
５及びＮ６からそれぞれ遮断される。メモリセル
はフリツプフロツプ回路で構成されているため、
このときストレージノードＮ２とＮ３には従来例
と同様に一対のデータが蓄えられる。仮にノード
Ｎ２にハイレベル、ノードＮ３にローレベルが蓄
えられているとする。このときドライバFET４
は非導通状態、５は導通状態である。
る。ワード線Ｎ４及びビツト線セレクト信号線Ｎ
１０が共にローレベルのとき、トランスフアゲー
ト６，７及び１０，１１は全て非導通状態とな
り、ストレージノードＮ２及びＮ３はビツト線Ｎ
５及びＮ６からそれぞれ遮断される。メモリセル
はフリツプフロツプ回路で構成されているため、
このときストレージノードＮ２とＮ３には従来例
と同様に一対のデータが蓄えられる。仮にノード
Ｎ２にハイレベル、ノードＮ３にローレベルが蓄
えられているとする。このときドライバFET４
は非導通状態、５は導通状態である。
次にワード線Ｎ４がハイレベル（0.6V）にな
ると、トランスフアゲート６及び７が導通状態と
なりノードＮ２及びノードＮ３の電位がノードＮ
５及びノードＮ６に読出される。このとき、ハイ
側のビツト線Ｎ５の電位はドライバFET４が非
導通状態となつているため、ビツト線負荷８とト
ランスフアゲート６及びドライバFET５のゲー
ト、ソース間のシヨツトキダイオードとの電位分
割で決まり、0.7Vとなる。この場合上記第１の
ビツト線クランプ回路２０はこのハイレベルの値
には影響を与えない。一方ロー側のビツト線Ｎ６
には、ドライバFET５が導通状態となつている
ため、ビツト線負荷９とトランスフアゲート７及
びドライバFET５との電位分割で決まる値であ
る0.2Vが読出されようとするが、上記第２のビ
ツト線クランプ回路３０により0.3Vに引き上げ
られ、0.3V一定となる。すなわち、ワード線Ｎ
４が立上がることによりメモリセル１からビツト
線Ｎ５，Ｎ６にハイレベル0.7V、ローレベル
0.3Vのデータが読出され、このローレベルはメ
モリセルの特性のばらつきによらず、0.3V一定
となる。
ると、トランスフアゲート６及び７が導通状態と
なりノードＮ２及びノードＮ３の電位がノードＮ
５及びノードＮ６に読出される。このとき、ハイ
側のビツト線Ｎ５の電位はドライバFET４が非
導通状態となつているため、ビツト線負荷８とト
ランスフアゲート６及びドライバFET５のゲー
ト、ソース間のシヨツトキダイオードとの電位分
割で決まり、0.7Vとなる。この場合上記第１の
ビツト線クランプ回路２０はこのハイレベルの値
には影響を与えない。一方ロー側のビツト線Ｎ６
には、ドライバFET５が導通状態となつている
ため、ビツト線負荷９とトランスフアゲート７及
びドライバFET５との電位分割で決まる値であ
る0.2Vが読出されようとするが、上記第２のビ
ツト線クランプ回路３０により0.3Vに引き上げ
られ、0.3V一定となる。すなわち、ワード線Ｎ
４が立上がることによりメモリセル１からビツト
線Ｎ５，Ｎ６にハイレベル0.7V、ローレベル
0.3Vのデータが読出され、このローレベルはメ
モリセルの特性のばらつきによらず、0.3V一定
となる。
次にビツト線セレクト信号線Ｎ１０がハイレベ
ル（0.6V）になるとトランスフアゲート１０及
び１１が導通状態となりビツト線Ｎ５及びＮ６の
データがそれぞれＩ／Ｏ線Ｎ８及びＮ９に読出さ
れる。このとき、ハイ側のＩ／Ｏ線Ｎ８の電位
は、ビツト線セレクト信号線レベル（0.6V）か
らトランスフアゲート１０のしきい値電圧Vth10
（0.1V）を引いた値0.6−0.1＝0.5Vまでしか上が
らない。なぜならば、Ｉ／Ｏ線Ｎ８の電位が
0.5V以上になるとトランスフアゲート１０が非
導通状態となるからである。一方ロー側のＩ／Ｏ
線Ｎ９の電位はビツト線Ｎ６の電位がそのまま伝
えられ0.3Vとなる。
ル（0.6V）になるとトランスフアゲート１０及
び１１が導通状態となりビツト線Ｎ５及びＮ６の
データがそれぞれＩ／Ｏ線Ｎ８及びＮ９に読出さ
れる。このとき、ハイ側のＩ／Ｏ線Ｎ８の電位
は、ビツト線セレクト信号線レベル（0.6V）か
らトランスフアゲート１０のしきい値電圧Vth10
（0.1V）を引いた値0.6−0.1＝0.5Vまでしか上が
らない。なぜならば、Ｉ／Ｏ線Ｎ８の電位が
0.5V以上になるとトランスフアゲート１０が非
導通状態となるからである。一方ロー側のＩ／Ｏ
線Ｎ９の電位はビツト線Ｎ６の電位がそのまま伝
えられ0.3Vとなる。
以上より、読出し時にはワード線Ｎ４及びビツ
ト線セレクト信号線Ｎ１０の両方がハイレベルと
なることによりメモリセル１が選択され、ビツト
線Ｎ５，Ｎ６にはハイレベル0.7V、ローレベル
0.3Vのデータが読出され、さらにＩ／Ｏ線Ｎ８，
Ｎ９にはハイレベル0.5V、ローレベル0.3Vのデ
ータが読出される事がわかる。ローレベルの
0.3Vはメモリセルによるばらつきがなく、極め
て均一性が良い。また従来回路と同様にワード線
Ｎ４及びビツト線セレクト信号線Ｎ１０のどちら
か一方がローレベルならば、メモリセル１のデー
タはＩ／Ｏ線には読出されない。また、Ｉ／Ｏ線
に読出されたデータは、センスアツプ及びデータ
出力回路を経てメモリ外部へ出力される。一方メ
モリセルへの書き込み動作については、上述した
ように第１、第２のビツト線クランプ回路２０，
３０は書き込み時には全く書き込み動作に影響を
及ぼさない。従つて、書き込み動作は上述の従来
回路の場合と全く同様である。
ト線セレクト信号線Ｎ１０の両方がハイレベルと
なることによりメモリセル１が選択され、ビツト
線Ｎ５，Ｎ６にはハイレベル0.7V、ローレベル
0.3Vのデータが読出され、さらにＩ／Ｏ線Ｎ８，
Ｎ９にはハイレベル0.5V、ローレベル0.3Vのデ
ータが読出される事がわかる。ローレベルの
0.3Vはメモリセルによるばらつきがなく、極め
て均一性が良い。また従来回路と同様にワード線
Ｎ４及びビツト線セレクト信号線Ｎ１０のどちら
か一方がローレベルならば、メモリセル１のデー
タはＩ／Ｏ線には読出されない。また、Ｉ／Ｏ線
に読出されたデータは、センスアツプ及びデータ
出力回路を経てメモリ外部へ出力される。一方メ
モリセルへの書き込み動作については、上述した
ように第１、第２のビツト線クランプ回路２０，
３０は書き込み時には全く書き込み動作に影響を
及ぼさない。従つて、書き込み動作は上述の従来
回路の場合と全く同様である。
このように本実施例では第２のシヨツトキダイ
オード１４，１７を有しそのシヨツトキバリア高
さ0.3Vを用いてビツト線Ｎ５，Ｎ６の読み出し
ローレベルを0.3Vに固定する第１、第２のビツ
ト線クランプ回路２０，３０を設けたので、ワー
ド線Ｎ４が立上ることによりロー側のビツト線Ｎ
５あるいはＮ６に読み出されるローレベルを常に
0.3Vとでき、これによりアクセスタイムのばら
つきを抑えることができる。
オード１４，１７を有しそのシヨツトキバリア高
さ0.3Vを用いてビツト線Ｎ５，Ｎ６の読み出し
ローレベルを0.3Vに固定する第１、第２のビツ
ト線クランプ回路２０，３０を設けたので、ワー
ド線Ｎ４が立上ることによりロー側のビツト線Ｎ
５あるいはＮ６に読み出されるローレベルを常に
0.3Vとでき、これによりアクセスタイムのばら
つきを抑えることができる。
なお、上記実施例では第２のシヨツトキダイオ
ード１４及び１７のシヨツトキバリア高さが
0.3Vの場合を示したが、必要に応じてこのシヨ
ツトキバリア高さを変化させることによつてビツ
ト線の読出しローレベルを任意に調節してもよ
い。
ード１４及び１７のシヨツトキバリア高さが
0.3Vの場合を示したが、必要に応じてこのシヨ
ツトキバリア高さを変化させることによつてビツ
ト線の読出しローレベルを任意に調節してもよ
い。
以上のように、この発明によればシヨツトキダ
イオードのシヨツトキバリア高さによつて電源電
圧をクランプし、このクランプ電圧をローレベル
読出し電位としてビツト線に印加するようにした
ので、ビツト線の読み出しローレベルを個々のメ
モリセルの素子特性のばらつきによらず一定に保
つことができ、これによりメモリセル間でのアク
セスタイムのばらつきの小さい半導体メモリ装置
を得ることができる。
イオードのシヨツトキバリア高さによつて電源電
圧をクランプし、このクランプ電圧をローレベル
読出し電位としてビツト線に印加するようにした
ので、ビツト線の読み出しローレベルを個々のメ
モリセルの素子特性のばらつきによらず一定に保
つことができ、これによりメモリセル間でのアク
セスタイムのばらつきの小さい半導体メモリ装置
を得ることができる。
第１図はこの発明の一実施例による半導体メモ
リ装置のメモリセル及びワード線、ビツト線の構
成を示す回路図、第２図は従来の半導体メモリ装
置のメモリセル及びワード線、ビツト線の構成を
示す回路図、第３図はビツト線の読出しのローレ
ベルがばらついた場合のビツト線の読出しレベル
の時間変化を示す図である。 図中、１はメモリセル、２，３はノーマリオン
型MESFET、４〜７，１０〜１２，１５はノー
マリオフ型MESFET、８，９は抵抗性の負荷素
子、１３，１４，１６，１７はシヨツトキダイオ
ード、Ｎ１〜Ｎ１４は各ノード、２０，３０は第
１、第２のビツト線クランプ回路、Ａはローレベ
ルが前サイクルと後サイクルとで同じ場合のビツ
ト線レベル波形、Ｂは前サイクルの方が後サイク
ルよりもそのローレベルが高い場合のビツト線レ
ベル波形、Ｃは前サイクルの方が後サイクルより
もそのローレベルが低い場合のビツト線レベル波
形である。なお図中同一符号は同一又は相当部分
を示す。
リ装置のメモリセル及びワード線、ビツト線の構
成を示す回路図、第２図は従来の半導体メモリ装
置のメモリセル及びワード線、ビツト線の構成を
示す回路図、第３図はビツト線の読出しのローレ
ベルがばらついた場合のビツト線の読出しレベル
の時間変化を示す図である。 図中、１はメモリセル、２，３はノーマリオン
型MESFET、４〜７，１０〜１２，１５はノー
マリオフ型MESFET、８，９は抵抗性の負荷素
子、１３，１４，１６，１７はシヨツトキダイオ
ード、Ｎ１〜Ｎ１４は各ノード、２０，３０は第
１、第２のビツト線クランプ回路、Ａはローレベ
ルが前サイクルと後サイクルとで同じ場合のビツ
ト線レベル波形、Ｂは前サイクルの方が後サイク
ルよりもそのローレベルが高い場合のビツト線レ
ベル波形、Ｃは前サイクルの方が後サイクルより
もそのローレベルが低い場合のビツト線レベル波
形である。なお図中同一符号は同一又は相当部分
を示す。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性基板上に形成されたスタテイツク型
の半導体メモリ装置において、 シヨツトキダイオードを有しそのシヨツトキバ
リア高さによつて電源電圧をクランプするクラン
プ回路を備え、 読出し時、該クランプ電圧をローレベル読出し
電位としてビツト線に印加するようにしたことを
特徴とする半導体メモリ装置。 ２ 上記クランプ回路は、 ドレインが電源に接続され、ゲートにその導
通、非導通を制御する信号を受けるノーマリオフ
型MESFETと、 カソードが設置され、アノードが上記
MESFETのソースに接続された第１のシヨツト
キダイオードと、 アノードが上記第１のシヨツトキダイオードの
アノードに接続され、カソードがビツト線に接続
された第２のシヨツトキダイオードとからなるこ
とを特徴とする特許請求の範囲第１項記載の半導
体メモリ装置。 ３ 上記第２のシヨツトキダイオードのシヨツト
キバリア高さを、上記第１のシヨツトキダイオー
ドのシヨツトキバリア高さよりも低くしたことを
特徴とする特許請求の範囲第２項記載の半導体メ
モリ装置。 ４ 上記ノーマリオフ型MESFETのゲートには、
データの書き込み時に上記ノーマリオフ型
MESFETを非導通状態とする制御信号が入力さ
れることを特徴とする特許請求の範囲第２項また
は第３項記載の半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120273A JPS63285795A (ja) | 1987-05-19 | 1987-05-19 | 半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120273A JPS63285795A (ja) | 1987-05-19 | 1987-05-19 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285795A JPS63285795A (ja) | 1988-11-22 |
| JPH0459718B2 true JPH0459718B2 (ja) | 1992-09-24 |
Family
ID=14782146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120273A Granted JPS63285795A (ja) | 1987-05-19 | 1987-05-19 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63285795A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652723A (en) * | 1991-04-18 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
-
1987
- 1987-05-19 JP JP62120273A patent/JPS63285795A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63285795A (ja) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486753A (en) | Bus line drive circuit | |
| US4879690A (en) | Static random access memory with reduced soft error rate | |
| US4240151A (en) | Semiconductor read only memory | |
| US4375600A (en) | Sense amplifier for integrated memory array | |
| US4937480A (en) | BICMOS buffer circuit | |
| US4764897A (en) | Semiconductor memory device employing normally-on type GaAs-MESFET transfer gates | |
| EP0085436B1 (en) | Buffer circuits | |
| US4958093A (en) | Voltage clamping circuits with high current capability | |
| US4692642A (en) | Active pull-up circuit controlled by a single pull-up clock signal | |
| JPH0252460B2 (ja) | ||
| EP0317939A2 (en) | Input circuit incorporated in a semiconductor device | |
| US5091663A (en) | Mesfet differential amplifier | |
| JPH0459719B2 (ja) | ||
| US4933903A (en) | Static memory device provided with high-speed writing circuit | |
| JPH0459718B2 (ja) | ||
| US4742253A (en) | Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage | |
| JPH0516119B2 (ja) | ||
| JPH01162016A (ja) | 電界効果トランジスタ負荷回路 | |
| JP2515020B2 (ja) | ガリウム砒素半導体集積回路 | |
| JP2515021B2 (ja) | ガリウム砒素半導体集積回路 | |
| JPH03192595A (ja) | メモリセルとメモリ集積回路 | |
| JPS63314861A (ja) | 化合物半導体スタティックメモリ | |
| JP2823294B2 (ja) | ガリウム砒素半導体記憶装置 | |
| JPS6182532A (ja) | インバ−タ回路 | |
| JPH01138748A (ja) | ガリウム砒素半導体メモリ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |