JPH0460338B2 - - Google Patents
Info
- Publication number
- JPH0460338B2 JPH0460338B2 JP55040885A JP4088580A JPH0460338B2 JP H0460338 B2 JPH0460338 B2 JP H0460338B2 JP 55040885 A JP55040885 A JP 55040885A JP 4088580 A JP4088580 A JP 4088580A JP H0460338 B2 JPH0460338 B2 JP H0460338B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- layer
- window
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に高
周波用バイポーラトランジスタ又は該トランジス
タ素子を含む集積回路装置の製造方法に関するも
のである。
周波用バイポーラトランジスタ又は該トランジス
タ素子を含む集積回路装置の製造方法に関するも
のである。
高周波特性の良好なバイポーラトランジスタ素
子を実現するためには、微細寸法のパターンを形
成すると共に浅い接合を形成してベース幅を薄く
し、かつベース抵抗及びコレクターベース間容量
を減じる事が重要である。従つて、素子パターン
構造が微細化され拡散窓をそのままオーミツクコ
ンタクト用の窓として用いるいわゆるウオツシユ
ドエミツタ構造等が採られた。しかしながら、か
かる構造ではエミツタ領域が極めて浅く、このた
め電極形成のための金属を被覆するとその金属が
エミツタ・ベース間接合を貫通してしまうことが
生じ易く、このため電極金属膜着と拡散層の間に
ポリシリコン層を介在させる等の改善が施される
様になつてきた。
子を実現するためには、微細寸法のパターンを形
成すると共に浅い接合を形成してベース幅を薄く
し、かつベース抵抗及びコレクターベース間容量
を減じる事が重要である。従つて、素子パターン
構造が微細化され拡散窓をそのままオーミツクコ
ンタクト用の窓として用いるいわゆるウオツシユ
ドエミツタ構造等が採られた。しかしながら、か
かる構造ではエミツタ領域が極めて浅く、このた
め電極形成のための金属を被覆するとその金属が
エミツタ・ベース間接合を貫通してしまうことが
生じ易く、このため電極金属膜着と拡散層の間に
ポリシリコン層を介在させる等の改善が施される
様になつてきた。
第１図は最近のこの種のトランジスタ素子の断
面を概念的に説明するもので、金属電極を施す前
の工程での状態を示す断面図である。例えば、Ｎ
導電型を呈するシリコン半導体基板１の主表面に
ボロン（Ｂ）を熱拡散法により選択拡散さしめて
Ｐ導電型を呈するベース層２を形成し、シリコン
酸化膜（SiO2）等の絶縁膜３で基板表面を被覆
し、このSiO2膜等の絶縁膜３の所定部にエミツ
タ窓を開口した後、砒素（As）等を多量に添加
したポリシリコン層を気相成長等によつて形成
し、写真蝕刻技術を用いてエミツタ窓の部分を含
む様にポリシリコン層４を残し、高温熱処理を通
してポリシリコン層４から不純物（As等）をベ
ース層２の中に拡散移入せしめてエミツタ拡散層
５を形成する。しかる後に絶縁膜（SiO2等）３
のベース電極配着部分にベースコンタクト窓をや
はり写真蝕刻技術を用いて開口し、コンタクト抵
抗低減用のP+層６の熱拡散等の方法でベース層
２内に形成する。このとき、前記不純物添加ポリ
シリコン層４の表面は気相成長SiO2膜等でマス
クされている。
面を概念的に説明するもので、金属電極を施す前
の工程での状態を示す断面図である。例えば、Ｎ
導電型を呈するシリコン半導体基板１の主表面に
ボロン（Ｂ）を熱拡散法により選択拡散さしめて
Ｐ導電型を呈するベース層２を形成し、シリコン
酸化膜（SiO2）等の絶縁膜３で基板表面を被覆
し、このSiO2膜等の絶縁膜３の所定部にエミツ
タ窓を開口した後、砒素（As）等を多量に添加
したポリシリコン層を気相成長等によつて形成
し、写真蝕刻技術を用いてエミツタ窓の部分を含
む様にポリシリコン層４を残し、高温熱処理を通
してポリシリコン層４から不純物（As等）をベ
ース層２の中に拡散移入せしめてエミツタ拡散層
５を形成する。しかる後に絶縁膜（SiO2等）３
のベース電極配着部分にベースコンタクト窓をや
はり写真蝕刻技術を用いて開口し、コンタクト抵
抗低減用のP+層６の熱拡散等の方法でベース層
２内に形成する。このとき、前記不純物添加ポリ
シリコン層４の表面は気相成長SiO2膜等でマス
クされている。
ここで、要求される高周波特性を実現するため
に、ベース拡散層２に形成された電極金属とのコ
ンタクト抵抗を低減せねばならないが、前記P+
層６の不純物としてはエミツタ不純物のAsより
拡散波数の大きいＢを用い、エミツタ拡散熱処理
より低温で拡散する事によつて既に形成されたエ
ミツタ・ベース接合を大きく変化しない様にする
のが普通である。このとき、P+層６の深さはベ
ース層２とほぼ同程度以下となる。従つて、ベー
スコンタクト部分も極めて浅いものとなり、ベー
ス金属電極形成工程以後での製品信頼度が低くな
る（メタリゼーシヨンの劣化を生じやすい）、さ
らにエミツタ窓とベースコンタクト窓の位置合せ
作業は微細な寸法であるために難しく、製品歩留
を大幅に低下させる。前述のP+層６をエミツタ
拡散層５形成前に深く形成する事もできるが、こ
の場合エミツタ窓とベースコンタクト窓の位置合
せ作業は一層難しいものとなつてしまうし、ベー
スコレクタ容量も増大する事になり優れた高周波
特性を実現できない。
に、ベース拡散層２に形成された電極金属とのコ
ンタクト抵抗を低減せねばならないが、前記P+
層６の不純物としてはエミツタ不純物のAsより
拡散波数の大きいＢを用い、エミツタ拡散熱処理
より低温で拡散する事によつて既に形成されたエ
ミツタ・ベース接合を大きく変化しない様にする
のが普通である。このとき、P+層６の深さはベ
ース層２とほぼ同程度以下となる。従つて、ベー
スコンタクト部分も極めて浅いものとなり、ベー
ス金属電極形成工程以後での製品信頼度が低くな
る（メタリゼーシヨンの劣化を生じやすい）、さ
らにエミツタ窓とベースコンタクト窓の位置合せ
作業は微細な寸法であるために難しく、製品歩留
を大幅に低下させる。前述のP+層６をエミツタ
拡散層５形成前に深く形成する事もできるが、こ
の場合エミツタ窓とベースコンタクト窓の位置合
せ作業は一層難しいものとなつてしまうし、ベー
スコレクタ容量も増大する事になり優れた高周波
特性を実現できない。
更に、かかるトランジイタ素子形成するために
は、ボロン（Ｂ）のシリコン（Si）中における拡
散係数は砒素（As）のそれより大きいため予め
ベース層２の不純物濃度を低く抑えてベース層に
於けるＢの濃度勾配を小さくし、エミツタ層形成
のための熱処理の際のAsとの相対的な拡散速度
を低くおさえ、所定のベース幅を得る如くせねば
ならない。従つて、いわゆるベース抵抗が大きく
なり必然的に高周波特性に大きい制約を課し、本
来同一微細度でベース抵抗の小さい場合に実現で
きる高周波特性を劣化している事になる。
は、ボロン（Ｂ）のシリコン（Si）中における拡
散係数は砒素（As）のそれより大きいため予め
ベース層２の不純物濃度を低く抑えてベース層に
於けるＢの濃度勾配を小さくし、エミツタ層形成
のための熱処理の際のAsとの相対的な拡散速度
を低くおさえ、所定のベース幅を得る如くせねば
ならない。従つて、いわゆるベース抵抗が大きく
なり必然的に高周波特性に大きい制約を課し、本
来同一微細度でベース抵抗の小さい場合に実現で
きる高周波特性を劣化している事になる。
本発明は上記に鑑みなされたもので、極めて良
好な高周波特性をもち、製品信頼度の高い安価な
細密パターンをもつバイポーラトランジスタ又は
このトランジスタを含む半導体装置の製造方法を
提供する事を目的とするものである。
好な高周波特性をもち、製品信頼度の高い安価な
細密パターンをもつバイポーラトランジスタ又は
このトランジスタを含む半導体装置の製造方法を
提供する事を目的とするものである。
本発明によれば、半導体基板の一主表面上に一
導電型のベース領域を形成する工程と、ベース領
域内に凹状にくぼんだベースコンタクト窓及びエ
ミツタ窓を形成する工程と、ベースコンタクト窓
上に一導電型不純物添加ポリシリコン層を、エミ
ツタ窓上に逆導電型不純物添加ポリシリコン層を
それぞれ形成する工程と、加熱処理によつて不純
物をベース領域中に拡散させて一導電型のベース
コンタクト領域及び逆導電型のエミツタ領域を形
成する工程とを含む半導体装置の製造方法を得
る。
導電型のベース領域を形成する工程と、ベース領
域内に凹状にくぼんだベースコンタクト窓及びエ
ミツタ窓を形成する工程と、ベースコンタクト窓
上に一導電型不純物添加ポリシリコン層を、エミ
ツタ窓上に逆導電型不純物添加ポリシリコン層を
それぞれ形成する工程と、加熱処理によつて不純
物をベース領域中に拡散させて一導電型のベース
コンタクト領域及び逆導電型のエミツタ領域を形
成する工程とを含む半導体装置の製造方法を得
る。
以下、本発明の実施例について図面を参照しな
がらより詳細に説明する。
がらより詳細に説明する。
第２図ａ乃至ｃは本発明の一実施例を示す半導
体装置の製造方法を製造工程順に示したもので、
各領域の電極を形成する前までの主要工程断面で
ある。まず、第２図ａの示す様に、例えばＮ導電
型を与える不純物（例えば、アンチモンSb、リ
ンＰ、砒素As）をドーピングしたシリコン基板
１１の一主表面内に通常の選択拡散技術を用いて
ボロン（Ｂ）を熱拡散する等によつてＰ導電型の
ベース層１２を形成し、この後、熱酸化や気相成
長法等によつて形成されたシリコン酸化膜
（SiO2）等の絶縁膜１３で基板１１表面を被覆す
る。
体装置の製造方法を製造工程順に示したもので、
各領域の電極を形成する前までの主要工程断面で
ある。まず、第２図ａの示す様に、例えばＮ導電
型を与える不純物（例えば、アンチモンSb、リ
ンＰ、砒素As）をドーピングしたシリコン基板
１１の一主表面内に通常の選択拡散技術を用いて
ボロン（Ｂ）を熱拡散する等によつてＰ導電型の
ベース層１２を形成し、この後、熱酸化や気相成
長法等によつて形成されたシリコン酸化膜
（SiO2）等の絶縁膜１３で基板１１表面を被覆す
る。
次いで、該絶縁膜１３上に通常の方法によつて
ベースコンタクト窓（ベース電極取り出し部）２
０及びエミツタ窓（エミツタ電極取り出し部）２
１の部位を除いてフオトレジスト膜（図示せず）
を形成し、その後、これをマスクにして例えばフ
レオン（CF4）及び水素（H2）の混合雰囲気を用
い減圧状態下でプラズマスパツタエツチングして
絶縁膜１３及び基板ベース層１２の表面から所望
の深さまで穿孔する。この際、ベースコンタクト
窓２０及びエミツタ窓２１は同時に開孔するが、
プラズマスパツタエツチング法を用いる事によつ
て極めて微細寸法のパターンについて再現性よく
横方向に拡りのない異方性エツチングができる。
さらに、フレオン及び水素等の混合比（ガス組成
比）を変化する事によつて酸化膜及びシリコンの
エツチング速度比を制御でき、エツチング処理時
間を適当に設定すればベース層１２内への削り込
みは容易に制御できる。この後、エツチングスク
として使用したフオトレジスト膜を通常の方法で
除去すれば第２図ａの状態が得られる。
ベースコンタクト窓（ベース電極取り出し部）２
０及びエミツタ窓（エミツタ電極取り出し部）２
１の部位を除いてフオトレジスト膜（図示せず）
を形成し、その後、これをマスクにして例えばフ
レオン（CF4）及び水素（H2）の混合雰囲気を用
い減圧状態下でプラズマスパツタエツチングして
絶縁膜１３及び基板ベース層１２の表面から所望
の深さまで穿孔する。この際、ベースコンタクト
窓２０及びエミツタ窓２１は同時に開孔するが、
プラズマスパツタエツチング法を用いる事によつ
て極めて微細寸法のパターンについて再現性よく
横方向に拡りのない異方性エツチングができる。
さらに、フレオン及び水素等の混合比（ガス組成
比）を変化する事によつて酸化膜及びシリコンの
エツチング速度比を制御でき、エツチング処理時
間を適当に設定すればベース層１２内への削り込
みは容易に制御できる。この後、エツチングスク
として使用したフオトレジスト膜を通常の方法で
除去すれば第２図ａの状態が得られる。
次に、第２図ｂの如くエミツタ窓２１及びベー
スコンタクト窓２０を含んで夫々、例えば砒素
（As）を高濃度（例えば1020〜1021／cm3程度）に
添加したポリシリコン層１４及び例えばボロン
（Ｂ）を高濃度（例えば1019〜1020／cm3程度）に
添加したポリシリコン層１６を形成する。具体的
には、700〜800℃にて気相成長法によつてまず
As添加ポリシリコン層１４を基板表面上に形成
し、更にポリシリコン層上にSiO2膜１４′を形成
した後、通常の写真蝕刻技術を用いてSiO2膜１
４′にパターン形成し、これをマスクにAs添加ポ
リシリコン層１４のパターン形成する。次いで他
方の不純物を添加したポリシリコン層１６につい
てこれを繰り返せばよい。無論この逆の場合でも
よい。
スコンタクト窓２０を含んで夫々、例えば砒素
（As）を高濃度（例えば1020〜1021／cm3程度）に
添加したポリシリコン層１４及び例えばボロン
（Ｂ）を高濃度（例えば1019〜1020／cm3程度）に
添加したポリシリコン層１６を形成する。具体的
には、700〜800℃にて気相成長法によつてまず
As添加ポリシリコン層１４を基板表面上に形成
し、更にポリシリコン層上にSiO2膜１４′を形成
した後、通常の写真蝕刻技術を用いてSiO2膜１
４′にパターン形成し、これをマスクにAs添加ポ
リシリコン層１４のパターン形成する。次いで他
方の不純物を添加したポリシリコン層１６につい
てこれを繰り返せばよい。無論この逆の場合でも
よい。
しかる後、同図ｃのように例えば1000℃程度の
高温熱処理をする事によつてAs及びＢの不純物
を高濃度に添加されたポリシリコン層１４及び１
６から夫々As及びＢが固相拡散によつてベース
層１２中に移入し夫々エミツタN+層１５及びベ
ースコンタクト低減用P+層１７が形成できる。
そして、通常の方法でポリシリコン１４，１６上
のSiO2膜１４′及び１６′を除去する。
高温熱処理をする事によつてAs及びＢの不純物
を高濃度に添加されたポリシリコン層１４及び１
６から夫々As及びＢが固相拡散によつてベース
層１２中に移入し夫々エミツタN+層１５及びベ
ースコンタクト低減用P+層１７が形成できる。
そして、通常の方法でポリシリコン１４，１６上
のSiO2膜１４′及び１６′を除去する。
以降、通常の金属電極形成工程を行なわしめれ
ば、本発明によるバイポーラトランジスタ素子が
形成される。
ば、本発明によるバイポーラトランジスタ素子が
形成される。
かかるトランジスタは、ベース層１２の深さを
従来の方法により深くしてもエミツタ形成部のベ
ース層１２が予め薄くなつているので、所定のベ
ース幅を実現するためのエミツタ層１５は浅くて
すむ。エミツタ用不純物の拡散時間は短時間とな
りエミツタ用不純物の濃度分布は急峻なものとな
る。これはエミツターベース接合に於いてベース
不純物との濃度比が大きくなりキヤリアのいわゆ
る注入効率を高くすべく作用する。
従来の方法により深くしてもエミツタ形成部のベ
ース層１２が予め薄くなつているので、所定のベ
ース幅を実現するためのエミツタ層１５は浅くて
すむ。エミツタ用不純物の拡散時間は短時間とな
りエミツタ用不純物の濃度分布は急峻なものとな
る。これはエミツターベース接合に於いてベース
不純物との濃度比が大きくなりキヤリアのいわゆ
る注入効率を高くすべく作用する。
一方、トランジスタ素子の性能はベース抵抗に
よつて大きく支配されるが、前述の如く本実施例
のトランジスタではプラズマスパツタエツチング
法を用いており、これによつて極めて微細寸法が
可能となり、エミツタパターンの寸法を極めて細
かく（エミツタ窓寸法て0.8〜1μ程度）容易に再
現性よくできる。このため、エミツタ１５直下の
ベース層抵抗はベース不純物濃度が適当に小さく
抵抗率がやや大きくても、小さな値となる。更に
エミツタ層１５の外側（いわゆる外部ベースと称
されるエミツタ直下を除くベース層の部分）の抵
抗値は、ベース層１２の深さが従来より深くでき
るので非常に小さくなる。特に、ベース層１２を
通常の不純物熱拡散技術によつて形成する場合に
は表面部分に濃度の高い、即ち抵抗率の低い不純
物分布となるのでこの効果は顕著となる。加え
て、ベースコンタクト抵抗低減用のP+層１７は、
やはり予めベース層１２が凹状に削穴されている
ため深い部分から高濃度とする事ができ、同時に
ボロンを高濃度に添加したポリシリコン層１６が
存在するため極めて良好な低抵抗の非整流性接続
を与える様に作用する。さらに、P+層１７の形
成は、本実施例の製造方法ではエミツタ層１５の
形成と同時になされるので、予め各ポリシリコン
層１４及び１６中の添加不純物濃度を適当に、即
ちベース層１２中への不純物固相拡散移入のため
の熱処理時の実現時拡散係数が同程度となる様に
設定しておけば、P+層がコレクタ内に拡大して
ベース−コレクタ間容量を増加することはない。
よつて大きく支配されるが、前述の如く本実施例
のトランジスタではプラズマスパツタエツチング
法を用いており、これによつて極めて微細寸法が
可能となり、エミツタパターンの寸法を極めて細
かく（エミツタ窓寸法て0.8〜1μ程度）容易に再
現性よくできる。このため、エミツタ１５直下の
ベース層抵抗はベース不純物濃度が適当に小さく
抵抗率がやや大きくても、小さな値となる。更に
エミツタ層１５の外側（いわゆる外部ベースと称
されるエミツタ直下を除くベース層の部分）の抵
抗値は、ベース層１２の深さが従来より深くでき
るので非常に小さくなる。特に、ベース層１２を
通常の不純物熱拡散技術によつて形成する場合に
は表面部分に濃度の高い、即ち抵抗率の低い不純
物分布となるのでこの効果は顕著となる。加え
て、ベースコンタクト抵抗低減用のP+層１７は、
やはり予めベース層１２が凹状に削穴されている
ため深い部分から高濃度とする事ができ、同時に
ボロンを高濃度に添加したポリシリコン層１６が
存在するため極めて良好な低抵抗の非整流性接続
を与える様に作用する。さらに、P+層１７の形
成は、本実施例の製造方法ではエミツタ層１５の
形成と同時になされるので、予め各ポリシリコン
層１４及び１６中の添加不純物濃度を適当に、即
ちベース層１２中への不純物固相拡散移入のため
の熱処理時の実現時拡散係数が同程度となる様に
設定しておけば、P+層がコレクタ内に拡大して
ベース−コレクタ間容量を増加することはない。
以上の事は全てバイポーラトランジスタ素子の
高周波特性を夫々改善する様に作用することにな
り、本発明によれば著しく良好な高周波特性をも
つたトランジスタ素子又はこの素子を含む集積回
路装置を実現することができる。
高周波特性を夫々改善する様に作用することにな
り、本発明によれば著しく良好な高周波特性をも
つたトランジスタ素子又はこの素子を含む集積回
路装置を実現することができる。
さらに、第２図ｃの様に、エミツタ窓２１及び
ベース−コンタクト窓２０には夫々の不純物を高
濃度に含んだポリシリコン層が存在するため、後
続の金属電極形成による接合劣化はなく製品の信
頼度は非常に浅い接合を作るにもかかわらず極め
て安全なものとなる。更に、前述の様に、細密パ
ターンを再現性よく異方性エツチングのプラズマ
スパツタエツチング法によつてエミツタ窓２１及
びベースコンタクト窓２０を同時に開孔した後、
エミツタ層１５及びベースコンタクト抵抗低減用
P+層１７を形成するため、フオトリングラフイ
プロセスに於ける相対的位置合せの問題は著しく
緩和され、P+層１７及びエミツタ層１５の異常
近接による接合不全も全くなくなる。従つて細密
寸度パターンをもつ高周波トランジスタ素子等の
製造歩留を大幅に改善できる。
ベース−コンタクト窓２０には夫々の不純物を高
濃度に含んだポリシリコン層が存在するため、後
続の金属電極形成による接合劣化はなく製品の信
頼度は非常に浅い接合を作るにもかかわらず極め
て安全なものとなる。更に、前述の様に、細密パ
ターンを再現性よく異方性エツチングのプラズマ
スパツタエツチング法によつてエミツタ窓２１及
びベースコンタクト窓２０を同時に開孔した後、
エミツタ層１５及びベースコンタクト抵抗低減用
P+層１７を形成するため、フオトリングラフイ
プロセスに於ける相対的位置合せの問題は著しく
緩和され、P+層１７及びエミツタ層１５の異常
近接による接合不全も全くなくなる。従つて細密
寸度パターンをもつ高周波トランジスタ素子等の
製造歩留を大幅に改善できる。
このように、本発明によれば高周波性能を大幅
に改善すると同時に安価な製造信頼度の高い高周
波バイポーラトランジスタ素子又は該素子を含む
集積回路装置を実現できる。
に改善すると同時に安価な製造信頼度の高い高周
波バイポーラトランジスタ素子又は該素子を含む
集積回路装置を実現できる。
尚、上記実施例でPNP型も同じように適応で
きることは無論である。
きることは無論である。
第１図は改良された従来の高周波用バイポーラ
トランジスタ素子の電極形成前の断面図、第２図
ａ乃至ｃは本発明の一実施例を示す高周波用バイ
ポーラトランジスタを製造工程順に示した断面図
である。 １，１１……Ｎ型シリコン基板、２，１２……
Ｐ型ベース層、３，１３……シリコン酸化膜
（SiO2）、４，１４……砒素（As）高添加ポリシ
リコン層、５，１５……エミツタ領域、６，１７
……電極接触抵抗低減用領域、１６……ボロン
（Ｂ）高添加ポリシリコン層、１４′，１６′……
シリコン酸化膜、２０……ベースコンタクト窓、
２１……エミツタコンタクト窓。
トランジスタ素子の電極形成前の断面図、第２図
ａ乃至ｃは本発明の一実施例を示す高周波用バイ
ポーラトランジスタを製造工程順に示した断面図
である。 １，１１……Ｎ型シリコン基板、２，１２……
Ｐ型ベース層、３，１３……シリコン酸化膜
（SiO2）、４，１４……砒素（As）高添加ポリシ
リコン層、５，１５……エミツタ領域、６，１７
……電極接触抵抗低減用領域、１６……ボロン
（Ｂ）高添加ポリシリコン層、１４′，１６′……
シリコン酸化膜、２０……ベースコンタクト窓、
２１……エミツタコンタクト窓。
Claims (1)
- １ 半導体基板の一主表面上に一導電型のベース
領域を形成する工程と、前記ベース領域内に凹状
にくぼんだベースコンタクト窓及びエミツタ窓を
形成する工程と、前記ベースコンタクト窓上に一
導電型不純物添加ポリシリコン層を、前記エミツ
タ窓上に逆導電型不純物添加ポリシリコン層をそ
れぞれ形成する工程と、加熱処理によつて前記不
純物を前記ベース領域中に拡散させて一導電型の
ベースコンタクト領域及び逆導電型のエミツタ領
域を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088580A JPS56135964A (en) | 1980-03-28 | 1980-03-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088580A JPS56135964A (en) | 1980-03-28 | 1980-03-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56135964A JPS56135964A (en) | 1981-10-23 |
| JPH0460338B2 true JPH0460338B2 (ja) | 1992-09-25 |
Family
ID=12592958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4088580A Granted JPS56135964A (en) | 1980-03-28 | 1980-03-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56135964A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077227A (en) * | 1986-06-03 | 1991-12-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227355A (en) * | 1975-08-27 | 1977-03-01 | Hitachi Ltd | Diffusion layer formation method |
| US4042947A (en) * | 1976-01-06 | 1977-08-16 | Westinghouse Electric Corporation | High voltage transistor with high gain |
| JPS5353255A (en) * | 1976-10-26 | 1978-05-15 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5377472A (en) * | 1976-12-21 | 1978-07-08 | Sony Corp | Production of semiconductor device |
| JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
-
1980
- 1980-03-28 JP JP4088580A patent/JPS56135964A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56135964A (en) | 1981-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160991A (en) | High performance bipolar device and method for making same | |
| EP0137906B1 (en) | Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body | |
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US4433470A (en) | Method for manufacturing semiconductor device utilizing selective etching and diffusion | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| US4545113A (en) | Process for fabricating a lateral transistor having self-aligned base and base contact | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| CA1179786A (en) | Lateral transistor structure having self-aligned base and base contact and method of fabrication | |
| US3484309A (en) | Semiconductor device with a portion having a varying lateral resistivity | |
| US4184172A (en) | Dielectric isolation using shallow oxide and polycrystalline silicon | |
| US4631568A (en) | Bipolar transistor construction | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| JPH0460338B2 (ja) | ||
| EP0036620B1 (en) | Semiconductor device and method for fabricating the same | |
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| JPS6031107B2 (ja) | 半導体集積回路装置 | |
| JP3156592B2 (ja) | 半導体装置及びその製造方法 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP3083542B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 |