JPH0461164A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えばＮｆ−ｖンネル縦積ＡＮＤ型読出し専用
半導体記憶装置の製造方法に関するものである。

〈口〉従来の技術 第２図乃至第４図は従来例に係る説明図である。

第２図はＮｆ〜ンネル縦積ＡＮＤ型読出し専用半導体記
憶装置（ＮｅｈＡＮＤ型ＲＯＭ）の構成図であり、破線
円で囲んだ部分はマトリクストランジスタ（デイプレッ
ショントランジスタ、エンハンスメントトランジスタ）
を示している。

第３図は従来例により製造されたデイブレ・メショント
ランジスタ（ＬＡ）及びエンハンスメントトランジスタ
（ＩＢ）を示している。図において、り１）はＰ型Ｓｉ
基板、（２）は選択酸化（ゲート酸化）されたＳｉ−膜
、（Ｓ）はソース、（Ｇ）はゲート、（Ｄ）はドレイン
である。

第４図はデイプレッショントランジスタ（ＩＡ）のＲＯ
Ｍコーディングをする場合の工程図である。

図において、（３）はレジスト膜、（４）はエンハンス
メントトランジスタ（ＩＢ）のためのＢ１イオンを注入
して形成されるＰ−チャンネル拡散層、（５）はゲート
用のポリＳｉ膜、（６）はデイプレッショントランジス
タ（ＩＡ）のＲＯＭコーディングのためのボＪＳｉ膜（
５）、ソース（Ｓ）及びドレイン（Ｄ＞の形成領域にイ
オンインプラ法により注入する不純物であり、リン（Ｐ
＋）である。

なお斯る先行技術としては、特開昭６Ｏ−Ｑ１５７号公
報（ＨＯＩＬ　２７／１０）等がおる。

〈ハ〉発明が解決しようとする課題 ところで従来例によれば、デイプレッショントランジス
タ（ＩＡ）のＲＯｌｆｆ−ディングのためのイオン注入
は、第４図に示すようにポリＳｉ膜（５）を通過さゼて
Ｐ型Ｓｉ基板（１）にリンイオンを注入しなければなら
ない。

このため、リンイオンをポリＳｉ膜＜５）に通過させる
ために３００ＫｅＶ　−４００ＫｅＶ程度の加速電圧が
必要であり、この加速電圧は通常のイオン注入装置では
得られないという問題点がある。

本発明はかかる従来例の問題点に鑑みてなされたもので
あり、通常５０　ＫｅＶ　〜１５　ＯＫｅＶ程度のイオ
ン注入装置を用いてＲＯＭコーディングすることを可能
とする半導体装置の製造方法の提供を目的とする。

（ニ）課題を解決するための手段 本発明の半導体装置の製造方法は、その〜実施例を第１
図Ａ乃至第１図ｐに示すように、Ｐ型Ｓｉ基板（１１）
上の第１のトランジスタを形成する領域（ＩＩＡ）と第
２のトランジスタを形成する領域（ＩＩＢ）にゲート酸
化膜（１２）を形成する工程と、前記第１のトランジス
タを形成する領域（ＩＩＡ）と第２のトランジスタを形
成する領域（ＩＩＢ）に前記ゲート酸化膜り１２）を介
し℃ポリＳｉ膜（１４Ａ）（１４Ｂ）を形成する工程と
、 前記基板（１１）トの全面にレジスト膜（１５）を形成
し、第１のトランジスタを形成する領域（ＩＩＡ）に開
［１部を設け、ポリＳｉ膜（１４Ａ）を露出させる工程
と、 前記工程で露出したポリＳｉ膜（１４Ａ）をその膜厚の
途中までエツチングする工程と、 前記レジスト膜（１５）を除去し、全面にヒ素イオンを
注入し、第１．第２のトランジスタのソース（Ｓ）・ド
レイン（Ｄ）と第１のトランジスタのＮ型のチャンネル
不純物拡散層（１６）とを同時に形成する工程とを有す
ることによ吟、上記の目的を連敗する。

く本）　作用 本発明によれば、ＲＯＭコーディングを行なう第１のト
ランジスタ（デイプレッショントランジスタ）のゲート
電極としてのポリＳｉ膜（１４Ａ）をモの膜厚の途中ま
でエツチングした後にレジスト膜（１５）を除去し、全
面にヒ素イオンを注入し、第１、第２のトランジスタの
ソース（Ｓ）・ドレイン（Ｄ）と第１のトランジスタの
Ｎ型のチャンネル不純物拡散層（１６）とを同時に形成
し工いる。

これにより、ＲＯＭコーディングのために３００　Ｋｅ
Ｖ〜４００ＫｅＶというような高エネルギーのイオン注
入装置を不要とすることが可能となる。さらに、従来の
ソース（Ｓ）・ドしイン（Ｄ＞を形成するためのイオン
注入でＲＯＭＴ−Ｊ−ディングのためのイオン注入を兼
ねることができるので製造工程を簡略化することができ
る。

（へ）実施例 次に図を参照しながら本発明の実施例について説明する
６第１図Ａ乃至第１図Ｅは本発明の実施例に係る半導体
装置の製造方法を説明する断面図である。

まず第１図Ａに示す如く、Ｐ型Ｓｉ基板り１１）上のデ
イプレッショントランジスタを形成する領域（ＩＩＡ）
とエンハンスメントトランジスタを形成する領域（ＩＩ
Ｂ）に熱酸化によって３００人程鹿のゲート酸化膜（１
２〉を形成し、その後Ｂ＋イオンを加速エネルギー７０
ＫｅＶ、注入量Ｉ　Ｘ　１０　’　！ｉｏｎ、ｓ／　ｃ
ｍ　”の条件でイオン注入してＰ”’−ｆ−ｖンネル拡
散層（１３）を形成する。

次に第１図Ｂに示す如く、前記デイプし・ツシｌ〉・ト
ランジスタを形成する領域（ＩＩＡ）と］ンハンスメン
トトランジスタを形成する領域（ＩＩＢ）Ｇ：前記ゲー
ト酸化膜（１２）を介して４０００人程度エソリＳｉを
ＬＰＣＶＤ法等により堆積し、リンをドーピングして低
抵抗化した後にバター：：２ングし、工、ゲート電極と
なるポリＳｉ膜（１４Ａ＞（１４Ｂ）を形成４る。

次に第１図Ｃに示す如く、前記基＆（１１）Ｊの全面に
１．０μｍ程度のレジスト膜（１５）を形成し、ＲＯＭ
コーディング用のフォトマスクを用い℃フオトリソ工程
を行ない、デイプレッショントランジスタを形成ｊる領
域（ｉｌＡ）に開口部を設け、ポリＳｉ膜（］、４Ａ）
を露出させる。続いて前記工程で露出したポリＳｉ膜（
１４Ａ）を２０００人程度１ゴ、ツプングし、２０００
人程度０膜厚を残１゜ここでゲー（・酸化膜＜１２）が
エツチングされるのを防ぐために、Ｓｉｎ、に対寸−る
ポリＳｉの−１ツブング速度比の高い条件でエツチング
する。、、ｉ：たこのエツチングは異方性エラリング（
例えばＲＩＥ法）でもよいし１、等方性コップング（ガ
スを用いるドライコ、ツブングまたはエツチング液を用
いるウェット、ゴーツヂング）でもよい６ 等方性−Ｃツチングを用いた場合には、異ｊｆｆ性ｊ−
ツチングと比べて、ユップング蓋の制御性は劣るが、ポ
リＳｉ、膜（１４Ａ）の横方向にもコ゛ツブングが進む
ためゲート長がノ」１さくなり、デイプし・ツシＥント
ランジスタ（ＩＩＡ）のｇｍを向」できるきいう利点が
ある。しかる後に第１図りに示ｊ如く、トジスト膜（１
５）を除去し、基板＜１１）全面にＡｓ”イ」ンをイオ
ン注入法を以って加速コ、ネルギー８０Ｋｅｙ、注入量
５　Ｘ　１０　”１ｏｎｓハがの条件で打ち込み、ソー
ス（Ｓ）・ドレイン（Ｄ）とデイプレッショントランジ
スタ（１１Ａ）のＮ型のナヤンネル不純物拡散Ｊｔｉ（
１６）とを同時に形成する。

このようにして、ＲＯＭコーディング用のフォトマスク
を用いてデイプレッショントランジスタ（ｉｌＡ）のゲ
ート電極としてのポリＳｉ膜（１４Ａ＞を２０００人程
度０膜厚までエツチングしているので、その後従来のソ
ース・ドレイン形成用のイオン注入を行なうことにより
、Ａｓ＋イオンをポリＳｉ膜（１４Ａ）を通過させてＮ
型のチャンネル不純物拡散層〈１６）を同時に形成する
ことができる。

〈ト）発明の詳細 な説明したように本発明によれば、デイプレッショント
ランジスタのＲＯＭコーディングのためのイオン注入を
従来のソース・ドしイン形成用のイオン注入で兼ねるこ
とができるので、これにより半導体装置の製造コストを
大幅に低減すること、処理工程の迅速化を図ることが可
能となる。。

【図面の簡単な説明】

第１図Ａ乃至第１図りは本発明の半導体装置の製造方法
を説明する断面図、第２図乃至第４図は従来例に係る説
明図である。 第１　図八 銅 閃り 第２ 図 ＤＤ １１３図 ＩＩ４図

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板上の第１のトランジスタを
   形成する領域と第２のトランジスタを形成する領域にゲ
   ート酸化膜を形成する工程と、前記第１のトランジスタ
   を形成する領域と第２のトランジスタを形成する領域に
   前記ゲート酸化膜を介して多結晶半導体膜を形成する工
   程と、前記基板上の全面にレジスト膜を形成し、第１の
   トランジスタを形成する領域に開口部を設け、多結晶半
   導体膜を露出する工程と、 前記工程で露出した多結晶半導体膜をその膜厚の途中ま
   でエッチングする工程と、 前記レジスト膜を除去し、全面に逆導電型の不純物を注
   入し、第１、第２のトランジスタのソース・ドレインと
   第１のトランジスタの逆導電型のチャンネル不純物拡散
   層とを同時に形成する工程とを有することを特徴とする
   半導体装置の製造方（２）前記第１のトランジスタがデ
   イプレッショントランジスタ、前記第２のトランジスタ
   がエンハンスメントトランジスタであり、前記不純物が
   リンイオンまたはヒ素イオンであることを特徴とする請
   求項１記載の半導体装置の製造方法。