JPH0461265A - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法

Info

Publication number
JPH0461265A
JPH0461265A JP2169828A JP16982890A JPH0461265A JP H0461265 A JPH0461265 A JP H0461265A JP 2169828 A JP2169828 A JP 2169828A JP 16982890 A JP16982890 A JP 16982890A JP H0461265 A JPH0461265 A JP H0461265A
Authority
JP
Japan
Prior art keywords
film
poly
cavity
forming
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2169828A
Other languages
English (en)
Other versions
JP2886280B2 (ja
Inventor
Atsushi Chiba
千葉　敦志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Original Assignee
MIYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIYAGI OKI DENKI KK, Oki Electric Industry Co Ltd filed Critical MIYAGI OKI DENKI KK
Priority to JP2169828A priority Critical patent/JP2886280B2/ja
Priority to US07/722,675 priority patent/US5102820A/en
Publication of JPH0461265A publication Critical patent/JPH0461265A/ja
Application granted granted Critical
Publication of JP2886280B2 publication Critical patent/JP2886280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） この発明は、グイナミソク・う：／ダム・アクセス・メ
モリ装置のメモリセル製造に際し２、ホトリソグラフィ
エｆＩを１回減少でき、工程の簡略化を期することがで
きるようにした半導体記憶装置の製造方法に関するもの
である。
〔従来の技術） 従来、この種の半導体記憶装置はＮ積容量を増大させる
ため、ｒＡ　Ｎｅｗ　５ｔａｃｋｅｄ　Ｃａｐａｃｉｔ
ｏｒ　Ｃｅ１１ｗ１ｔｈ　Ｔｈ１ｎ　Ｂｏｙ　５ｔｒｕ
ｃｔｕｒｅｄ　Ｓｔｒｏａｇｅ　Ｎｏｄｅ　Ｊ　２１ｓ
ｔＳＳＤＭ　（ニス　ニス　デイ−エム）１９８９Ｐ】
４１〜１４４に開示されたようなものがある。
第２図は従来の半導体記憶装置の製造方法を説明するた
めの］：程断面図である。
まず、第２図（ａ）に示すように、シリコン（以下Ｓｉ
と略す）基板上に常圧の化学気相成長法（以下ＡＰ　−
ＣＶＤと略す）で二酸化シリコン膜２（以下５ｉＯｙと
略す）を形成する。
次に、ＳｉＯ□２−トには減圧の化学気相成長法（以Ｆ
１．Ｐ−ＣＶＤと略ず）で窒化シ！ＪコンＭ３（以下Ｓ
ｉＮ　と略す）を形成する。
さらに、Ｓｕｎ、膜２と同じ方法で、ＳｉＮ膜３十にＳ
ｉｎ、膜４を形成する０次いご２ごのＳ　ｉ　Ｏ！膜４
上にレシス［５を塗布し２°てパターン化する。
次に、第２図（ｂ）　ニ示すように、５ｉＯｚｌｌ　２
　、ＳｉＮ膜３．５ｉＯｚ膜４にレジスト膜をマスクに
し、てホトリソグラフィ技術により、コンタクト孔６を
関［」する。
さらにＬ　Ｐ　−ＣＶ　Ｄを用いて多結晶シ「Ｊコン膜
７（以下ポリＳｆと略す）を形成し、コンタクト孔６を
埋め込んで、Ｓｉ基板１とポリ５ｉＷｌ！７がコンタク
トするとともに、このポリ５１１ｇ装置リンもしくはＡ
ｓを拡散させる。
次に、このポリＳｉ膜７上に、第２図ｉａ）で述べたｓ
ｉｏ□膜と同じ方法で、５ｌｏ２ＷＩＪ：８を形成し、
この５ｉＯｚ膜８にポリＳｉ膜７と同じ方法でポリＳｉ
膜９を形成し、ポリＳｉ膜７と同様に不純物を拡散する
。
次に、ポリ５ｉＷｔＡ９上に５ｉｏｔ腰２と同じ方法で
、５ｉ０２膜１０を形成する。
次に、ＳｉＪ膜１膜上０上ジスト１１を塗布してパター
ン化し、第２図（ｃ）に示すよう番こ、レジスト１１を
マスクにして、ポリＳｉ　膜７　、ＳｉＯｘ　Ｗ’Ｊ　
８、ポリＳｉ膜９．５ｉｆｔ膜１０をエツチングし、こ
のエンチング後に、第２同ら）の工程で形成したポリＳ
ｉ膜７とポリＳｉ膜９と同し方法でポリ５１Ｍ１２を全
面に形成する。
次いで、リアクティブ・イオン・エツチング（以Ｆ、Ｒ
ＪＥと略す）を用いて、エッチバックを行い、第２図（
ｄ）に示すように、ポリＳｔＭ！Ｊ２のサイドウオール
１２ａ（以下、ＳＷと略す）を形成する。
次に、レジスト１３を塗布し、Ｓｉｎ、膜Ｎｏ上におい
て、上記コンタクト孔６に対応する個所のレジスト１３
を除去して、このレジスト１３をマスクにして、第２図
ｉｅ）に示すように、ｓ＋ｏｚＭ８、ポリ５ｉｌｌｌ（
９、Ｓｉｎ、膜１０をエツチングし、空洞１４を開口す
る。
この開口の後、第２図（ｆ）に示すように、ＳｉＯ□膜
４．８．Ｎｏを弗酸水溶液で除去し、第２図（（至）に
示すように、全面にキャパシタ絶縁膜１５（以下、Ｃ５
膜と略す）を形成した後、上記ポリ５ｉｌ１７と同し方
法でポリＳｉ膜１Ｂを成長させる。
〔発明が解決しようとする！１題〕 しかしながら、上記構成の半導体記憶装置の製造方法で
は、第１図（ｅ）のストレージノード内の空洞１４を開
「Ｊするのに、第１図（ｄ）のレジスト１３を用いたホ
トリソグラフィを行なうため、工程が長く、ポリＳｉ膜
７．９．Ｓｉｎ、膜８．１０による段差によりホトリソ
グラフィの精度が劣化し７、簡易に空洞を開口できない
という問題点があった。
この発明は前記従来技術が持っている問題点のうち、ス
トレージノード内の空洞を開「］する工程が長く、簡単
に空洞を開口できない点について解決した半導体記憶装
置の製造方法を提供するものである。
〔課題を解決するための手段〕
この発明は半導体記憶装置の製造方法において、ストレ
ージノード内の空洞を開０する際に、外側のポリＳｉの
サイドウオールにもう一度内側にポリＳｉのサイドウオ
ールを形成した後、内側のサイドウオールをマスクにし
て空洞の開Ｄ　８自己整合的に行う工程を導入したもの
である。
［作　用］ この発明によれば、半導体記憶装置の製造方法Ｃごおい
て、以Ｊ−のような工程を導入したので、外側のポリＳ
ｉのサイドウオールの形成後２内側のポリＳｉのサイド
ウオールを形成し、この内側のポリＳｉのサイドウオー
ルをマスクにして、空洞の開Ｌ］を自己整合的に形成す
ることにより、ホトリソグラフィ工程が１回減少するこ
とになり、したがって、前記問題点を除去できる。
（実施例〕 以下、この発明の半導体記憶装置の製造方法の実施例に
ついて図面に基づき説明する。第１０（ａ）ないし第１
図（ハ）はその一実施例を説明するための工程断面図で
ある。
まず、第１図（ａ）に示すように、ｓｉｎ板２板上１上
酸化およびＡＰ　−ＣＶＤ法により、ＳｉＯ！膜２２膜
形２し、このＳｉＯ□膜２２北にり、　Ｐ・ＣＶＤ法に
よりＳｉＮ膜２３を形成する。
次いで、このＳｉＮ膜２膜上３上、　Ｐ　−ＣＶ　Ｄ法
乙こより、ＳｉＯ□膜２４膜形４し、このＳｉＯ！膜２
４上２４上ｆ、、、　Ｐ　−ＣＶ　Ｄ法でＳｉＮ　）Ｉ
Ｉ　２５を形成する。このＳｉＮ膜２５の形成後、その
１面Ｃレジスト２６を塗布しこ、ホトリソグラフィによ
り所定のパターンを行う。
次いで、このパターン化されたレジスト２６をマスクニ
し７．５ｉＯｘｌＩＱ　２２　、　ＳｉＮ　Ｗｉ　２３
．５ｉ（ｈ膜２４　、ＳｉＮ膜２５をエンチングし５て
Ｓ、ＴＩノンタクト孔７を開［コする。
このコンタクト孔２７の開ＩＩｊ後、第１図（ｂ）に示
すように、ＬＰ・ＣＶＤ法により、ポリＳｉ膜２８を形
成し、コンタク１孔２７を埋め込み、ポリＳｉ＃２８と
Ｓｉ基板２１とのコンタクトをとる。このポリＳｉ膜２
Ｂの形成後、ポリＳｉ膜２８−トにＡＰ・ＣＶＤ法でＳ
　ｉ、　Ｏｘ膜２９を形成する。
さらに、この５ｉＯｚ膜２９上にＩ−Ｐ　−ＣＶ　Ｄ法
によりポリＳｉ膜３０を形成するとともに、このポリＳ
ｉ膜３０ＦにＡＰ　−ＣＶＤ法でＳｉＯ□膜３１膜形１
する。
このＳｉｎ、膜３１の膜厚Ｔ１　は、第１図ＦＣ）に示
ずポリＳｉ膜３３Ａの膜厚Ｔ２と、第１図（ｄ）に丞ず
ボＪＳｉ膜３３Ｉ３の膜厚′１゛、とを合計した膜厚よ
りｊヲく形成する。すなわち、Ｔ、＞Ｔ２　＋７３　　
とする。
この５ｉｏｆ膜３１の形成後、Ｌ・シスト３２を塗布し
て所定のパターン化を行い、第１１Ｊ（ｃ）に示すよう
に、このレジスト３２をマスクにし２てポリＳｉ膜２　
Ｂ　、Ｓｉ、Ｏｘ膜２９、ポリＳｉ膜３０．５ｉｆｔ膜
３１をエツチングにより除去する。
次に、全面に、ポリＳｉ膜３３Ａを厚さＴ′２で形成し
、このポリＳｉ＃　３３　ＡをＲＩＥでエツチングし、
第１図（（至）に示すように、ポリＳｉの５Ｗ３３Ａ＋
を形成する。
その後、ＳｉＯ□Ｍ３１を弗酸系水溶液で除去する。
このＳｉｎ、膜３１の除去後の５Ｗ３３Ａ１のポリ５ｉ
１１！Ｉ３０上の寸法Ｈは５ｉｆｔ膜３１の膜厚Ｔ１　
と同しになる。
次に、ボ’）　５ｔ）ＩＩ　３３　ＢをＲｌＥでエッチ
バンクし、第１図（ｅ）に示すように、ＳＷ３３　Ｂ　
１を形成する。
次に、このポリＳｉのＳＷ３３　Ｂ　１をマスクにして
、第１図（ｆ）に示すように、ポリＳｉ膜３０をエツチ
ングし、空洞３４を開［」する、この空洞３４の位ｉは
外側の５Ｗ３３ＡＩから内側に向けて形成される内側Ｓ
Ｗ３３　Ｂ　１によって決定される。
この空洞３４の開し］後に、第１［Ｊ（ｇ）にボずよう
に、ＳｉＮ膜２５をエツチングし、５ｉＯ１膜２４と２
９を弗酸系水溶液でエツチングし、さらに、ＳｉＮ膜２
３をエツチングする。
次に、第１図（５）に示すように、通常の方法ご表面全
体にキャパシタ絶縁膜３５を形成し、さらに、その上に
ポリＳｉ膜３６をｉ、、、　ｉ）・ＣＶ　ｉ）法で形成
して、と層の電極を形成する。
〔発明の効果） 以上詳細に説明したように、この発明によれば、ストレ
ージノード内の空洞をポリＳｉ膜のＳＷをマスクに関Ｄ
　ｉるようにしたので、ストレージノード内の空洞を開
口するためのホトリソグラフィ工程をなくすことができ
るとともに、ストレージノード内の空洞の開［］を簡易
に形成できる。
【図面の簡単な説明】
第１図（ａ）ないし第１図（ハ）はこの発明の半導体記
憧装宜の製造方法の−・実施例の−１−稈断面し１、第
２図（ａ）ないし、第２図（鎖は従来の半導体１ｉｌＴ
！憶装置の製造方法の工程断面図ごある。 ２１・・・Ｓｔ基板、２２．２４゜２９．３１・・・Ｓ
ｉｎ。 膜、２３．２５・・・ＳｉＮ膜、２７・・・コンタク１
孔、２Ｂ、３０．３３Ｂ、３６・・・ポリＳｉ膜、３３
Ａ１３３Ｂｌ・・・−；Ｗ（ザイドウォール）、３５・
・・４ヤバシタ絶＆！膜、３（３・・・ポリＳｉ膜。

Claims (3)

    【特許請求の範囲】
  1. （１）（ａ）シリコン基板上に、酸化膜を介してＳｉＮ
    膜、ＳｉＯ＿２膜及びＳｉＮ膜の第１の３層構造にコン
    タクト孔を形成後、第１のポリＳｉ膜と上記Ｓｉ基板と
    のコンタクトをとる工程と、
  2. （２）上記第１のポリＳｉ膜上に、酸化膜、第２のポリ
    Ｓｉ及び酸化膜とによる第２の３層構造を形成した後、
    この第２の３層構造と上記第１のポリＳｉ膜をホトリソ
    グラフィ技術により任意の形状にする工程と、 （ｃ）表面に第２のポリＳｉ膜を形成し、アクティブ・
    イオン・エッチングによりエッチバックを行って外側の
    サイドウォールを形成する工程と、（２）この外側のサ
    イドウォール形成後、上記第２の３層構造の上面の上記
    酸化膜を除去し、第４のポリＳｉ膜を形成して、エッチ
    バックを行うことにより、上記第２のポリＳｉ膜上と上
    記外側のサイドウォールに隣接した第４のポリＳｉ膜を
    内側のサイドウォールとする工程と、 （ｅ）上記内側のサイドウォールをマスクにし、エッチ
    ングにより上記第２のポリＳｉ膜に空胴を形成した後、
    上記第１の３層構造および第２の３層構造を除去して、
    ストレージノードを形成する工程と、 よりなる半導体記憶装置の製造方法。 （２）上記第２の３層構造の上面の酸化膜の厚さＴ＿１
    は、上記第２のポリＳｉ膜の厚さＴ＿２と上記第４のポ
    リＳｉ膜の厚さＴ＿３を加えた厚さより大きいことを特
    徴とする請求項１記載の半導体記憶装置の製造方法。
  3. （３）上記第２のポリＳｉ膜に形成する中央部の上記空
    胴位置が、上記内側のサイドウォールによって決定され
    ることを特徴とする請求項１記載の半導体記憶装置の製
    造方法。
JP2169828A 1990-06-29 1990-06-29 半導体記憶装置の製造方法 Expired - Lifetime JP2886280B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2169828A JP2886280B2 (ja) 1990-06-29 1990-06-29 半導体記憶装置の製造方法
US07/722,675 US5102820A (en) 1990-06-29 1991-06-28 Manufacturing method for semiconductor memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2169828A JP2886280B2 (ja) 1990-06-29 1990-06-29 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0461265A true JPH0461265A (ja) 1992-02-27
JP2886280B2 JP2886280B2 (ja) 1999-04-26

Family

ID=15893666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2169828A Expired - Lifetime JP2886280B2 (ja) 1990-06-29 1990-06-29 半導体記憶装置の製造方法

Country Status (2)

Country Link
US (1) US5102820A (ja)
JP (1) JP2886280B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147331A (ja) * 1993-07-14 1995-06-06 Hyundai Electron Ind Co Ltd 半導体メモリー装置及びその製造方法
JPH0945875A (ja) * 1995-07-28 1997-02-14 Nec Corp 半導体記憶装置およびその製造方法
US6093943A (en) * 1992-03-13 2000-07-25 Fujitsu Limited Semiconductor device and method of producing the same

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
KR930008583B1 (ko) * 1990-10-25 1993-09-09 현대전자산업주식회사 스택캐패시터 및 그 제조방법
KR930009594B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
JPH0629483A (ja) * 1991-04-29 1994-02-04 Micron Technol Inc スタック型ｉセルキャパシタおよびその製造方法
JPH06260609A (ja) * 1992-06-10 1994-09-16 Mitsubishi Electric Corp 筒型キャパシタを有する半導体記憶装置およびその製造方法
KR950010876B1 (ko) * 1992-12-30 1995-09-25 현대전자산업주식회사 반도체 기억장치의 전하보존전극 제조방법
KR970000977B1 (ko) * 1993-05-21 1997-01-21 현대전자산업 주식회사 반도체 소자의 캐패시터 제조방법
US5326714A (en) * 1993-07-22 1994-07-05 Taiwan Semiconductor Manufacturing Company Method of making a fully used tub DRAM cell
US5449635A (en) * 1993-12-28 1995-09-12 Goldstar Electron Co., Ltd. Method of fabricating a semiconductor memory
US5714780A (en) * 1993-12-28 1998-02-03 Lg Semicon Co., Ltd. Semiconductor memory and method of fabricating the same
KR0126799B1 (ko) * 1993-12-31 1997-12-29 김광호 반도체장치의 커패시터 제조방법
KR0151196B1 (ko) * 1994-01-12 1998-10-01 문정환 반도체 메모리장치의 제조방법
US5436188A (en) * 1994-04-26 1995-07-25 Industrial Technology Research Institute Dram cell process having elk horn shaped capacitor
US5501998A (en) * 1994-04-26 1996-03-26 Industrial Technology Research Institution Method for fabricating dynamic random access memory cells having vertical sidewall stacked storage capacitors
CN1044948C (zh) * 1994-06-22 1999-09-01 现代电子产业株式会社 用于制造半导体器件叠层电容器的方法
US5457065A (en) * 1994-12-14 1995-10-10 United Microelectronics Corporation method of manufacturing a new DRAM capacitor structure having increased capacitance
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
KR100195216B1 (ko) * 1995-12-26 1999-06-15 윤종용 반도체 메모리 장치의 커패시터 및 그 제조 방법
JP2917912B2 (ja) * 1996-06-07 1999-07-12 日本電気株式会社 半導体記憶装置およびその製造方法
TW312831B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
TW308729B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (3)
TW306064B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 6)
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
US5796138A (en) * 1996-08-16 1998-08-18 United Microelectronics Corporation Semiconductor memory device having a tree type capacitor
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
TW351846B (en) * 1996-08-16 1999-02-01 United Microelectronics Corp Method for fabricating memory cell for DRAM
TW312829B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Semiconductor memory device with capacitor(6)
TW306036B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 2)
TW427012B (en) * 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW302524B (en) * 1996-08-16 1997-04-11 United Microelectronics Corp Memory cell structure of dynamic random access memory and manufacturing method thereof
US5759890A (en) * 1996-08-16 1998-06-02 United Microelectronics Corporation Method for fabricating a tree-type capacitor structure for a semiconductor memory device
TW297948B (en) * 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW304290B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
SG86315A1 (en) * 1996-08-21 2002-02-19 Texas Instruments Inc Stack cell memory device and method of forming the same
GB2323470A (en) * 1997-01-30 1998-09-23 United Microelectronics Corp Method of fabricating a stacked capacitor
US6218260B1 (en) 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
KR100253086B1 (ko) * 1997-07-25 2000-04-15 윤종용 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법
EP0954030A1 (de) * 1998-04-30 1999-11-03 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
US6156619A (en) * 1998-06-29 2000-12-05 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating
KR100363083B1 (ko) 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
KR100317042B1 (ko) 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
WO2018004651A1 (en) 2016-07-01 2018-01-04 Intel Corporation Capacitor including multilayer dielectric stack

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243573A (ja) * 1988-08-04 1990-02-14 Fuji Xerox Co Ltd カラー画像形成装置のシート搬送装置
JPH0265556A (ja) * 1988-08-31 1990-03-06 Sharp Corp 情報通信端末装置
JPH02312269A (ja) * 1989-05-26 1990-12-27 Toshiba Corp 半導体記憶装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093943A (en) * 1992-03-13 2000-07-25 Fujitsu Limited Semiconductor device and method of producing the same
JPH07147331A (ja) * 1993-07-14 1995-06-06 Hyundai Electron Ind Co Ltd 半導体メモリー装置及びその製造方法
JPH0945875A (ja) * 1995-07-28 1997-02-14 Nec Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US5102820A (en) 1992-04-07
JP2886280B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
JPH0461265A (ja) 半導体記憶装置の製造方法
JP3277001B2 (ja) メモリセルコンデンサの製造方法
KR950006473B1 (ko) 반도체 기억장치 및 그 제조방법
US5716883A (en) Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US5135883A (en) Process for producing a stacked capacitor of a dram cell
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
US11889676B2 (en) Method for manufacturing capacitor, capacitor array structure and semiconductor memory
JP2682509B2 (ja) 半導体装置の製造方法
JP2780156B2 (ja) 半導体メモリ装置及びその製造方法
US5508218A (en) Method for fabricating a semiconductor memory
US5688726A (en) Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes
JPH11186127A (ja) 半導体装置及びその製造方法
US5346846A (en) Method of manufacturing a highly integrated semiconductor device
JPH0677430A (ja) 半導体装置及びその製造方法
US6656844B1 (en) Method of forming a protected crown capacitor structure utilizing the outside crown surface to increase capacitance
JPH04361565A (ja) 半導体装置の製造方法
KR20030052760A (ko) 전하저장전극 형성 방법
JP3085831B2 (ja) 半導体装置の製造方法
JP2944990B2 (ja) クラウン型コンデンサの製造方法
KR930011123B1 (ko) 반도체 dram 소자의 캐패시터 제조방법
KR100374545B1 (ko) 반도체기억장치제조방법
KR100308640B1 (ko) 코어형트랜치캐패시터및그제조방법
US5923972A (en) DRAM cell capacitor fabrication method
JP2893913B2 (ja) 半導体メモリ
KR960003859B1 (ko) 반도체 소자의 캐패시터 제조방법