JPH0461729A - 微小真空管及びその製造方法 - Google Patents
微小真空管及びその製造方法Info
- Publication number
- JPH0461729A JPH0461729A JP2170462A JP17046290A JPH0461729A JP H0461729 A JPH0461729 A JP H0461729A JP 2170462 A JP2170462 A JP 2170462A JP 17046290 A JP17046290 A JP 17046290A JP H0461729 A JPH0461729 A JP H0461729A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- anode
- insulating film
- gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界励起によって電子を放出するカソード
と、その電子を制御するゲートと、前記電子を受けるア
ノードを有し、これらを真空の容器内に収めた微小真空
管及びその製造方法に関するものである。
と、その電子を制御するゲートと、前記電子を受けるア
ノードを有し、これらを真空の容器内に収めた微小真空
管及びその製造方法に関するものである。
微小真空管（以下、マイクロ真空管という）は真空中を
走行する電子を利用するもので、−船釣な真空管と異な
り、半導体基板上に形成するため、電界によって電子を
放出する電界励起形のカソードが用いられる。このよう
なカソードは、電子の放出効果を上げるために、電子の
放出端の形状をできるだけ鋭利に作製する必要がある。
走行する電子を利用するもので、−船釣な真空管と異な
り、半導体基板上に形成するため、電界によって電子を
放出する電界励起形のカソードが用いられる。このよう
なカソードは、電子の放出効果を上げるために、電子の
放出端の形状をできるだけ鋭利に作製する必要がある。
従来の微小真空管の製造方法の一例を第３図を用いて説
明する。
明する。
まず、第３図（ａ）に示すように単結晶基板１上の全面
にマスク材料２を形成し、写真製版によってカソードと
なる部分以外のマスク材料２を除去する。
にマスク材料２を形成し、写真製版によってカソードと
なる部分以外のマスク材料２を除去する。
次に第３図（ｂ）に示すように、マスク材料２をマスク
にして、基板１をＲＩＥ等のドライエツチングによりエ
ツチングする。さらに、水酸化カリウム等のエツチング
液を用いた異方性の湿式エツチングにより基板１を横方
向かつ斜めにエツチングし、後にカソードとなる鋭角状
の先端９を有する凸部を形成する（第３図（Ｃ））。
にして、基板１をＲＩＥ等のドライエツチングによりエ
ツチングする。さらに、水酸化カリウム等のエツチング
液を用いた異方性の湿式エツチングにより基板１を横方
向かつ斜めにエツチングし、後にカソードとなる鋭角状
の先端９を有する凸部を形成する（第３図（Ｃ））。
次に、基板全面にカソードの先端形状を保護するための
絶縁材料５を形成し、さらに、この上に金属膜６８を形
成した後、写真製版によりレジストパターン１１を設け
（第３図（ｄ））、これをマスクとして金属膜６８およ
び絶縁材料５をＲＩＥ等によりエツチングし、基板１上
に形成したカソードの周辺にゲート６およびアノード８
を形成し、本素子を完成する（第３図（ｅ））。
絶縁材料５を形成し、さらに、この上に金属膜６８を形
成した後、写真製版によりレジストパターン１１を設け
（第３図（ｄ））、これをマスクとして金属膜６８およ
び絶縁材料５をＲＩＥ等によりエツチングし、基板１上
に形成したカソードの周辺にゲート６およびアノード８
を形成し、本素子を完成する（第３図（ｅ））。
また、本素子を使用する場合には、第４図に示すように
、基板１を接地してカソード電位■。を接地電位とし、
アノード８に１００〜５００Ｖの電圧（ＶＡ ）を印加
し、カソード９から電界励起により真空中に放出した電
子をアノード８で収集する。この時、ゲート６にゲート
電圧ＶＧとして数１０■の電圧を印加することにより、
カソード９からアノード８に流れる電子の量を制御する
。
、基板１を接地してカソード電位■。を接地電位とし、
アノード８に１００〜５００Ｖの電圧（ＶＡ ）を印加
し、カソード９から電界励起により真空中に放出した電
子をアノード８で収集する。この時、ゲート６にゲート
電圧ＶＧとして数１０■の電圧を印加することにより、
カソード９からアノード８に流れる電子の量を制御する
。
しかしながら、従来の微小真空管は以上のような方法で
製造されており、カソードの形成に横方向のエツチング
を利用しているため、カソードの先端形状が鋭角状にな
った時のエツチングを終了するタイミングの制御が極め
て難しい。特に、カソードを基板上に複数偏重る場合に
は、さらにこの制御が難しく、実際には第５図に示すよ
うに、所望形状のもの１２ａの他に、エツチングがまだ
終了していないもの１２ｂや過剰にエツチングが進んで
しまったもの１２ｃ等が形成され、形状にバラツキが生
じる。
製造されており、カソードの形成に横方向のエツチング
を利用しているため、カソードの先端形状が鋭角状にな
った時のエツチングを終了するタイミングの制御が極め
て難しい。特に、カソードを基板上に複数偏重る場合に
は、さらにこの制御が難しく、実際には第５図に示すよ
うに、所望形状のもの１２ａの他に、エツチングがまだ
終了していないもの１２ｂや過剰にエツチングが進んで
しまったもの１２ｃ等が形成され、形状にバラツキが生
じる。
また、基板１表面のカソードとなる部分とマスク材２と
の付着面積は、エツチングが進むにしたがって小さくな
っていくため、双方の付着力が弱まり、マスク材が剥離
するような部分ができ、その部分のエツチング形状が変
わるため、このような要因からも均一なエツチング形状
を得るのは困難となる。
の付着面積は、エツチングが進むにしたがって小さくな
っていくため、双方の付着力が弱まり、マスク材が剥離
するような部分ができ、その部分のエツチング形状が変
わるため、このような要因からも均一なエツチング形状
を得るのは困難となる。
また、ゲートとアノードの形成時に、カソードの先端を
保護する必要があり、従来例ではＳ ｉ Ｏｘ等の絶縁
膜でこれを保護しているが、実際、ゲート６、アノード
８が形成される直前にはカソード先端部はエツチングガ
スに曝されることとなり、このため、カソード先端部が
ダメージを受け、元の鋭利な先端形状を維持するのは困
難となる。
保護する必要があり、従来例ではＳ ｉ Ｏｘ等の絶縁
膜でこれを保護しているが、実際、ゲート６、アノード
８が形成される直前にはカソード先端部はエツチングガ
スに曝されることとなり、このため、カソード先端部が
ダメージを受け、元の鋭利な先端形状を維持するのは困
難となる。
以上のように、従来の製造方法では、カソード形成のた
めのエツチング工程の制御性、再現性が悪く、さらにま
た、ゲート、アノード形成段階にカソードの先端部がダ
メージを受け、素子特性の不均一化を招いていた。
めのエツチング工程の制御性、再現性が悪く、さらにま
た、ゲート、アノード形成段階にカソードの先端部がダ
メージを受け、素子特性の不均一化を招いていた。
この発明は、均一性の良いカソード形状が得られ、集積
化も容易な微小真空管及びその製造方法を提供すること
を目的とする。
化も容易な微小真空管及びその製造方法を提供すること
を目的とする。
本発明に係る微小真空管の製造方法は、次の工程からな
る方法によって達成される。
る方法によって達成される。
（イ） 単結晶基板上にマスク層を形成し、写真製版に
よってカソードを形成する部分のマスク層を除去する。
よってカソードを形成する部分のマスク層を除去する。
（ロ） マスク層をマスクにして単結晶基板を異方性エ
ツチング液を用いてエツチングし、断面が■形状の凹み
を形成し、その凹みにカソードとなる材料を形成する。
ツチング液を用いてエツチングし、断面が■形状の凹み
を形成し、その凹みにカソードとなる材料を形成する。
（ハ） 単結晶基板の凹みとは反対側の面に第１の絶縁
材料を形成し、ゲートとなる材料を形成し、その上面に
第２の絶縁材料を形成し、さらにその上面にアノードと
なる材料を形成する。
材料を形成し、ゲートとなる材料を形成し、その上面に
第２の絶縁材料を形成し、さらにその上面にアノードと
なる材料を形成する。
（ニ） 写真製版によって、カソード先端に相対する部
分のアノード材料、絶縁膜、ゲート材料を除去する。
分のアノード材料、絶縁膜、ゲート材料を除去する。
（ホ） ゲート材料をマスクにして、単結晶基板のエツ
チングを行い、カソード材料の先端が現われるまでエツ
チングを行う。
チングを行い、カソード材料の先端が現われるまでエツ
チングを行う。
また、この発明に係る微小真空管は、上記の（イ）ない
しくホ）の工程により製造されたカソード材料の先端部
がカソード、上記（ニ）の工程で残ったゲート材料、ア
ノード材料がゲートアノードとなっていることを特徴と
するものである。
しくホ）の工程により製造されたカソード材料の先端部
がカソード、上記（ニ）の工程で残ったゲート材料、ア
ノード材料がゲートアノードとなっていることを特徴と
するものである。
本発明の微小真空管の製造方法においては、カソードの
形状を形成する手段として、単結晶の異方性エツチング
のみを用いているため、先端の形状が安定して得られる
。
形状を形成する手段として、単結晶の異方性エツチング
のみを用いているため、先端の形状が安定して得られる
。
また、カソードの先端部分は、ゲートおよびアノードの
形成が終るまで、基板の材料によって保護されているた
め、製造中にカソード先端形状が変化するようなことが
起こらない。
形成が終るまで、基板の材料によって保護されているた
め、製造中にカソード先端形状が変化するようなことが
起こらない。
また、本発明の微小真空管は、カソードに対してゲート
、アノードが垂直方向にあるため、カソードとアノード
との間隔を製造可能な限り微小にでき、また、他の素子
との集積化も容易となる。
、アノードが垂直方向にあるため、カソードとアノード
との間隔を製造可能な限り微小にでき、また、他の素子
との集積化も容易となる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による微小真空管の製造方法
における各主要工程を示す図であり、同図（ａ）〜（ｅ
）は製作過程の５段階においての加工品の断面構造を示
し、同図（ｆ）は完成品の断面構造を示す。
における各主要工程を示す図であり、同図（ａ）〜（ｅ
）は製作過程の５段階においての加工品の断面構造を示
し、同図（ｆ）は完成品の断面構造を示す。
図において、１は単結晶半導体基板、２はマスク材料、
３は基板の第１の主面に形成された■形状の凹み、４は
カソード材料となる電界放射材料、５．５’ ７．７
’ は絶縁材料、６°はゲート材料、８゛はアノード材
料であり、６はゲート、８はアノード、９はカソードの
鋭利な先端部である。
３は基板の第１の主面に形成された■形状の凹み、４は
カソード材料となる電界放射材料、５．５’ ７．７
’ は絶縁材料、６°はゲート材料、８゛はアノード材
料であり、６はゲート、８はアノード、９はカソードの
鋭利な先端部である。
次に製造方法について説明する。
まず、単結晶基板１として（１００）面を有する単結晶
シリコン基板を使用し、この第１の主面上に、プラズマ
ＣＶＤ法により、５１０ｇ、５ｉｓＮ４．あるいは５ｉ
ＮＯ等のマスク材料を数１００Å以上の厚さに形成し、
このマスク層上に写真製版によってレジストパターン（
図示せず）を設け、ＲＩＥによりカソードを設ける基板
表面領域を露出させる（第１図（ａ））。
シリコン基板を使用し、この第１の主面上に、プラズマ
ＣＶＤ法により、５１０ｇ、５ｉｓＮ４．あるいは５ｉ
ＮＯ等のマスク材料を数１００Å以上の厚さに形成し、
このマスク層上に写真製版によってレジストパターン（
図示せず）を設け、ＲＩＥによりカソードを設ける基板
表面領域を露出させる（第１図（ａ））。
次にマスク７１２をマスクとし、例えば、水酸化カリウ
ムとイソプロピルアルコールを用いた異方性のエツチン
グ液により基板１をエツチングする。
ムとイソプロピルアルコールを用いた異方性のエツチン
グ液により基板１をエツチングする。
このとき、Ｓｉの（１１１）面のエツチング速度は（１
００）面に比べて約３０倍はど速いため、このような（
１００）面をもつ基板上のマスク層２に窓を形成してエ
ツチングすると（１００）面とは５４度の角度をなす（
１１１）面からなる■形状の凹み３ができる（第１図（
ｂ））。このマスク層２をマスクにしてエツチングを行
う方法は、写真製版に用いるレジストをマスクにする方
法に比べて、マスク層と基板との付着が高いため、エツ
チング後の形状が安定しやすいため有利である。
００）面に比べて約３０倍はど速いため、このような（
１００）面をもつ基板上のマスク層２に窓を形成してエ
ツチングすると（１００）面とは５４度の角度をなす（
１１１）面からなる■形状の凹み３ができる（第１図（
ｂ））。このマスク層２をマスクにしてエツチングを行
う方法は、写真製版に用いるレジストをマスクにする方
法に比べて、マスク層と基板との付着が高いため、エツ
チング後の形状が安定しやすいため有利である。
次に、■形状の凹み３を被うように、スパッタリング法
により電子を放射しやすく仕事関数の小さい材料、例え
ば、モリブデン等の電界放射材料４を、例えば１０００
Å以上の厚さに形成する（第１図（Ｃ））。
により電子を放射しやすく仕事関数の小さい材料、例え
ば、モリブデン等の電界放射材料４を、例えば１０００
Å以上の厚さに形成する（第１図（Ｃ））。
次に、基板１の■形状の凹み３の面とは、反対の第２の
主面上に、絶縁材料５゛として５ｉｓＮ４膜を設け、そ
のＳｉ３Ｎ４膜５′の上にゲート材料６゛を設け、その
ゲート材料６゛の上に、絶縁材料７“を設け、その絶縁
材料７′の上にさらにアノード材料８゛を形成する。こ
こで、各層の膜厚は１０００Å以上とし、また、ゲート
材料６゜アノード材料８′としてはＡｕ、Ｔｉ、Ｎｉ、
Ａ１等の金属を用いる（第１図（ｄ））。
主面上に、絶縁材料５゛として５ｉｓＮ４膜を設け、そ
のＳｉ３Ｎ４膜５′の上にゲート材料６゛を設け、その
ゲート材料６゛の上に、絶縁材料７“を設け、その絶縁
材料７′の上にさらにアノード材料８゛を形成する。こ
こで、各層の膜厚は１０００Å以上とし、また、ゲート
材料６゜アノード材料８′としてはＡｕ、Ｔｉ、Ｎｉ、
Ａ１等の金属を用いる（第１図（ｄ））。
次に、写真製版によって、■形状の凹み３に相対する領
域のアノード材料８°、絶縁材料７′ゲート材料６′、
および絶縁材料５”をイオンミリングやＳＦ６．ＣＦ４
ガスを用いたＲｒＥによりエンチングして窓を開け、基
板１の面を露出させる（第１図（ｅ））。この時に残存
しているゲート材料６′、アノード材料８”は後にゲー
ト電極６゜アノード電極８として用いる。
域のアノード材料８°、絶縁材料７′ゲート材料６′、
および絶縁材料５”をイオンミリングやＳＦ６．ＣＦ４
ガスを用いたＲｒＥによりエンチングして窓を開け、基
板１の面を露出させる（第１図（ｅ））。この時に残存
しているゲート材料６′、アノード材料８”は後にゲー
ト電極６゜アノード電極８として用いる。
次に絶縁材料５をマスクにして基板１のエツチングを行
い、電界放射材料４の先端９を露出させる。このエツチ
ングには、水酸化カリウムとイソプロピルアルコールを
用いた湿式エツチングを用いる。一般に半導体は金属に
比べて数万倍のエツチング速度を有しているため、この
エツチング工程でＭｏ等の電界放射材料がオーバエツチ
ングされてしまうことはなく、エツチング開口部には電
界放射材料の鋭利な先端部９が制御性、再現性よく露出
することとなる。また、先＠９の形状は基板ｌに使用し
ている単結晶半導体の材料の結晶性によって決定される
ため、常に均一な形状のものが得られる（第１図（ｆ）
）。また、絶縁材料５は、ゲート電極６を基板１から絶
縁するのと、基板１をエツチングする時のマスクの役割
を兼ねている。
い、電界放射材料４の先端９を露出させる。このエツチ
ングには、水酸化カリウムとイソプロピルアルコールを
用いた湿式エツチングを用いる。一般に半導体は金属に
比べて数万倍のエツチング速度を有しているため、この
エツチング工程でＭｏ等の電界放射材料がオーバエツチ
ングされてしまうことはなく、エツチング開口部には電
界放射材料の鋭利な先端部９が制御性、再現性よく露出
することとなる。また、先＠９の形状は基板ｌに使用し
ている単結晶半導体の材料の結晶性によって決定される
ため、常に均一な形状のものが得られる（第１図（ｆ）
）。また、絶縁材料５は、ゲート電極６を基板１から絶
縁するのと、基板１をエツチングする時のマスクの役割
を兼ねている。
そしてその鋭利な先端部９は電子を放出するカソードの
働きをする。
働きをする。
第２図に示すように、カソードの先端部９から電界励起
により垂直方向に放射された電子はゲート６に印加する
電圧によって制御され、アノード８に流入する。
により垂直方向に放射された電子はゲート６に印加する
電圧によって制御され、アノード８に流入する。
ところで、従来の微小真空管ではカソードに対して水平
方向にゲート、アノードが形成されていたため、カソー
ドとアノードの間隔は最低でも５０μｍ程度はあったが
、本実施例の製造方法により得られた微小真空管は、カ
ソード９に対して、ゲート６、アノード８が垂直方向に
形成されているので、カソード９とアノード８との間隔
は、基板１の膜厚、絶縁膜５，７、ゲート６、アノード
８の膜厚等により容易に設定可能であり、この間隔を１
０μｍ以下、さらには数μｍ以下の微小な値に設定する
ことができる 従って、本実施例のものにおいては、アノード電圧■１
は１００■程度、また、ゲート電圧■６はＩＯＶ程度で
よいものとなり、小さな電源を使用することができ、素
子の微細化、システム全体の縮小化を実現できるという
大きな利点がある。
方向にゲート、アノードが形成されていたため、カソー
ドとアノードの間隔は最低でも５０μｍ程度はあったが
、本実施例の製造方法により得られた微小真空管は、カ
ソード９に対して、ゲート６、アノード８が垂直方向に
形成されているので、カソード９とアノード８との間隔
は、基板１の膜厚、絶縁膜５，７、ゲート６、アノード
８の膜厚等により容易に設定可能であり、この間隔を１
０μｍ以下、さらには数μｍ以下の微小な値に設定する
ことができる 従って、本実施例のものにおいては、アノード電圧■１
は１００■程度、また、ゲート電圧■６はＩＯＶ程度で
よいものとなり、小さな電源を使用することができ、素
子の微細化、システム全体の縮小化を実現できるという
大きな利点がある。
また、本実施例では、カソードを１個有するものについ
て説明したが、これは同一基板上に複数偏重ることも可
能で、個々の電極を分離しなければ並列接続となり、電
流容量を大きくすることができる。
て説明したが、これは同一基板上に複数偏重ることも可
能で、個々の電極を分離しなければ並列接続となり、電
流容量を大きくすることができる。
また、基板のカソードが形成されていない部分は、基板
の材料がエツチングされていないため、トランジスタ、
ダイオード、抵抗などの他の素子を集積させることがで
きる。
の材料がエツチングされていないため、トランジスタ、
ダイオード、抵抗などの他の素子を集積させることがで
きる。
なお、上記実施例では単結晶の基板１としてＳｉ単結晶
基板を用いたが、これはエツチングに異方性の現れる材
料のものであれば他のものでもよく、例えば、化合物半
導体ＧａＡｓ基板等でもよい。
基板を用いたが、これはエツチングに異方性の現れる材
料のものであれば他のものでもよく、例えば、化合物半
導体ＧａＡｓ基板等でもよい。
基板１としてＧａＡｓを用いた場合には、例えば（１０
０）面基板を用い、エツチングの結晶方位依存性が現れ
る方向を（０１１）方向とすると、（１００）面と約４
５度の角をなす■字形状の溝が形成される。この時のエ
ツチングには、例えば、硫酸と過酸化水素水と水の混合
液をエツチング液として用いるとよい。
０）面基板を用い、エツチングの結晶方位依存性が現れ
る方向を（０１１）方向とすると、（１００）面と約４
５度の角をなす■字形状の溝が形成される。この時のエ
ツチングには、例えば、硫酸と過酸化水素水と水の混合
液をエツチング液として用いるとよい。
以上のように本実施例の製造方法により得られた微小真
空管は、カソードの形状が均一で、さらにカソードとア
ノードとの間隔がミクロンオーダと小さく、集積化させ
た場合に素子特性にバラツキのない高性能、高信軌性の
ものとなり、ミリ波帯域で用いる高周波デバイスに有効
に使用できる。
空管は、カソードの形状が均一で、さらにカソードとア
ノードとの間隔がミクロンオーダと小さく、集積化させ
た場合に素子特性にバラツキのない高性能、高信軌性の
ものとなり、ミリ波帯域で用いる高周波デバイスに有効
に使用できる。
以上のように、この発明によれば、単結晶基板としてエ
ツチング時に結晶方位依存性が現れるものを用い、エツ
チングによって基板に断面が■形状の凹みを形成し、こ
の■形状の凹みをカソード材料で被い、さらに単結晶基
板の第２の主面に、第１の絶縁膜、ゲート材料、第２の
絶縁膜、アノード材料を順次形成し、そのうちの基板の
■形状の凹みに相対する部分を除去し、さらにこれをマ
スクとして基板を前記カソード材料の先端が現われるま
でエツチングし、露出した鋭利な先端部をカソードとし
て用いるようにしたので、その形状が用いる基板結晶性
によって決定される均一な形状のカソードが得られ、さ
らにゲートアノード形成において、カソードの鋭利な先
端部は表面に露出していないので、カソード先端形状の
変化を防止でき、集積化した場合に、均一な形状のカソ
ードを制御性、再現性よく形成できる効果がある。
ツチング時に結晶方位依存性が現れるものを用い、エツ
チングによって基板に断面が■形状の凹みを形成し、こ
の■形状の凹みをカソード材料で被い、さらに単結晶基
板の第２の主面に、第１の絶縁膜、ゲート材料、第２の
絶縁膜、アノード材料を順次形成し、そのうちの基板の
■形状の凹みに相対する部分を除去し、さらにこれをマ
スクとして基板を前記カソード材料の先端が現われるま
でエツチングし、露出した鋭利な先端部をカソードとし
て用いるようにしたので、その形状が用いる基板結晶性
によって決定される均一な形状のカソードが得られ、さ
らにゲートアノード形成において、カソードの鋭利な先
端部は表面に露出していないので、カソード先端形状の
変化を防止でき、集積化した場合に、均一な形状のカソ
ードを制御性、再現性よく形成できる効果がある。
さらにはカソードとアノードとの間隔が微小なものが得
られるので、高い電子放出効率が得られるとともにデバ
イスの縮小化を図ることができる効果もある。
られるので、高い電子放出効率が得られるとともにデバ
イスの縮小化を図ることができる効果もある。
第１図は本発明の一実施例による微小真空管の製造方法
を示す図、第２図は本発明の一実施例にる製造方法によ
り形成された微小真空管の動作を説明するための図、第
３図は従来の微小真空管の製造方法を示す図、第４図は
従来の製造方法により形成された微小真空管の動作を説
明するための図、第５図は従来の微小真空管の製造方法
による問題点を説明するための図である。 図において、１は基板、２はマスク材料、３は■形状の
凹み、４は電界放射材料、５は絶縁材料、６°はゲート
材料、６はゲート、７．７゛は絶縁材料、８゛はアノー
ド材料、８はアノード、９はカソードの先端部である。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す図、第２図は本発明の一実施例にる製造方法によ
り形成された微小真空管の動作を説明するための図、第
３図は従来の微小真空管の製造方法を示す図、第４図は
従来の製造方法により形成された微小真空管の動作を説
明するための図、第５図は従来の微小真空管の製造方法
による問題点を説明するための図である。 図において、１は基板、２はマスク材料、３は■形状の
凹み、４は電界放射材料、５は絶縁材料、６°はゲート
材料、６はゲート、７．７゛は絶縁材料、８゛はアノー
ド材料、８はアノード、９はカソードの先端部である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）単結晶基板の第１の主面にマスク層を形成し、カ
ソードを形成する部分のマスク層を除去す工程と、 異方性のエッチングにより、前記マスク層をマスクとし
て前記単結晶基板をエッチングし、断面がＶ形状の凹み
を形成する工程と、 前記Ｖ形状の凹みをカソード材料で被う工程と、前記単
結晶基板の第２の主面に、第１の絶縁膜を形成し、前記
第１の絶縁膜の上にゲート材料を形成し、前記ゲート材
料上に第２の絶縁膜を形成し、さらに前記第２の絶縁膜
の上にアノード材料を形成する工程と、 前記単結晶基板のＶ形状の凹みに相対する部分の前記ア
ノード材料、第２の絶縁膜、ゲート材料、及び第１の絶
縁膜を除去する工程と、 前記第１の絶縁膜をマスクとして、前記単結晶基板を前
記カソード材料の先端が現われるまでエッチングする工
程とを含むことを特徴とする微小真空管の製造方法。 - （２）単結晶基板の第１の主面に異方性のエッチングに
より断面がＶ形状の凹みを形成する第１の工程と、該Ｖ
形状の凹みをカソード材料で被う第２の工程と、前記単
結晶基板の第２の主面に、順次、第１の絶縁膜、ゲート
材料、第２の絶縁膜、アノード材料を形成する第３の工
程と、前記単結晶基板のＶ形状の凹みに相対する部分の
前記アノード材料、第２の絶縁膜、ゲート材料、及び第
１の絶縁膜を除去する第４の工程と、前記第１の絶縁膜
をマスクとして、前記単結晶基板を前記カソード材料の
先端が現われるまでエッチングする第５の工程とにより
製造され、 前記カソード材料の先端がカソード、 前記第４の工程で残ったゲート材料、アノード材料がゲ
ート、アノードとなっていることを特徴とする微小真空
管。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17046290A JP2918637B2 (ja) | 1990-06-27 | 1990-06-27 | 微小真空管及びその製造方法 |
| GB9113723A GB2247773B (en) | 1990-06-27 | 1991-06-24 | Method of forming a sharp protruberance for an integrated circuit, and method o manufacturing a microminature vacuum tube |
| US07/720,611 US5270258A (en) | 1990-06-27 | 1991-06-25 | Microminiature vacuum tube manufacturing method |
| FR9107879A FR2664094B1 (fr) | 1990-06-27 | 1991-06-26 | Tube a vide microminiature sur un substrat semiconducteur et procede de fabrication. |
| US08/138,080 US5367181A (en) | 1990-06-27 | 1993-10-20 | Microminiature vacuum tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17046290A JP2918637B2 (ja) | 1990-06-27 | 1990-06-27 | 微小真空管及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461729A true JPH0461729A (ja) | 1992-02-27 |
| JP2918637B2 JP2918637B2 (ja) | 1999-07-12 |
Family
ID=15905390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17046290A Expired - Lifetime JP2918637B2 (ja) | 1990-06-27 | 1990-06-27 | 微小真空管及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5270258A (ja) |
| JP (1) | JP2918637B2 (ja) |
| FR (1) | FR2664094B1 (ja) |
| GB (1) | GB2247773B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708472A1 (en) | 1994-10-21 | 1996-04-24 | Yamaha Corporation | Manufacture of micro electron emitter |
| US5795208A (en) * | 1994-10-11 | 1998-08-18 | Yamaha Corporation | Manufacture of electron emitter by replica technique |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4209301C1 (en) * | 1992-03-21 | 1993-08-19 | Gesellschaft Fuer Schwerionenforschung Mbh, 6100 Darmstadt, De | Manufacture of controlled field emitter for flat display screen, TV etc. - using successive etching and deposition stages to form cone shaped emitter peak set in insulating matrix together with electrodes |
| US5499938A (en) * | 1992-07-14 | 1996-03-19 | Kabushiki Kaisha Toshiba | Field emission cathode structure, method for production thereof, and flat panel display device using same |
| GB2282261A (en) * | 1992-09-17 | 1995-03-29 | Mitsubishi Electric Corp | Infrared detector array and production method therefor |
| JP3226238B2 (ja) * | 1993-03-15 | 2001-11-05 | 株式会社東芝 | 電界放出型冷陰極およびその製造方法 |
| US5747926A (en) * | 1995-03-10 | 1998-05-05 | Kabushiki Kaisha Toshiba | Ferroelectric cold cathode |
| US5688708A (en) * | 1996-06-24 | 1997-11-18 | Motorola | Method of making an ultra-high vacuum field emission display |
| EP0974156B1 (en) * | 1996-06-25 | 2004-10-13 | Vanderbilt University | Microtip vacuum field emitter structures, arrays, and devices, and methods of fabrication |
| JP3195547B2 (ja) * | 1996-11-11 | 2001-08-06 | 松下電器産業株式会社 | 真空封止電界放出型電子源装置及びその製造方法 |
| US5989931A (en) * | 1997-09-24 | 1999-11-23 | Simon Fraser University | Low-cost methods for manufacturing field ionization and emission structures with self-aligned gate electrodes |
| US6187515B1 (en) * | 1998-05-07 | 2001-02-13 | Trw Inc. | Optical integrated circuit microbench system |
| JP3778256B2 (ja) * | 2000-02-28 | 2006-05-24 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US7460748B2 (en) * | 2004-01-08 | 2008-12-02 | Tang Yin S | Lensed tip optical fiber and method of making the same |
| CN112919397B (zh) | 2014-08-11 | 2023-04-21 | 富兰克林加油系统公司 | 燃料管理系统、安装系统和验证燃料系统安装的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149175A (en) * | 1975-06-20 | 1979-04-10 | Matsushita Electric Industrial Co., Ltd. | Solidstate light-emitting device |
| JPS56160740A (en) * | 1980-05-12 | 1981-12-10 | Sony Corp | Manufacture of thin-film field type cold cathode |
| US4307507A (en) * | 1980-09-10 | 1981-12-29 | The United States Of America As Represented By The Secretary Of The Navy | Method of manufacturing a field-emission cathode structure |
| FR2607623B1 (fr) * | 1986-11-27 | 1995-02-17 | Commissariat Energie Atomique | Source d'electrons polarises de spin, utilisant une cathode emissive a micropointes, application en physique des interactions electrons-matiere ou electrons-particules, physique des plasmas, microscopie electronique |
| EP0278405B1 (en) * | 1987-02-06 | 1996-08-21 | Canon Kabushiki Kaisha | Electron emission element and method of manufacturing the same |
| US4721885A (en) * | 1987-02-11 | 1988-01-26 | Sri International | Very high speed integrated microelectronic tubes |
| GB8720792D0 (en) * | 1987-09-04 | 1987-10-14 | Gen Electric Co Plc | Vacuum devices |
| US5090932A (en) * | 1988-03-25 | 1992-02-25 | Thomson-Csf | Method for the fabrication of field emission type sources, and application thereof to the making of arrays of emitters |
| US5012153A (en) * | 1989-12-22 | 1991-04-30 | Atkinson Gary M | Split collector vacuum field effect transistor |
| JPH03222232A (ja) * | 1990-01-25 | 1991-10-01 | Mitsubishi Electric Corp | 電子放出装置の製造方法 |
| US5126287A (en) * | 1990-06-07 | 1992-06-30 | Mcnc | Self-aligned electron emitter fabrication method and devices formed thereby |
-
1990
- 1990-06-27 JP JP17046290A patent/JP2918637B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-24 GB GB9113723A patent/GB2247773B/en not_active Expired - Fee Related
- 1991-06-25 US US07/720,611 patent/US5270258A/en not_active Expired - Fee Related
- 1991-06-26 FR FR9107879A patent/FR2664094B1/fr not_active Expired - Fee Related
-
1993
- 1993-10-20 US US08/138,080 patent/US5367181A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795208A (en) * | 1994-10-11 | 1998-08-18 | Yamaha Corporation | Manufacture of electron emitter by replica technique |
| EP0708472A1 (en) | 1994-10-21 | 1996-04-24 | Yamaha Corporation | Manufacture of micro electron emitter |
| US5599749A (en) * | 1994-10-21 | 1997-02-04 | Yamaha Corporation | Manufacture of micro electron emitter |
Also Published As
| Publication number | Publication date |
|---|---|
| US5367181A (en) | 1994-11-22 |
| GB2247773B (en) | 1994-09-21 |
| US5270258A (en) | 1993-12-14 |
| JP2918637B2 (ja) | 1999-07-12 |
| FR2664094B1 (fr) | 1993-02-12 |
| GB2247773A (en) | 1992-03-11 |
| GB9113723D0 (en) | 1991-08-14 |
| FR2664094A1 (fr) | 1992-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057047A (en) | Low capacitance field emitter array and method of manufacture therefor | |
| JPH0461729A (ja) | 微小真空管及びその製造方法 | |
| JP3107818B2 (ja) | 電子源及びその製造方法 | |
| US5150192A (en) | Field emitter array | |
| US5757344A (en) | Cold cathode emitter element | |
| JPH07147131A (ja) | 冷陰極電子源の製造方法 | |
| US5749762A (en) | Field emission cold cathode and method for production thereof | |
| WO2018173275A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0850850A (ja) | 電界放出型電子放出素子およびその製造方法 | |
| JPH11204855A (ja) | ＩｎＳｂ系結晶膜の形成方法、およびＩｎＳｂ系半導体素子およびその製造方法 | |
| JPH02142041A (ja) | ダイオード、トライオード又は平らで集積された陰極線ルミネセンス表示装置のような要素、及びその作製方法 | |
| JPH07107826B2 (ja) | パターニング方法 | |
| JP2912635B2 (ja) | 半導体装置 | |
| JP2946706B2 (ja) | 電界電子放出素子 | |
| JP2513801B2 (ja) | 半導体装置の製造方法 | |
| CN109461655A (zh) | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 | |
| JP3460376B2 (ja) | 微少冷電子源の製造方法 | |
| JPH03295130A (ja) | 電子放出素子 | |
| JPH0668787A (ja) | フィールドエミッタの作製方法 | |
| JPH0817332A (ja) | 電界放射型電子素子およびその製造方法 | |
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JP3625297B2 (ja) | 微小真空管およびその製造方法 | |
| JPH0817331A (ja) | 電界放出陰極及びその製造方法 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH09293736A (ja) | 半導体トランジスタの製造方法 |