JPH0462069A - サーマルヘッド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、サーマルヘッドの改良に関し、特に高速印
字時、熱転写記録時等における高品位印字を得ることの
出来るサーマルヘッドに関するものである。

［従来の技術］ 感熱記録方式は、簡便であるため、近来広く使用されて
いる。この方式は、基板上に形成された発熱抵抗体に選
択的に通電し、記録紙を発色させるものであるが、各種
の駆動方式が知られている。このうち、特開昭５９−１
３３０８１号公報に示される従来のダイレクトドライブ
方式によるサーマルヘッドがあり、これに用いられてい
る回路ブロック図を第６図に示す。これは線状に配列さ
れた発熱抵抗体（Ｉ２）にそれぞれスイッチング素子を
接続し、サーマルヘッド内に搭載したものであり９、印
字１ライン分のシフトレジスタ（３３）ないしはラッチ
回路（３４）に記録用データを送り込むようになってい
る。すなわち例えば、シフトレジスタ（３３）に１ライ
ン分のデータを直列に人力し、次いでラッチ信号にてラ
ッチ回路（３４）にシフトレジスタ（３３）の内容を転
送する。

このラッチ回路（３４）の内容で、スイッチングのＯＮ
／　ＯＦＦ状態を決定し、ストローブ信号（１０）のＯ
Ｎ信号で、発熱抵抗体（１２）に通電することにより発
熱させて画像を記録する。なお、ストローブ信号（１０
）は全ビットあるいは任意の複数ビットに共通に接続さ
れており、この為同一タイミングで個々の発熱抵抗体（
１２）への通電時間、つまり印字パルス幅を変えること
はできない。また、１ライン分の通電時間は数ミリ秒と
短かいが、次のライそこで高速印字時熱転写印字時に、
サーマルヘッドの発熱抵抗体（１２）の蓄熱等の影響に
よる印字品質、悪化を防ぐ方法が、特公昭６０−２２６
２９号、特公昭６１−１２７９０号公報等に示されてい
る。これらには発熱抵抗体の記録前歴、印字周期等を参
照し発熱抵抗体への通電パルス時間を可変することか示
されている。これらの方法を先述のダイレクトドライブ
方式のサーマルヘッドに用いた場合、第７図に示すよう
な回路ブロック図をもつ外部回路が装置に必要となって
しまう。

第７図において、（３９）は第６図に示したダイレクト
ドライブ方式のサーマルヘッド、（３７）は記録前歴等
の記憶回路、（３５）は記録制御部、（３６）は通電パ
ルス時間決定部、（４０）は１ラインの印字データで、
（４１）はサーマルヘッド駆動の為、の外部回路である
。この外部回路（４１）を用いた前ライン印字データを
参照した場合のダイレクトドライブ方式サーマルヘッド
への入力信号タイミングチャードおよび発熱抵抗体（１
２）の印字前歴による印字と、通電パルス時間を第８図
に示す。第８図において、Ｄｌは前ライン印字ありなし
のデータ９．Ｄｌは今回のライン印字ありなしのデータ
転送を示している。

例えば、発熱抵抗体■についてみるとｎライン印字では
Ｄｌは印字なし、つまり前ラインの印字なしのＤｌは今
回のラインの印字ありのデータ転送かあり、幅広の駆動
信号となる。また（ｎ＋１）ライン印字では、Ｄｌは印
字あり、Ｄｌは印字ありのデータ転送があるため幅狭の
駆動信号となる。したがって前々ライン等前歴参照によ
る印字データ転送りｉ、Ｄｌ、０３・−等データ転送数
やデータ本数が増加して外部回路構成等が繁雑になフて
しまう。

従来のサーマルヘッドは以上のように外部回路をもつ構
成となっているので、高速印字時、熱転写記録時等に、
発熱抵抗体の複雑な駆動制御をするのにメモリー数の増
加や外部メモリー等必要とし、外部回路が繁雑になり、
サーマルヘッド使用装置が大きくなると共に高価となり
、また外部回路の配線等も多大となってその接続配線へ
のノイズの混入や、接続接点部の信頼性の低下等の問題
点があった。

この発明は上記のような問題点を解消するためになされ
たもので、簡便な信号にて発熱抵抗体の駆動制御を行な
い高速印字時、熱転写の印字をより高品位印字とし、ま
たサーマルヘッド使用装置の低価格化、小型化を可能と
し、外部回路等の接続配線を少なくし、サーマルヘッド
使用装置の信頼性を上げることを目的とする。

［課題を解決するための手段］ この発明に係るサーマルヘッドは、基本クロック入力端
子と、印字データ信号入力端子と、該印字データ読み込
み用のクロック信号入力端子と、スタート信号入力端子
と、パルス制御信号入力端子とを有し、上記各信号を人
力変換する集積回路化されたデータ変換回路と、このデ
ータ変換回路の信号によって駆動される発熱抵抗体駆動
回路と、複数個配列された発熱体とが放熱板上に一体化
搭載されるとともに、上記発熱抵抗体が上記駆動回路に
よって通電制御されるようにしたものである。

［作用］ この発明におけるサーマルヘッドは、データ変換回路を
集積化し、このデータ変換回路と駆動回路および発熱抵
抗体が、サーマルヘッド放熱板上に一体化搭載されて装
置か小型化するとともに、スタート信号入力にて１ライ
ンの印字データ読み込みと、その数ライン前の印字変換
データでの発熱抵抗体の駆動とをライン毎ごとに行なう
こと、さらに、パルス制御信号のパルス人力間隔にて、
印字制御時間を変更可能とし、発熱抵抗体の蓄熱による
印字品質劣化を防止するものである。

［発明の実施例］ 以下、この発明の一実施例を第１図〜第５図について説
明する。

第１図はこの発明の回路ブロック図を示したもので、図
において、（１）は基本クロック信号入力端子（ＯＳＣ
）、（２）は印字データ信号入力端子（ＲＤＡＴＡ）、
（３）はデータ読み込みクロック信号入力端子（ＲＣＬ
ＯＣＫ）、（４）はスタート信号入力端子（ＳＴＡＲＴ
）、（５）はパルス制御信号入力端子（ＳＴＣＥ）、（
６）はデータ変換回路で集積化されたチップで構成して
いる。（７）〜（１０）はデータ変換回路（６）にて発
生された信号で、（７）は変換データ信号（ＸＤＡＴＡ
）、（８）は変換データ信号（７）用の変換クロック信
号（ＸＧＬＯＣＫ）、（９）はラッチ信号（ＬＡＴＣＨ
）、（１０）はストローブ信号（ＳＴＲＯＢＥ）、（１
１）は従来のサーマルヘッドに用いられているシフトレ
ジスタ機能を備えたスイッチング素子からなる発熱抵抗
体駆動回路、（１２）は基板状に複数個配列された発熱
抵抗体、（１３）は複数の発熱抵抗体（１２）の一端を
共通に接続した共通電極端子、（１４）、（１５）はそ
れぞれデータ変換回路（６）、発熱抵抗体駆動回路（１
１）の回路電源端子、（１６）はこれらを−株化したサ
ーマルヘッドを示している。

また、第２図（ａ）に示すのは、この発明の一実施例を
示した平面図で、第２図（ｂ）は断面図である。図にお
いて（１７）は例えばアルミナセラミックなどの基板、
（１８）はフレキシブルプリント回路板（以下ＦＰＣと
称す）、（１９）はＦＰＣ（１８）の補強板、（２０）
はサーマルヘッドの接続用コネクタ、（２１）は発熱抵
抗体駆動回路（１１）及び、データ変換回路（６）の丁
Ｃ封入樹脂、（２２）は発熱抵抗体（１２）上の表面保
護膜、（２３）は鉄、アルミなどの放熱板、（２４）は
基板（１７）やＦＰＣ（１，８）などを固定すると共に
ＩＣを保護するカバー　（２５）はカバー（２４）の固
定用ネジ、（２６）は基板（１７）と、ＦＰＣ：（１，
８）の圧接用ゴム、（２７）はプラテンローラ、（２８
）は感熱紙又は転写紙等を示す。第２図において、デー
タ変換回路（６）は集積化されたチップにて構成され、
両面配線により小型化されたＦＰＣ（１８）上にワイヤ
ポンド等の接続にて電気的に接続されており、このＦＰ
Ｃ（１８）と発熱抵抗体（Ｉ２）、及び集積化されたチ
ップにて構成した発熱抵抗体駆動回路（１１）を搭載し
た基板（１７）とは、パターンの位置合せを行なった後
、ネジ（２５）を締めつけ、カバー（２４）圧接ゴム（
２６）を介した圧接力にて電気的に接続されている。

ここで、第１図に示した発熱抵抗体（１２）の駆動回路
（１１）は従来のサーマルヘッドのダイレクトドライブ
方式と同様なので説明を省略する。第３図はこの発明の
前ライン印字データ参照の場合のタイミングチャートで
あり、以下動作につき説明する。第１図へ第３図に示す
ようにサーマルヘッド（Ｉ６）への入力信号は基本クロ
ック信号（ＯＳＣ）（１）、印字データ（ＲＤＡＴＡ）
　　（２）　、データ読み込みクロック信号（Ｒ（：Ｌ
ＯＣＫ）（３）　　スタート信号（ＳＴＡＲＴ）　（４
）　　パルス制御信号（ＳＴＣＥ）　（５）のみであり
、データ変換回路（６）にて、駆動回路（１１）への変
換データ信号（ＸＤＡＴＡ）　（７）その変換クロック
信号（ＸＣＬＯＣＫ）　（８）　、そしてラッチ信号（
ＬＡＴＣＨ）（９）ストローブ信号（ＳＴＲＯＢＥ）　
（１０）が発生させられる。

ここでデータ変換回路（６）は第４図に示すような構成
である。すなわち、メモリ一部（３１）は前ライン（ｎ
−１）印字データメモリー（３］ａ）　、印字ライン（
ｎ）データメモリー（３１ｂ）、次ライン（ｎ＋１）印
字データメモリー（３１ｃ）の３段　のメモリーからな
り、順次切り換えられる構成となっている。データ変換
回路（δ）は、メモリ一部（３１）と発熱抵抗体（１２
）への通電パルス時間を、パルス制御信号（ＳＴＣＥ）
　（５）にて決定するパルス幅決定部（２８）と、ＸＤ
ＡＴＡ、ＸＣＬＯＣＫ、ＬＡＴＣＨ，５ＴＲＯＢＥ　（
７）出力信号を発生する信号作成部（３０）、それらを
制御する制御部（２９）からなり、それぞれの各部は基
本クロック信号（ＯＳＣ）　（１）　、及びスタート信
号（ＳＴＡＲＴ）　（４）　ニて同期され、印字人力デ
ータと実際の印字ラインとは、ちょうど１ライン分ずつ
遅れた制御となっている。すなわち、ちょうど人力され
るＲＤＡＴＡ　。

ＲＣＬＯＣＫと出力データＸＤＡＴＡ、Ｘ（：ＬＯＣＫ
を１ライン分ずつずらすことにしたものであり、サーマ
ルヘッド使用者側は、１ラインの印字ずれを考慮してお
けば、従来のサーマルヘッドとあたかも同様のサーマル
ヘッドをイ吏用しているかのごとくになる。

１ライン分ずらす構成を考えた場合、３段のラインメモ
リーを考慮して、１段は入力データの記憶用に、他の２
段には前ラインと、前々ラインのデータの記憶用に用い
て、この２段のデータの比較すなわち、印字するドツト
がその前のラインにて印字したかどうかを決定して変換
データＸＤ２を出力可能としている。

変換回路（６ンで作成させられる前ライン情報は、あら
かじめデータ比較部（３２）の回路内に決定されており
、種々の組み合せが考えられるが、例えばＭＤＩは本来
の印字データ、ＸＤ２は前ライン印字ありなしデータ等
と論理回路にて決定されている。これはプログラム等で
決定しても良い。この制御順はパルス幅決定部（２８）
の制御順メモリーに人力されており、パルス制御信号（
ＳＴＣＥ）　（５）のパルス間隔にてＬＡＴＣＨ，５Ｔ
ＲＯＢＥ信号が出力されることになり、これらの制御は
スタート信号（ＳＴＡＲＴ）（４）の入力タイミングに
て開始される。ＸＤＡＴＡ　。

ＸＣＬＯＣＫ、ＬＡＴＣＨ，５ＴＲＯＢＥ　（７）タイ
ミングは基本クロック信号Ｏ５Ｇ　（１）と同期されて
おり、例えば０５ｃ（２ンｂ’；４ＭＨ７，テあわばＸ
ＣＬＯＣＫは４ＭＨ１，Ｉ）出方、なる構成となって、
信号作成部（３ｏ）から発生させられる。

次に、第３図におけるパルス制御信号（ＳＴＣＥ）と、
ラッチ信号（ＬＡＴＣＨ）　、ストローブ信号（ＳＴＲ
ＯＢＥ）の動作について説明する。Ｏ２０が４　ＭＨ２
であり、１ラインの印字データ数が２０４８であるとす
ると、スタート信号の入力とともに、ＭＤＩが出力され
、ラッチ信号（ＬＡＴＣＨ）が出力される。このラッチ
信号（ＬＡＴＣＨ）が圧力されるまでの時間は、０．５
１２ｍ５出力後、ストローブ信号（ＳＴＲＯＢＥ）が出
力開始される。一方次の印字データＸＤ２は０．５１２
ｍ５かけて出力される。ここで、パルス制御信号（ＳＴ
ＣＥ）のＳＴＩ立下がりを検出すると、ＸＤ２用のラッ
チ信号（ＬＡＴＣＨ）が出力され、さらに次のパルス制
御信号（ＳＴＣＥ）のＳＴ２立下がりを検出すると、ス
トローブ信号（ＳＴＲＯＢＥ）をＯＦＦする第３図中の
ＳＴＩ　、Ｓｒ１の時間を変更人力することにより、前
ライン印字ありなし制御の印字時間を変更することか可
能となるのである。

なお、上記実施例では、動作の説明を簡単にする為に、
前ライン印字ありなしの場合について示したか、前々ラ
イン印字ありなし隣接印字ありなしの熱履歴コントロー
ルを行なうには第５図に示すように前々印字ありなしの
制御を行なうデータをＸＤＩ　　前ライン印字ありなし
の制御を行なうデータなＸＤ２　、左右隣接印字ありな
しの制御を行なうデータをＸＤ３　、今回の印字ライン
の印字を行なうデータをＸＤ４としてＳＴＣＥ信号端子
にＳＴＩ　、Ｓｒ１　。

Ｓｒ１．Ｓｒ１なる時間間隔のパルス入力を行なうこと
で、発熱抵抗体に、印字時間（イ）、（ロ）　、　（Ａ
）　、　（＝）の４通りの異なった通電を行なうことが
できる。ここで印字時間（イ）は前々ライン印字なし、
前ライン印字なし、左右隣接印字なしの発熱抵抗体の通
電時間を示し、印字時間（ロ）は前々ライン印字あり、
前ライン印字なし、左右隣接印字なしの発熱抵抗体の通
電時間を示し、印字時間（八）は前々ライン印字あり、
前ライン印字あり、左右隣接印字なしの発熱抵抗体の通
電時間を示し、印字時間（ニ）は、前々ライン印字あり
、前ライン印字あり、左右隣接印字ありの発熱抵抗体の
通電時間を示すものである。

モチ口ん、これら（７）ＸＤＡＴＡ　＜７）各ＸＤＩ−
ＸＤｎ、ＳＴＩ。

５Ｔ２−・・ＳＴｎ等の制御はデータ変換回路（６）に
て決定されるものであり、ハードウェアもしくはプログ
ラム等で決定されるものであり、また、これらの制御順
はパルス幅決定部内の制御順メモリーに決定されている
。

また、上記実施例では第４図に示す様なデータ変換回路
のブロック図及び第３図第５図に示すタイミング図につ
き説明したが他の回路構成、タイミングであっても良く
上記実施例と同様の効果を奏する。

また、各５ＴＩ−５Ｔｎの最大間隔をデータ変換回路（
５）内のパルス幅決定部（２８）内に決定しておけば、
５ＴＣＥのパルス入力かなかった場合（ノイズ等の影響
によるものや、使用ミスによるもの）には発熱抵抗体の
破壊防止に役立つことになる。

［発明の効果］ 以上のように、この発明によれば、サーマルヘッドを基
本クロック入力端子、印字データ信号入力端子とパルス
制御信号入力端子とを有し、上記各信号を人力変換する
集積回路化されたデータ変換回路と、該データ変換回路
の信号によって駆動される駆動回路と、複数個配列され
た発熱抵抗体とが、放熱板状に一体化搭載されるととも
に、該発熱抵抗体が上記駆動回路によって駆動される構
成としたので、簡便な信号にて、発熱抵抗体の駆動制御
が行なうことができ高速印字時、熱転写の印字をより高
品質印字とし、また、サーマルヘッド使用装置の低価格
化、小型化を可能とし、外部回路等の接続配線を少なく
しサーマルヘッド使用装置の信頼性を上げることのでき
る効果かあ屯

【図面の簡単な説明】

第１図は、この発明の一実施例による回路ブロック図、
第２図は平面図及び断面図、第３図は前ライン印字デー
タ参照の場合のタイ）ング図、第４図はデータ変換回路
構成を示すブロック図、第５図は前々ライン、前ライン
、左右隣接印字データ参照の場合のタイミング図、第６
図は従来のダイレクトドライブ方式のサーマルヘッドを
示す回路ブロック図、第７図は従来のサーマルヘッドの
高速印字時の制御回路を示す回路ブロック図、第８図は
従来の前ライン印字参照の場合のダイレクトドライブ方
式のサーマルヘッドを用いたタイミングチャートと発熱
抵抗体の通電時間と印字の様子を示した図である。 （１）は基本クロック信号入力端子、（２）は印字デー
タ入力端子、（３）はデータ読み込みクロック信号入力
端子、（４）はスタート信号入力端子、（５）はパルス
制御信号入力端子、（６）はデータ変換回路、（１］）
は発熱抵抗体駆動回路である。 なお、図中同一符号は同一　又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 基本クロック信号入力端子と、印字データ信号入力端子
   と、この印字データ信号の読み込み用クロック信号入力
   端子と、スタート信号入力端子と、パルス制御信号入力
   端子とを有し、 上記各信号を入力変換するデータ変換回路と、このデー
   タ変換回路の信号によって駆動される発熱抵抗体駆動回
   路と、複数個配列された発熱抵抗体とが放熱板上に一体
   化搭載されるとともに、上記発熱抵抗体が上記駆動回路
   によって通電制御されることを特徴とするサーマルヘッ
   ド。