JPH0462171B2 - - Google Patents
Info
- Publication number
- JPH0462171B2 JPH0462171B2 JP57226519A JP22651982A JPH0462171B2 JP H0462171 B2 JPH0462171 B2 JP H0462171B2 JP 57226519 A JP57226519 A JP 57226519A JP 22651982 A JP22651982 A JP 22651982A JP H0462171 B2 JPH0462171 B2 JP H0462171B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- cracks
- tantalum
- tantalum oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法に関するもので
あり、特にMOSダイナミツクランダムアクセス
メモリ等のコンデンサの誘電体とする酸化タンタ
ル膜の製造方法に関するものである。
あり、特にMOSダイナミツクランダムアクセス
メモリ等のコンデンサの誘電体とする酸化タンタ
ル膜の製造方法に関するものである。
(2) 技術の背景
半導体集積回路にコンデンサを設ける代表的な
例としてMOSダイナミツクランダムアクセスメ
モリ（以下MOS RAMと記す）がある。
例としてMOSダイナミツクランダムアクセスメ
モリ（以下MOS RAMと記す）がある。
MOS RAMの読出信号を少しでも大きくし、
また雑音電圧による誤動作を防止するためにも
MOS RAMに使用するコンデンサには出来る限
り大きな静電容量を持たせることが必要である。
また雑音電圧による誤動作を防止するためにも
MOS RAMに使用するコンデンサには出来る限
り大きな静電容量を持たせることが必要である。
このコンデンサの容量を大きくするために、比
誘電率の大きな材料を使用することが提案されて
いる。すなわち比誘電率（εs）が3.8の二酸化シ
リコン（SiO2）に対して、比誘電率が５〜７の
窒化シリコン（Si3N4）更に比誘電率が20〜28の
酸化タンタル（Ta2O5）等を用いた誘電体とする
ことによつてコンデンサの容量密度を増加させる
ことが提案されている。
誘電率の大きな材料を使用することが提案されて
いる。すなわち比誘電率（εs）が3.8の二酸化シ
リコン（SiO2）に対して、比誘電率が５〜７の
窒化シリコン（Si3N4）更に比誘電率が20〜28の
酸化タンタル（Ta2O5）等を用いた誘電体とする
ことによつてコンデンサの容量密度を増加させる
ことが提案されている。
(3) 従来技術と問題点
シリコン基板もしくは基板上に設けられた多結
晶シリコン層等のシリコン（Si）層上にTa2O5を
形成するには、先ず該Si層上にタンタル（Ta）
膜をスパツタリング法又は電子ビーム法によつて
形成した後500℃程度の熱酸化法もしくは陽極酸
化法等によつてTa膜を酸化する方法が一般的で
ある。
晶シリコン層等のシリコン（Si）層上にTa2O5を
形成するには、先ず該Si層上にタンタル（Ta）
膜をスパツタリング法又は電子ビーム法によつて
形成した後500℃程度の熱酸化法もしくは陽極酸
化法等によつてTa膜を酸化する方法が一般的で
ある。
本発明者らは特願昭57−16902号特開昭58−
134464号によつて例えばシリコン基板上に予め
100Å程度の厚さを有するTa2O5膜を形成した後、
該Ta2O5膜上にTa膜を形成し次にそのTa膜を
550℃で酸化する方法を提案した。
134464号によつて例えばシリコン基板上に予め
100Å程度の厚さを有するTa2O5膜を形成した後、
該Ta2O5膜上にTa膜を形成し次にそのTa膜を
550℃で酸化する方法を提案した。
上記方法によつてTa2O5膜を形成した後、
Ta2O5の膜質を改善したり、その他プロセス上高
温処理の必要から900℃以上の温度でアニール
（熱処理）をすることが避けられない場合がある。
Ta2O5の膜質を改善したり、その他プロセス上高
温処理の必要から900℃以上の温度でアニール
（熱処理）をすることが避けられない場合がある。
しかしながらこの900℃以上の高温熱処理にお
いてTa2O5膜表面にクラツク、割れ等の亀裂を生
ずることがある。
いてTa2O5膜表面にクラツク、割れ等の亀裂を生
ずることがある。
(4) 発明の目的
上記欠点を鑑み本発明はクラツク割れ等の亀裂
を生ぜしめない高温熱処理が施された酸化タンタ
ル膜を得る方法を提供することを目的とする。
を生ぜしめない高温熱処理が施された酸化タンタ
ル膜を得る方法を提供することを目的とする。
(5) 発明の構成
本発明の目的は基板上に形成されたタンタル膜
を還元性ガス又は不活性ガス雰囲気中で熱処理
し、次に酸化して酸化タンタル膜を形成する工程
を含んでなることを特徴とする半導体装置の製造
方法によつて達成される。
を還元性ガス又は不活性ガス雰囲気中で熱処理
し、次に酸化して酸化タンタル膜を形成する工程
を含んでなることを特徴とする半導体装置の製造
方法によつて達成される。
(6) 発明の実施例
以下本発明を実施例によつて説明する。
例えばシリコン基板上にTaをスパツタリング
法によつて約30mmの厚さに蒸着してTa膜を形成
する。このように形成されたTa膜を例えば水素
ガス３％を含む窒素ガス雰囲気中で約1000℃の高
温熱処理を行なつた。次に該高温熱処理された
Ta膜を550℃の温度で且つ乾燥酸素雰囲気に暴し
酸化しTa2O5膜を形成した。このようにして得ら
れたTa2O5膜はクラツク、割れ等の亀裂は発生さ
れなかつた。
法によつて約30mmの厚さに蒸着してTa膜を形成
する。このように形成されたTa膜を例えば水素
ガス３％を含む窒素ガス雰囲気中で約1000℃の高
温熱処理を行なつた。次に該高温熱処理された
Ta膜を550℃の温度で且つ乾燥酸素雰囲気に暴し
酸化しTa2O5膜を形成した。このようにして得ら
れたTa2O5膜はクラツク、割れ等の亀裂は発生さ
れなかつた。
同様にシリコン基板上に形成されたTa膜を
H23％を含むN2等の還元性雰囲気又はAr等の不
活性雰囲気中で900℃から1100℃程度の高温で熱
処理を施した後、酸化してTa2O5膜を形成しても
前述のクラツク発生はなかつた。
H23％を含むN2等の還元性雰囲気又はAr等の不
活性雰囲気中で900℃から1100℃程度の高温で熱
処理を施した後、酸化してTa2O5膜を形成しても
前述のクラツク発生はなかつた。
本発明のようにTa膜を還元性又は不活性ガス
雰囲気中で且つ900℃以上の高温で熱処理するこ
とによつてTa膜が非常に密度を大ならしめられ
強度を増加するものと考えられる。
雰囲気中で且つ900℃以上の高温で熱処理するこ
とによつてTa膜が非常に密度を大ならしめられ
強度を増加するものと考えられる。
本発明において用いられる還元性ガス雰囲気は
水素を３％以上含むことがTaの酸化を抑える上
の理由から望ましく、又不活性ガス雰囲気として
アルゴンヘリウムそして窒素が好ましい。
水素を３％以上含むことがTaの酸化を抑える上
の理由から望ましく、又不活性ガス雰囲気として
アルゴンヘリウムそして窒素が好ましい。
更に又基板をSiで形成した場合、該SiとTaと
の反応を防止するためにTaをSi基板上に蒸着す
る前に予めSi基板上に100〔Å〕程度の厚さの薄い
Ta2O5膜を形成しておくのが望ましい。
の反応を防止するためにTaをSi基板上に蒸着す
る前に予めSi基板上に100〔Å〕程度の厚さの薄い
Ta2O5膜を形成しておくのが望ましい。
(7) 発明の効果
以上説明したように本発明によればクラツク割
れ等の亀裂を生ぜしめない高温熱処理が施された
Ta2O5膜を得ることが可能であり、該Ta2O5膜は
例えばMOS RAMのメモリーセルのコンデンサ
に利用出来るものである。
れ等の亀裂を生ぜしめない高温熱処理が施された
Ta2O5膜を得ることが可能であり、該Ta2O5膜は
例えばMOS RAMのメモリーセルのコンデンサ
に利用出来るものである。
Claims (1)
- 【特許請求の範囲】 １ 基板上に形成されたタンタル膜を還元性ガス
又は不活性ガス雰囲気中で熱処理し、次に酸化し
て酸化タンタル膜を形成する工程を含んでなるこ
とを特徴とする半導体装置の製造方法。 ２ 前記基板がシリコン基板であることを特徴と
する特許請求の範囲第１項記載の方法。 ３ 前記基板上に予め酸化タンタルを形成した後
前記タンタル膜を形成することを特徴とする特許
請求の範囲第１項記載の方法。 ４ 前記還元性ガスが水素ガスを３％以上含むこ
とを特徴とする特許請求の範囲第１項記載の方
法。 ５ 前記不活性ガスがアルゴン、ヘリウム又は窒
素であることを特徴とする特許請求の範囲第１項
記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226519A JPS59119734A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226519A JPS59119734A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119734A JPS59119734A (ja) | 1984-07-11 |
| JPH0462171B2 true JPH0462171B2 (ja) | 1992-10-05 |
Family
ID=16846397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226519A Granted JPS59119734A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119734A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100468638C (zh) | 2001-12-18 | 2009-03-11 | 松下电器产业株式会社 | 半导体元件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325980B2 (ja) * | 1972-07-12 | 1978-07-29 | ||
| JPS53108373A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Manufacture for semiconductor device |
-
1982
- 1982-12-25 JP JP57226519A patent/JPS59119734A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59119734A (ja) | 1984-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| US4432035A (en) | Method of making high dielectric constant insulators and capacitors using same | |
| US6265260B1 (en) | Method for making an integrated circuit capacitor including tantalum pentoxide | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| EP0167208B1 (en) | A method for growing an oxide layer on a silicon surface | |
| JP3404099B2 (ja) | キャパシタの製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JPH0462171B2 (ja) | ||
| JPS5810852A (ja) | 半導体装置 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| JP2912776B2 (ja) | 半導体装置およびその製造方法 | |
| KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
| JP3685654B2 (ja) | Ｄｒａｍキャパシタ誘電体膜の製造方法 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JPS59119735A (ja) | 半導体装置の製造方法 | |
| JPH0367346B2 (ja) | ||
| JPH043668B2 (ja) | ||
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
| JP3048445B2 (ja) | 半導体装置の製造方法 | |
| KR960010001B1 (ko) | 반도체 기억 장치의 제조방법 | |
| JPS62252961A (ja) | 半導体装置の製造方法 | |
| JPH0455526B2 (ja) |