JPH0462203B2 - - Google Patents
Info
- Publication number
- JPH0462203B2 JPH0462203B2 JP59052467A JP5246784A JPH0462203B2 JP H0462203 B2 JPH0462203 B2 JP H0462203B2 JP 59052467 A JP59052467 A JP 59052467A JP 5246784 A JP5246784 A JP 5246784A JP H0462203 B2 JPH0462203 B2 JP H0462203B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch
- operational amplifier
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Amplitude Modulation (AREA)
- Details Of Television Scanning (AREA)
- Transmitters (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スイツチとコンデンサと、非反転入
力側が基準電位に接続された１つの演算増幅器と
から成り、変調クロツクパルスで作動される、ス
イツチ付コンデンサ−フイルタとして構成された
変調回路に関する。この場合、前記演算増幅器と
該演算増幅器に配属されたコンデンサにより、異
なる２つのクロツクパルス位相で作動されるスイ
ツチ付コンデンサ積分器が形成されており、さら
に前記演算増幅器の反転入力側にスイツチ付コン
デンサ回路が前置接続されており、該スイツチ付
コンデンサ回路は、積分器ないし該回路の一方の
クロツクパルス位相中に充電されるコンデンサか
ら成り、該コンデンサはその電荷を、変調クロツ
クパルス中に互いに異なる極性で、前記演算増幅
器に配属された積分コンデンサに送出するように
し、さらに積分器ないし前記回路の一方のクロツ
クパルス位相中に充電されるべきコンデンサが、
直列分岐スイツチないし並列分岐スイツチから成
る中間回路を介して入力端子に後置接続されてお
り、さらに前記コンデンサには、所属のスイツチ
回路により制御される並列分岐スイツチと直列分
岐スイツチとが後置接続されており、前記スイツ
チ回路は、変調クロツクパルスのタイミングで、
回路クロツクパルス位相を並列分岐スイツチない
し直列分岐スイツチへ交番的に供給するように
し、さらに前記直列分岐スイツチは前記演算増幅
器の反転入力側に接続されており、さらに前記積
分コンデンサと減衰コンデンサとが、前記演算増
幅器の出力側と反転入力側との間に接続されてい
る。
力側が基準電位に接続された１つの演算増幅器と
から成り、変調クロツクパルスで作動される、ス
イツチ付コンデンサ−フイルタとして構成された
変調回路に関する。この場合、前記演算増幅器と
該演算増幅器に配属されたコンデンサにより、異
なる２つのクロツクパルス位相で作動されるスイ
ツチ付コンデンサ積分器が形成されており、さら
に前記演算増幅器の反転入力側にスイツチ付コン
デンサ回路が前置接続されており、該スイツチ付
コンデンサ回路は、積分器ないし該回路の一方の
クロツクパルス位相中に充電されるコンデンサか
ら成り、該コンデンサはその電荷を、変調クロツ
クパルス中に互いに異なる極性で、前記演算増幅
器に配属された積分コンデンサに送出するように
し、さらに積分器ないし前記回路の一方のクロツ
クパルス位相中に充電されるべきコンデンサが、
直列分岐スイツチないし並列分岐スイツチから成
る中間回路を介して入力端子に後置接続されてお
り、さらに前記コンデンサには、所属のスイツチ
回路により制御される並列分岐スイツチと直列分
岐スイツチとが後置接続されており、前記スイツ
チ回路は、変調クロツクパルスのタイミングで、
回路クロツクパルス位相を並列分岐スイツチない
し直列分岐スイツチへ交番的に供給するように
し、さらに前記直列分岐スイツチは前記演算増幅
器の反転入力側に接続されており、さらに前記積
分コンデンサと減衰コンデンサとが、前記演算増
幅器の出力側と反転入力側との間に接続されてい
る。
スイツチ付コンデンサフイルタ（Switched
Capacitor Filter）は、殊に雑誌IEEE Tran.Cas
Vol 28，P.811−822（1981.8）の論文、“Billinear
SC−Ladder Filters”（M.S.Lee，G.C.Temes，
C.Chang，M.B.Ghader共著）に記載されてい
る。さらに特殊なスイツチ付コンデンサフイルタ
がドイツ連邦共和国特許第3001969号明細書から
公知である。この特許明細書に記載の実施例に
は、例えばコイルと並列共振回路とをスイツチ付
コンデンサ回路によつて実現することが提示され
ている。つまりこのSC回路では、本来の意味で
の時間的に連続するアナログ信号の処理ではな
く、時間的に不連続な標本化パルスの形で現われ
る信号の処理が行なわれる。その際標本化パルス
はクロツク周波数fsのタイミングで発生される。
その際Ｔ＝１／fsの関係が成立ち、Ｔはクロツク
周期と呼ばれる。このような標本化パルス発生回
路は自明であるので詳しい説明は省略する。ただ
し、以下の説明において、図示の回路に前記標本
化回路を各々前置接続ないし後置接続することが
できることが前提となつている。つまりアナログ
信号から取出された標本化パルスがフイルタ回路
の入力側に供給され、フイルタ回路の出力側に現
われる信号は再び時間的に継続するアナログ信号
に変換される。この形式のフイルタの重要な技術
的利点は、コイルの代わりに能動スイツチ素子と
コンデンサとが設けられるので、比較的かさばる
フイルタ回路が、モノリシツク集積回路技術にも
適したものになるという点にある。その際増幅器
として主に公知の演算増幅器が用いられ、その際
一方では出来るだけ少ない数の回路素子を用いれ
ばよいようにし、他方では回路の安定性を保証す
る努力が払われてきた。コンデンサの形成には通
常所謂MOS（メタル・オキサイド・セミコンダク
タ）技術が用いられ、予め設定可能なクロツクフ
エーズにおいて切換電圧が供給される集積回路を
用いてスイツチを構成する技術と共に自明のもの
である。
Capacitor Filter）は、殊に雑誌IEEE Tran.Cas
Vol 28，P.811−822（1981.8）の論文、“Billinear
SC−Ladder Filters”（M.S.Lee，G.C.Temes，
C.Chang，M.B.Ghader共著）に記載されてい
る。さらに特殊なスイツチ付コンデンサフイルタ
がドイツ連邦共和国特許第3001969号明細書から
公知である。この特許明細書に記載の実施例に
は、例えばコイルと並列共振回路とをスイツチ付
コンデンサ回路によつて実現することが提示され
ている。つまりこのSC回路では、本来の意味で
の時間的に連続するアナログ信号の処理ではな
く、時間的に不連続な標本化パルスの形で現われ
る信号の処理が行なわれる。その際標本化パルス
はクロツク周波数fsのタイミングで発生される。
その際Ｔ＝１／fsの関係が成立ち、Ｔはクロツク
周期と呼ばれる。このような標本化パルス発生回
路は自明であるので詳しい説明は省略する。ただ
し、以下の説明において、図示の回路に前記標本
化回路を各々前置接続ないし後置接続することが
できることが前提となつている。つまりアナログ
信号から取出された標本化パルスがフイルタ回路
の入力側に供給され、フイルタ回路の出力側に現
われる信号は再び時間的に継続するアナログ信号
に変換される。この形式のフイルタの重要な技術
的利点は、コイルの代わりに能動スイツチ素子と
コンデンサとが設けられるので、比較的かさばる
フイルタ回路が、モノリシツク集積回路技術にも
適したものになるという点にある。その際増幅器
として主に公知の演算増幅器が用いられ、その際
一方では出来るだけ少ない数の回路素子を用いれ
ばよいようにし、他方では回路の安定性を保証す
る努力が払われてきた。コンデンサの形成には通
常所謂MOS（メタル・オキサイド・セミコンダク
タ）技術が用いられ、予め設定可能なクロツクフ
エーズにおいて切換電圧が供給される集積回路を
用いてスイツチを構成する技術と共に自明のもの
である。
回路を集積回路に構成できることにより、変調
回路をフイルタに接続して、これらの回路全体を
１つの集積された構造にすることができるように
なる。その際変調回路はやはり所定のスイツチク
ロツク（搬送周波数）で切換えなければ、即ちク
ロツク制御しなければならず、これにより、処理
すべき交流信号に不利に作用する妨害電圧が発生
する。
回路をフイルタに接続して、これらの回路全体を
１つの集積された構造にすることができるように
なる。その際変調回路はやはり所定のスイツチク
ロツク（搬送周波数）で切換えなければ、即ちク
ロツク制御しなければならず、これにより、処理
すべき交流信号に不利に作用する妨害電圧が発生
する。
発明の目的・効果
従つて本発明の目的は、変調装置が、集積化可
能なフイルタ回路に直接接続されており、且つ演
算増幅器の妨害的オフセツト電圧が変調回路の出
力側に単に直流電圧として生じる、つまりは搬送
波漏れとして交流信号を妨害しなくなる、フイル
タ回路を提供することにある。
能なフイルタ回路に直接接続されており、且つ演
算増幅器の妨害的オフセツト電圧が変調回路の出
力側に単に直流電圧として生じる、つまりは搬送
波漏れとして交流信号を妨害しなくなる、フイル
タ回路を提供することにある。
この目的は、冒頭に述べた形式のSCフイルタ
回路において次のようにして達成される。即ち、
変調回路がただ１つの演算増幅器を有するように
し、さらに積分器のクロツク周波数ないしスイツ
チ付コンデンサ回路のクロツク周波数を、変調ク
ロツク周波数の偶数倍であるようにしたことによ
つて解決される。
回路において次のようにして達成される。即ち、
変調回路がただ１つの演算増幅器を有するように
し、さらに積分器のクロツク周波数ないしスイツ
チ付コンデンサ回路のクロツク周波数を、変調ク
ロツク周波数の偶数倍であるようにしたことによ
つて解決される。
さらに本発明によれば、演算増幅器に減衰回路
を対応して設ける。
を対応して設ける。
また本発明によれば、積分器ないしクロツクパ
ルス位相の間に充電されるコンデンサが、直列分
岐スイツチないし並列分岐スイツチから成る中間
回路を介して入力端子に後置接続されており、前
記コンデンサにスイツチ回路が後置接続されてお
り、該回路は変調クロツクのタイミングで回路ク
ロツクないし回路クロツクのいずれか一方を並列
分岐スイツチないし直列分岐スイツチに交番的に
供給し、さらに直列分岐スイツチは演算増幅器の
反転入力側に接続されており、フイルタ出力側に
はスイツチが設けられており、該スイツチに出力
端子に後置接続されており、さらに積分コンデン
サと減衰コンデンサとが演算増幅器の出力側と反
転入力側との間に接続されているようにする。
ルス位相の間に充電されるコンデンサが、直列分
岐スイツチないし並列分岐スイツチから成る中間
回路を介して入力端子に後置接続されており、前
記コンデンサにスイツチ回路が後置接続されてお
り、該回路は変調クロツクのタイミングで回路ク
ロツクないし回路クロツクのいずれか一方を並列
分岐スイツチないし直列分岐スイツチに交番的に
供給し、さらに直列分岐スイツチは演算増幅器の
反転入力側に接続されており、フイルタ出力側に
はスイツチが設けられており、該スイツチに出力
端子に後置接続されており、さらに積分コンデン
サと減衰コンデンサとが演算増幅器の出力側と反
転入力側との間に接続されているようにする。
実施例の説明
次に本発明の実施例を図面に基き詳細に説明す
る。
る。
第２図において、基準電位は１′で示されてお
り、通常基準電位には図示のようにアース電位が
用いられる。入力端子は１で示されており、端子
１とアース電位との間には入力電圧U1が加わる。
出力電圧U2は出力端子２とアース電位１′との間
で取出される。回路にはさらに演算増幅器３が設
けられており、この演算増幅器の非反転入力側
（“＋”）は記号４で示され、反転入力側（“−”）
は５で示されている。非反転入力側４とアース電
位との間には、演算増幅器に生ずる周知のオフセ
ツト電圧“Upff”を意味する電圧源が接続されて
いる。端子１につながる直列分岐にスイツチ１３
が接続され、このスイツチの次に並列分岐におい
て第２のスイツチ１４が接続されている。直列分
岐には次に容量Ｃを有するコンデンサ６が接続さ
れており、このコンデンサ６は別のスイツチ１０
を介して演算増幅器３の反転入力側５に接続され
且つ更に別のスイツチを介して基準電位１′に接
続されている。演算増幅器３の出力側２３には、
出力端子U2に通じるスイツチ１１が接続されて
いる。出力側２３と反転入力側５との間には、容
量αCを有する積分コンデンサ７が接続されてお
り、従つて積分コンデンサ７はコンデンサ６の容
量Ｃに対して所定の比の容量を有する。この分岐
即ち出力側２３と反転入力側５との間にスイツチ
１９および２０を介して所謂減衰コンデンサ８が
接続されており、その容量はβCで示されている。
更に減衰コンデンサの両端子はスイツチ２１およ
び２２を介して基準電位に接続されている。その
際、スイツチ１９および２０は、同じクロツクフ
エーズ（第１図）においてスイツチインされ
る。他方スイツチ２１および２２はクロツクフエ
ーズφの間オンになる。
り、通常基準電位には図示のようにアース電位が
用いられる。入力端子は１で示されており、端子
１とアース電位との間には入力電圧U1が加わる。
出力電圧U2は出力端子２とアース電位１′との間
で取出される。回路にはさらに演算増幅器３が設
けられており、この演算増幅器の非反転入力側
（“＋”）は記号４で示され、反転入力側（“−”）
は５で示されている。非反転入力側４とアース電
位との間には、演算増幅器に生ずる周知のオフセ
ツト電圧“Upff”を意味する電圧源が接続されて
いる。端子１につながる直列分岐にスイツチ１３
が接続され、このスイツチの次に並列分岐におい
て第２のスイツチ１４が接続されている。直列分
岐には次に容量Ｃを有するコンデンサ６が接続さ
れており、このコンデンサ６は別のスイツチ１０
を介して演算増幅器３の反転入力側５に接続され
且つ更に別のスイツチを介して基準電位１′に接
続されている。演算増幅器３の出力側２３には、
出力端子U2に通じるスイツチ１１が接続されて
いる。出力側２３と反転入力側５との間には、容
量αCを有する積分コンデンサ７が接続されてお
り、従つて積分コンデンサ７はコンデンサ６の容
量Ｃに対して所定の比の容量を有する。この分岐
即ち出力側２３と反転入力側５との間にスイツチ
１９および２０を介して所謂減衰コンデンサ８が
接続されており、その容量はβCで示されている。
更に減衰コンデンサの両端子はスイツチ２１およ
び２２を介して基準電位に接続されている。その
際、スイツチ１９および２０は、同じクロツクフ
エーズ（第１図）においてスイツチインされ
る。他方スイツチ２１および２２はクロツクフエ
ーズφの間オンになる。
コンデンサ６とスイツチ１０との間には基準電
位に接続されたスイツチ９が接続されており、ス
イツチ９の切換のタイミングはスイツチ１５およ
び１６を介して変調クロツクφMないしMで制御
される。変調クロツクフエーズMないしφMはス
イツチ１７および１８を介してスイツチ１０にも
加わる。スイツチ１５および１７はクロツクフエ
ーズφを導通させ、スイツチ１６および１８はク
ロツクフエーズを導通させる。回路クロツクフ
エーズφの間、実施例においてはスイツチ１３，
２１，２２がオンになる。他方回路クロツクフエ
ーズの間はスイツチ１４，１１，１９，２０が
オンになる。スイツチ９ないし１０は回路クロツ
クフエーズφまたはのいずれかで導通すること
ができる。さらに回路クロツクフエーズφはスイ
ツチ１５および１７に供給され、クロツクフエー
ズはスイツチ１６および１８に供給される。こ
れらのスイツチは変調クロツクフエーズφMない
しMで制御される。この切換方式により変調が
行なわれ、出力電圧U2は公知のように、変調の
際に生じたすべての側帯波を含む。これらの側帯
波を含む。これらの側帯波のうち次の処理に必要
な帯域をフイルタ回路により濾波しなければなら
ない。
位に接続されたスイツチ９が接続されており、ス
イツチ９の切換のタイミングはスイツチ１５およ
び１６を介して変調クロツクφMないしMで制御
される。変調クロツクフエーズMないしφMはス
イツチ１７および１８を介してスイツチ１０にも
加わる。スイツチ１５および１７はクロツクフエ
ーズφを導通させ、スイツチ１６および１８はク
ロツクフエーズを導通させる。回路クロツクフ
エーズφの間、実施例においてはスイツチ１３，
２１，２２がオンになる。他方回路クロツクフエ
ーズの間はスイツチ１４，１１，１９，２０が
オンになる。スイツチ９ないし１０は回路クロツ
クフエーズφまたはのいずれかで導通すること
ができる。さらに回路クロツクフエーズφはスイ
ツチ１５および１７に供給され、クロツクフエー
ズはスイツチ１６および１８に供給される。こ
れらのスイツチは変調クロツクフエーズφMない
しMで制御される。この切換方式により変調が
行なわれ、出力電圧U2は公知のように、変調の
際に生じたすべての側帯波を含む。これらの側帯
波を含む。これらの側帯波のうち次の処理に必要
な帯域をフイルタ回路により濾波しなければなら
ない。
クロツクフエーズの選定に関して、クロツクフ
エーズφおよびは言うまででもなく互いにオー
バーラツプしないように選定しなければならな
い。同様のことが変調クロツクフエーズφMない
しMにも当てはまる。
エーズφおよびは言うまででもなく互いにオー
バーラツプしないように選定しなければならな
い。同様のことが変調クロツクフエーズφMない
しMにも当てはまる。
図示の回路ではほぼ次のことが達成される。ス
イツチ付コンデンサ−フイルタと変調器とは、所
属の演算増幅器と共に積分器回路が構成されるよ
うに接続されている。さらに演算増幅器にはSC
−回路が前置接続されており、SC−回路中には、
実施例では６で示されている充電コンデンサが設
けられており、このコンデンサは積分器ないしク
ロツクフエーズφの間充電される。
イツチ付コンデンサ−フイルタと変調器とは、所
属の演算増幅器と共に積分器回路が構成されるよ
うに接続されている。さらに演算増幅器にはSC
−回路が前置接続されており、SC−回路中には、
実施例では６で示されている充電コンデンサが設
けられており、このコンデンサは積分器ないしク
ロツクフエーズφの間充電される。
変調クロツクフエーズφMないしMによりSC−
積分器は非反転動作と反転動作との間で切換えら
れる。その際クロツクフエーズの間はコンデン
サ６の充電量が積分コンデンサ７に転送され、他
方クロツクフエーズφの間はコンデンサ６の充電
電流が直接コンデンサ７にも流れる。
積分器は非反転動作と反転動作との間で切換えら
れる。その際クロツクフエーズの間はコンデン
サ６の充電量が積分コンデンサ７に転送され、他
方クロツクフエーズφの間はコンデンサ６の充電
電流が直接コンデンサ７にも流れる。
積分器ないし回路クロツク周波数fsが変調クロ
ツク変調数fMの偶数倍とすると有利である。
ツク変調数fMの偶数倍とすると有利である。
容量βCを有するコンデンサ８および所属のス
イツチは、コンデンサ８が一種の減衰回路として
作用し、積分コンデンサ７が一部分放電されるよ
うな特性を有している。
イツチは、コンデンサ８が一種の減衰回路として
作用し、積分コンデンサ７が一部分放電されるよ
うな特性を有している。
この実施例においては、既述のように変調器お
よびSC−フイルタが相互に整合されており、積
分器にも関連づけられているので、その他に単に
１つの演算増幅器しか必要ない。
よびSC−フイルタが相互に整合されており、積
分器にも関連づけられているので、その他に単に
１つの演算増幅器しか必要ない。
演算増幅器の非常に高い無負荷増幅に対して出
力電圧は次式で表わされる。
力電圧は次式で表わされる。
U2＝±Z-1/2／α＋β−αZ-1＋Upff（１＋１／β）
フエーズMの間“−”
フエーズφMの間“＋”
ただしＺは変数、αおよびβはコンデンサ６，
７の容量係数である。
７の容量係数である。
標本化された入力信号の結果生ずる出力信号
は、所望のように極性が変わる。演算増幅器３の
オフセツト電圧Upffは変調クロツクフエーズに依
存せず直流信号として出力側に現われる。前記の
式は更に、理想的ベースバンド抑圧が行なえ且つ
出力電圧U2に搬送波漏れが全く生じないことを
示している。
は、所望のように極性が変わる。演算増幅器３の
オフセツト電圧Upffは変調クロツクフエーズに依
存せず直流信号として出力側に現われる。前記の
式は更に、理想的ベースバンド抑圧が行なえ且つ
出力電圧U2に搬送波漏れが全く生じないことを
示している。
次に、選定されたクロツクフエーズに関して更
に説明する。
に説明する。
アナログ変調器では、その出力側に無数の変換
された周波帯域が、振幅１／ｎに低減されて現わ
れる。
された周波帯域が、振幅１／ｎに低減されて現わ
れる。
これに対し周波数fsでクロツク制御される“時
間離散”変調器は、時間離散系としてfs周期のス
ペクトルを有する。このスペクトルは、アナログ
変調信号のスペクトルの各々fs／２の幅の部分帯
域の重ね合わせ（アリアス）から得られる。fsを
変調周波数fMの偶数倍とすると、即ちfs＝2KfM
（Ｋ＝偶数）とすると、部分帯域が重ね合わせら
れる。この選定方法による別の利点は、相互変調
周波数n1fs±n2fMがfMの数倍になり、従つて変換
された有効帯域にはいらないたとにある。
間離散”変調器は、時間離散系としてfs周期のス
ペクトルを有する。このスペクトルは、アナログ
変調信号のスペクトルの各々fs／２の幅の部分帯
域の重ね合わせ（アリアス）から得られる。fsを
変調周波数fMの偶数倍とすると、即ちfs＝2KfM
（Ｋ＝偶数）とすると、部分帯域が重ね合わせら
れる。この選定方法による別の利点は、相互変調
周波数n1fs±n2fMがfMの数倍になり、従つて変換
された有効帯域にはいらないたとにある。
さらに変調器と任意のフイルタ次数のSC−フ
イルタとは、上述の回路（第２図）が高次のSC
−フイルタの入力側積分器となるように構成され
ている。
イルタとは、上述の回路（第２図）が高次のSC
−フイルタの入力側積分器となるように構成され
ている。
第１図は回路クロツクフエーズおよび変調クロ
ツクフエーズ用のクロツク信号波形ならびにこれ
らの時間的対応関係を示す図、第２図は本発明の
実施例の回路図である。 ３……演算増幅器、７……積分コンデンサ、８
……減衰コンデンサ、U1……入力電圧、U2……
出力電圧、φ，……回路クロツクフエーズ、
φM，M……変調クロツクフエーズ。
ツクフエーズ用のクロツク信号波形ならびにこれ
らの時間的対応関係を示す図、第２図は本発明の
実施例の回路図である。 ３……演算増幅器、７……積分コンデンサ、８
……減衰コンデンサ、U1……入力電圧、U2……
出力電圧、φ，……回路クロツクフエーズ、
φM，M……変調クロツクフエーズ。
Claims (1)
- 【特許請求の範囲】 １ スイツチとコンデンサと、非反転入力側４が
基準電位１′に接続された１つの演算増幅器３と
から成り、変調クロツクパルス（φM，M）で作
動される、スイツチ付コンデンサ−フイルタとし
て構成された変調回路であつて、 前記演算増幅器３と該演算増幅器に配属された
コンデンサ７により、異なる２つのクロツクパル
ス位相（φ，）で作動されるスイツチ付コンデ
ンサ積分器が形成されており、 さらに前記演算増幅器３の反転入力側５にスイ
ツチ付コンデンサ回路が前置接続されており、 該スイツチ付コンデンサ回路は、積分器ないし
該回路の一方のクロツクパルス位相（φ）中に充
電されるコンデンサ６から成り、 該コンデンサ６はその電荷を、変調クロツクパ
ルス（φMないしM）中に互いに異なる極性で、
前記演算増幅器３に配属された積分コンデンサ７
に送出するようにし、 さらに積分器ないし前記回路の一方のクロツク
パルス位相（φ）中に充電されるべきコンデンサ
６が、直列分岐スイツチ１３ないし並列分岐スイ
ツチ１４から成る中間回路を介して入力端子１，
１′に後置接続されており、 さらにコンデンサ６には、所属のスイツチ回路
１５，１６，１７，１８により制御される並列分
岐スイツチ９と直列分岐スイツチ１０とが後置接
続されており、前記スイツチ回路１５，１６，１
７，１８は、変調クロツクパルス（φMないし
Ｍ）のタイミングで、回路クロツクパルス位相
（φないし）を並列分岐スイツチ９ないし直列
分岐スイツチ１０へ交番的に供給するようにし、 さらに前記直列分岐スイツチ１０は前記演算増
幅器３の反転入力側に接続されており、 さらに前記積分コンデンサ７と減衰コンデンサ
８とが、前記演算増幅器３の出力側２３と反転入
力側５との間に接続されている形式のスイツチ付
コンデンサ−フイルタとして構成された変調回路
において、 該変調回路はただ１つの演算増幅器３を有して
おり、 さらに積分器のクロツク周波数ないしスイツチ
付コンデンサ回路のクロツク周波数（fs）は、変
調クロツク周波数（fM）の偶数倍であるようにし
たことを特徴とする、スイツチ付コンデンサ−フ
イルタとして構成された変調回路。 ２ 演算増幅器３に減衰回路８，２１，２２を配
属するようにした、特許請求の範囲第１項記載の
スイツチ付コンデンサ−フイルタとして構成され
た変調回路。 ３ スイツチ付コンデンサ積分器が高次のスイツ
チ付コンデンサ−フイルタの入力段を形成するよ
うにした、特許請求の範囲第１項または第２項記
載のスイツチ付コンデンサ−フイルタとして構成
された変調回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833310339 DE3310339A1 (de) | 1983-03-22 | 1983-03-22 | Als schalter-kondensator-(sc)-filter ausgebildete modulatorschaltung |
| DE3310339.9 | 1983-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181708A JPS59181708A (ja) | 1984-10-16 |
| JPH0462203B2 true JPH0462203B2 (ja) | 1992-10-05 |
Family
ID=6194278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59052467A Granted JPS59181708A (ja) | 1983-03-22 | 1984-03-21 | スイツチ付コンデンサ−フイルタとして構成された変調回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0119627B1 (ja) |
| JP (1) | JPS59181708A (ja) |
| AT (1) | ATE53269T1 (ja) |
| DE (2) | DE3310339A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10243632A1 (de) | 2001-09-19 | 2003-04-17 | Micro Epsilon Messtechnik | Schaltung zur Demodulation |
| US9160308B2 (en) * | 2013-12-06 | 2015-10-13 | Analog Devices, Inc. | Synchronous charge sharing filter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3001969C2 (de) | 1980-01-21 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Elektrische Filterschaltung unter Verwendung von wenigstens einer simulierten Induktivität, die gesteuerte Schalter, Kondensatoren und Verstärker enthält |
| JPS587903A (ja) * | 1981-06-30 | 1983-01-17 | レイカル・デ−タ−・コミュニケ−ションズ・インコ−ポレ−テッド | スイッチト・キャパシタ変調装置 |
| DE3126020C2 (de) | 1981-07-02 | 1986-09-18 | Racal-Vadic, Inc., Sunnyvale, Calif. | Amplitudenmodulator |
-
1983
- 1983-03-22 DE DE19833310339 patent/DE3310339A1/de not_active Withdrawn
-
1984
- 1984-03-19 DE DE8484103010T patent/DE3482396D1/de not_active Expired - Lifetime
- 1984-03-19 EP EP84103010A patent/EP0119627B1/de not_active Expired - Lifetime
- 1984-03-19 AT AT84103010T patent/ATE53269T1/de not_active IP Right Cessation
- 1984-03-21 JP JP59052467A patent/JPS59181708A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| ATE53269T1 (de) | 1990-06-15 |
| DE3310339A1 (de) | 1984-09-27 |
| DE3482396D1 (de) | 1990-07-05 |
| EP0119627A3 (en) | 1986-08-20 |
| EP0119627A2 (de) | 1984-09-26 |
| JPS59181708A (ja) | 1984-10-16 |
| EP0119627B1 (de) | 1990-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504803A (en) | Switched capacitor AM modulator/demodulator | |
| US5892473A (en) | Switched capacitor digital-analog converter with a decreased harmonic distortion | |
| KR840003558A (ko) | 절환캐패시터로 수행되는 델타시그마 변조기 | |
| JP2011103666A (ja) | 種々の電荷サンプリング回路 | |
| EP0132885B1 (en) | Multiplying circuit comprising switched-capacitor circuits | |
| US4329599A (en) | Switched-capacitor cosine filter | |
| RU2144213C1 (ru) | Схема интегратора с частотной модуляцией | |
| EP0686323B1 (en) | One-bit analog-to-digital converters and digital-to-analog converters using an adaptive filter having two regimes of operation | |
| JP3483565B2 (ja) | 複数の入力信号を積分する方法および装置 | |
| US4653017A (en) | Decimating filter | |
| JPS628619A (ja) | デジタル−アナログ変換器 | |
| JPS6221317A (ja) | スイツチドキヤパシタ乗算回路 | |
| JPS6351571B2 (ja) | ||
| JPS6410131B2 (ja) | ||
| US4218665A (en) | Band-pass filter | |
| US4507625A (en) | Switched capacitor AM modulator/demodulator | |
| JPH0462203B2 (ja) | ||
| von Grungen et al. | Integrated switched-capacitor low-pass filter with combined anti-aliasing decimation filter for low frequencies | |
| Kleine et al. | An integrated six-path wave-SC filter | |
| JP7740756B1 (ja) | アナログ乗算器 | |
| US4510466A (en) | Switched capacitor SSB modulator | |
| Pandel et al. | Integrated 18th-order pseudo-N-path filter in VIS-SC technique | |
| JPH06177652A (ja) | 平衡変調器 | |
| EP0620642B1 (en) | Inverting delay circuit | |
| JPS6222294B2 (ja) |