JPH0462207B2 - - Google Patents
Info
- Publication number
- JPH0462207B2 JPH0462207B2 JP58162261A JP16226183A JPH0462207B2 JP H0462207 B2 JPH0462207 B2 JP H0462207B2 JP 58162261 A JP58162261 A JP 58162261A JP 16226183 A JP16226183 A JP 16226183A JP H0462207 B2 JPH0462207 B2 JP H0462207B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- gain
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入出力特性が非直線性を示し、しかも
非直線部の入出力ゲインを制御できるようにした
非直線回路に関する。
非直線部の入出力ゲインを制御できるようにした
非直線回路に関する。
背景技術とその問題点
第１図は周知の非直線回路であつて、入力VIN
がE0＋VF（VFはダイオードＤのオン電圧）以下で
あれば、出力VOUTは入力と同じで、入出力特性
は第２図に示すように傾き１の直線となる。入力
VINがEO＋VFを越えると、ダイオードＤがオンと
なつて、入出力特性は傾きがR2／R1＋R2（＜１）の 直線となる。
がE0＋VF（VFはダイオードＤのオン電圧）以下で
あれば、出力VOUTは入力と同じで、入出力特性
は第２図に示すように傾き１の直線となる。入力
VINがEO＋VFを越えると、ダイオードＤがオンと
なつて、入出力特性は傾きがR2／R1＋R2（＜１）の 直線となる。
第１図の回路で非直線部分の入出力ゲイン特性
（傾き）を連続的に制御することは困難である。
（傾き）を連続的に制御することは困難である。
発明の目的
本発明は非直線特性の傾きを外部信号でもつて
制御することができる非直線回路を提案するもの
である。
制御することができる非直線回路を提案するもの
である。
発明の概要
本発明の非直線回路は、入力信号VINの振巾を
制御した出力信号VOUTを得るアンプ回路１，１
０，１１と、外部から与えられるゲインコントロ
ール出力ｉを供給するゲインコントロール回路
３，１５と、上記入力信号と所定の基準レベル
Vrとを比較し、この基準レベルを境にして上記
ゲインコントロール出力をオン・オフする比較回
路２，１４とを具備する。上記ゲインコントロー
ル出力がオンとなる入力信号領域において上記ア
ンプ回路のゲインが可変制御される。これによつ
て、上記アンプ回路の入出力特性は、基準レベル
において折れ点を有する非直線性を示し、基準レ
ベルの少なくとも一方の側の入力領域において、
アンプ回路のゲインを外部信号（ゲインコントロ
ール信号）で制御することができる。
制御した出力信号VOUTを得るアンプ回路１，１
０，１１と、外部から与えられるゲインコントロ
ール出力ｉを供給するゲインコントロール回路
３，１５と、上記入力信号と所定の基準レベル
Vrとを比較し、この基準レベルを境にして上記
ゲインコントロール出力をオン・オフする比較回
路２，１４とを具備する。上記ゲインコントロー
ル出力がオンとなる入力信号領域において上記ア
ンプ回路のゲインが可変制御される。これによつ
て、上記アンプ回路の入出力特性は、基準レベル
において折れ点を有する非直線性を示し、基準レ
ベルの少なくとも一方の側の入力領域において、
アンプ回路のゲインを外部信号（ゲインコントロ
ール信号）で制御することができる。
実施例
以下本発明を実施例に基いて説明する。
第３図は本発明を適用した非直線回路の第１の
実施例を示す回路図で、第４図はその入出力特性
図である。第３図において入力信号VINはトラン
ジスタＱ１，Ｑ２から成る差動アンプ１を通り直
線（リニア）出力VOUTとして導出される。この
差動アンプ１を構成するトランジスタ対Ｑ１，Ｑ
２のエミツタは抵抗Ｒ４，Ｒ５（R4＝R5）で接
続され、その接続点には電流源QI（電流値I1）が
結合されている。出力はベースが基準電圧VRに
固定された一方のトランジスタＱ２のコレクタの
負荷抵抗Ｒ３の一端から取出される。従つてこの
差動アンプ１の入出力ゲイン（傾き）は第４図に
示すようにR3／２×R4となる。
実施例を示す回路図で、第４図はその入出力特性
図である。第３図において入力信号VINはトラン
ジスタＱ１，Ｑ２から成る差動アンプ１を通り直
線（リニア）出力VOUTとして導出される。この
差動アンプ１を構成するトランジスタ対Ｑ１，Ｑ
２のエミツタは抵抗Ｒ４，Ｒ５（R4＝R5）で接
続され、その接続点には電流源QI（電流値I1）が
結合されている。出力はベースが基準電圧VRに
固定された一方のトランジスタＱ２のコレクタの
負荷抵抗Ｒ３の一端から取出される。従つてこの
差動アンプ１の入出力ゲイン（傾き）は第４図に
示すようにR3／２×R4となる。
入力信号VINはトランジスタ対Ｑ５，Ｑ６の一
方Ｑ５のベースにも与えられる。これらのトラン
ジスタＱ５，Ｑ６は比較回路２は（又はクリツプ
回路）を構成し、各トランジスタＱ５，Ｑ６のエ
ミツタはダイオードＤ１，Ｄ２及び抵抗Ｒ６を介
して接続され、またダイオードＤ１と抵抗Ｒ６と
の結合点には電流源Ｑ７（電流I2）が接続されて
いる。
方Ｑ５のベースにも与えられる。これらのトラン
ジスタＱ５，Ｑ６は比較回路２は（又はクリツプ
回路）を構成し、各トランジスタＱ５，Ｑ６のエ
ミツタはダイオードＤ１，Ｄ２及び抵抗Ｒ６を介
して接続され、またダイオードＤ１と抵抗Ｒ６と
の結合点には電流源Ｑ７（電流I2）が接続されて
いる。
この比較回路２の一方のトランジスタＱ６のベ
ースは基準電圧VRに固定されているので、入力
信号VINがVRよりも大のとき（VIN≧VR）、トラン
ジスタＱ６はカツトオフする。即ち、VR以上の
入力はクリツプされる。VINがVRよりも低下した
とき（VIN＜VR）、トランジスタＱ６は導通する。
トランジスタＱ５のエミツタには入力VINとほぼ
同等な信号電圧が生じ、トランジスタＱ６のベー
スは一定電圧VRに固定されているので、VIN／Ｒ
６の信号電流ｉが抵抗Ｒ６を流れ、これとほぼ同
じ電流がＱ６のコレクタに流れる。
ースは基準電圧VRに固定されているので、入力
信号VINがVRよりも大のとき（VIN≧VR）、トラン
ジスタＱ６はカツトオフする。即ち、VR以上の
入力はクリツプされる。VINがVRよりも低下した
とき（VIN＜VR）、トランジスタＱ６は導通する。
トランジスタＱ５のエミツタには入力VINとほぼ
同等な信号電圧が生じ、トランジスタＱ６のベー
スは一定電圧VRに固定されているので、VIN／Ｒ
６の信号電流ｉが抵抗Ｒ６を流れ、これとほぼ同
じ電流がＱ６のコレクタに流れる。
この信号電流ｉはゲインコントロールアンプ３
を通つてゲインコントロール出力として差動アン
プ１の出力に連なる加算点４から導出され、これ
によつて差動アンプ１のリニア出力と上記信号電
流ｉ（互に同相）との電流加算がトランジスタＱ
２のコレクタの抵抗Ｒ３において行われる。この
加算により、基準電圧VR以下の入力については
振巾伸長された電圧出力が加算点４から得られ
る。従つて第３図の回路の入出力特性は第４図に
示すようにVR以下の入力領域において傾きが１
以上の直線群となる。
を通つてゲインコントロール出力として差動アン
プ１の出力に連なる加算点４から導出され、これ
によつて差動アンプ１のリニア出力と上記信号電
流ｉ（互に同相）との電流加算がトランジスタＱ
２のコレクタの抵抗Ｒ３において行われる。この
加算により、基準電圧VR以下の入力については
振巾伸長された電圧出力が加算点４から得られ
る。従つて第３図の回路の入出力特性は第４図に
示すようにVR以下の入力領域において傾きが１
以上の直線群となる。
ゲインコントロールアンプ３はトランジスタ対
Ｑ３，Ｑ４から成る差動アンプで構成され、その
共通エミツタから流出する信号電流ｉがＱ３とＱ
４とに制御された比率でもつて分流する。この分
流比率がゲインコントロールアンプ３の可変ゲイ
ンに相当する。ゲインコントロール信号は差動信
号の形で一対の制御線５，６を介して与えられ
る。
Ｑ３，Ｑ４から成る差動アンプで構成され、その
共通エミツタから流出する信号電流ｉがＱ３とＱ
４とに制御された比率でもつて分流する。この分
流比率がゲインコントロールアンプ３の可変ゲイ
ンに相当する。ゲインコントロール信号は差動信
号の形で一対の制御線５，６を介して与えられ
る。
最大ゲインに制御された状態では、ゲインコン
トロールアンプ３のトランジスタＱ４がほぼ導通
し、比較回路２の出力電流ｉのほゞ全部がＱ４、
加算点４を通つて差動アンプ１の負荷抵抗Ｒ３を
流れる。従つてこの状態でのＲ３の一端における
加算信号の電圧ゲインはＲ３／Ｒ６で与えられ
る。また差動アンプ１のゲインは既述の如く
R3／２×R4である。従つて負荷抵抗Ｒ３の一端（Ｑ ２のコレクタ）における重畳信号の最大電圧ゲイ
ンはR3／２×R4＋R3／R6（例えば１＋１＝２）とな り、第４図に示すようにこのゲインに相当する傾
きを有する直線qnaxがVR以下の入力領域に対す
る入出力特性となる。
トロールアンプ３のトランジスタＱ４がほぼ導通
し、比較回路２の出力電流ｉのほゞ全部がＱ４、
加算点４を通つて差動アンプ１の負荷抵抗Ｒ３を
流れる。従つてこの状態でのＲ３の一端における
加算信号の電圧ゲインはＲ３／Ｒ６で与えられ
る。また差動アンプ１のゲインは既述の如く
R3／２×R4である。従つて負荷抵抗Ｒ３の一端（Ｑ ２のコレクタ）における重畳信号の最大電圧ゲイ
ンはR3／２×R4＋R3／R6（例えば１＋１＝２）とな り、第４図に示すようにこのゲインに相当する傾
きを有する直線qnaxがVR以下の入力領域に対す
る入出力特性となる。
ゲインコントロールアンプ３が最小ゲインに制
御された状態では、トランジスタＱ３が導通し、
Ｑ４が非導通となる。このため信号電流ｉはＱ３
の方に分流し、加算点４に加えられる信号のゲイ
ンは零となる。即ち、第４図の直線q0で示すよう
に非線形の振巾伸長は全く行われない。入力VIN
の全域についての入出力特性は直線（リニア）で
ある。
御された状態では、トランジスタＱ３が導通し、
Ｑ４が非導通となる。このため信号電流ｉはＱ３
の方に分流し、加算点４に加えられる信号のゲイ
ンは零となる。即ち、第４図の直線q0で示すよう
に非線形の振巾伸長は全く行われない。入力VIN
の全域についての入出力特性は直線（リニア）で
ある。
なお比較回路２（クリツプ回路）を構成するト
ランジスタ対Ｑ５，Ｑ６のエミツタはダイオード
Ｄ１，Ｄ２を介して抵抗Ｒ６で結合されている。
これらのダイオードＤ１，Ｄ２は、周知のように
急峻な立上り、立下りでオフからオン（またはオ
ンからオフ）に変化することは無く、指数関数の
遷移領域を有している。従つて、基準レベルEr以
上で急激なクリツピングが生ずることは無く、ス
レツシヨールドレベルの近傍の或る巾を持つた領
域でソフトクリツピングが行われる。この結果、
第４図のような非線形特性が有していた折れ点が
無くなり、点線ｒで示すようになめらかな曲線の
非線形特性が得られ、入力信号の振巾軸を非線形
処理したことによる悪影響が軽減される。
ランジスタ対Ｑ５，Ｑ６のエミツタはダイオード
Ｄ１，Ｄ２を介して抵抗Ｒ６で結合されている。
これらのダイオードＤ１，Ｄ２は、周知のように
急峻な立上り、立下りでオフからオン（またはオ
ンからオフ）に変化することは無く、指数関数の
遷移領域を有している。従つて、基準レベルEr以
上で急激なクリツピングが生ずることは無く、ス
レツシヨールドレベルの近傍の或る巾を持つた領
域でソフトクリツピングが行われる。この結果、
第４図のような非線形特性が有していた折れ点が
無くなり、点線ｒで示すようになめらかな曲線の
非線形特性が得られ、入力信号の振巾軸を非線形
処理したことによる悪影響が軽減される。
次に第５図は第３図の非直線回路の応用例を示
す回路で、第６図はその動作を示す波形図であ
る。この回路はビデオ信号の黒伸長回路に応用さ
れたものであつて、その目的とするところは、
CRTのカツトオフレベル（ビデオ信号のペデス
タル）とビデオ信号の黒ピークレベルとを一致さ
せて、入力ビデオ信号のセツトアツプ分を削つて
安定な黒再生を行うことである。
す回路で、第６図はその動作を示す波形図であ
る。この回路はビデオ信号の黒伸長回路に応用さ
れたものであつて、その目的とするところは、
CRTのカツトオフレベル（ビデオ信号のペデス
タル）とビデオ信号の黒ピークレベルとを一致さ
せて、入力ビデオ信号のセツトアツプ分を削つて
安定な黒再生を行うことである。
第５図の回路は第３図とほぼ同じで、差動アン
プ１の入力には第６図Ａに示すように基準電圧Er
に対してペデスタルレベルがαだけDCオフセツ
トされたビデオ信号が与えられる。αは例えば50
％白レベルであつて、第５図の比較回路２におい
ては基準電圧Er以下の黒信号（第６図Ａの斜線）
が抽出される。この黒信号はゲインコントロール
アンプ３を通つて加算点４において入力の差動ア
ンプ１の出力と加算され、第６図Ｂの斜線部に示
すように黒信号が伸長される。この伸長によつて
黒ピークがペデスタルと一致するようにゲインコ
ントロールアンプ３のゲインが制御されている。
ゲインコントロール信号は例えば黒ピークホール
ド値とペデスタルレベルとを比較するコンパレー
タの出力として与えられ、このコントロール信号
がゲインコントロールアンプ３に与えられて伸長
ゲインが第４図の非直線部分のように制御され
る。この黒伸長制御は、黒伸長の結果に基くフイ
ードバツク制御であつてよい。
プ１の入力には第６図Ａに示すように基準電圧Er
に対してペデスタルレベルがαだけDCオフセツ
トされたビデオ信号が与えられる。αは例えば50
％白レベルであつて、第５図の比較回路２におい
ては基準電圧Er以下の黒信号（第６図Ａの斜線）
が抽出される。この黒信号はゲインコントロール
アンプ３を通つて加算点４において入力の差動ア
ンプ１の出力と加算され、第６図Ｂの斜線部に示
すように黒信号が伸長される。この伸長によつて
黒ピークがペデスタルと一致するようにゲインコ
ントロールアンプ３のゲインが制御されている。
ゲインコントロール信号は例えば黒ピークホール
ド値とペデスタルレベルとを比較するコンパレー
タの出力として与えられ、このコントロール信号
がゲインコントロールアンプ３に与えられて伸長
ゲインが第４図の非直線部分のように制御され
る。この黒伸長制御は、黒伸長の結果に基くフイ
ードバツク制御であつてよい。
なお第５図では比較回路２によつてペデスタル
レベル以下に伸びる同期信号が黒信号として検出
されないように、トランジスタＱ５，Ｑ６が同期
信号部分で不動作となるように成されている。即
ち、ブランキングパルスBLKが制御トランジス
タＱ８に与えられ、同期信号区間（帰線消去区
間）においてこのトランジスタＱ８がオンとなつ
て、電流源トランジスタＱ７がオフにされる。こ
れによつて比較回路２を構成するトランジスタ対
Ｑ５，Ｑ６がオフとなり、黒検出動作が禁止され
る。
レベル以下に伸びる同期信号が黒信号として検出
されないように、トランジスタＱ５，Ｑ６が同期
信号部分で不動作となるように成されている。即
ち、ブランキングパルスBLKが制御トランジス
タＱ８に与えられ、同期信号区間（帰線消去区
間）においてこのトランジスタＱ８がオンとなつ
て、電流源トランジスタＱ７がオフにされる。こ
れによつて比較回路２を構成するトランジスタ対
Ｑ５，Ｑ６がオフとなり、黒検出動作が禁止され
る。
次に第７図は本発明の非直線回路の別の実施例
を示す回路図で、第８図はその入出力特性図であ
る。第７図でトランジスタ対Ｑ１５，Ｑ１６から
成る差動アンプ１０及びその出力に結合されたト
ランジスタＱ１２，Ｑ１３から成る差動アンプ１
１は周知のゲインコントロールアンプを構成して
いる。差動アンプ１０の出力はベースが一定電圧
に固定されたトランジスタ対Ｑ１１，Ｑ１４の
夫々のエミツタにおいて互に逆相の信号電圧に変
換され、差動入力として差動アンプ１１に与えら
れる。この差動アンプ１１の一方のトランジスタ
Ｑ１３の負荷抵抗RLからとり出される出力信号
VOUTの入力信号VINに対するゲインＧは Ｇ＝VOUT／VIN＝I1／I2・RL／2RE であり、各差動アンプ１０，１１のエミツタ電流
源１２，１３の電流比I1／I2によつてゲインＧを
制御することが可能である。
を示す回路図で、第８図はその入出力特性図であ
る。第７図でトランジスタ対Ｑ１５，Ｑ１６から
成る差動アンプ１０及びその出力に結合されたト
ランジスタＱ１２，Ｑ１３から成る差動アンプ１
１は周知のゲインコントロールアンプを構成して
いる。差動アンプ１０の出力はベースが一定電圧
に固定されたトランジスタ対Ｑ１１，Ｑ１４の
夫々のエミツタにおいて互に逆相の信号電圧に変
換され、差動入力として差動アンプ１１に与えら
れる。この差動アンプ１１の一方のトランジスタ
Ｑ１３の負荷抵抗RLからとり出される出力信号
VOUTの入力信号VINに対するゲインＧは Ｇ＝VOUT／VIN＝I1／I2・RL／2RE であり、各差動アンプ１０，１１のエミツタ電流
源１２，１３の電流比I1／I2によつてゲインＧを
制御することが可能である。
入力信号VINはトランジスタＱ１７，Ｑ１８か
ら成る比較回路１４の一方のトランジスタＱ１７
のベースにも与えられる。この比較回路１４の他
方のトランジスタのベースには基準電圧VRが与
えられているので、VIN≧VRの場合、トランジス
タＱ１７がオンでＱ１８がオフとなり、Ｑ１７の
出力電流が差動アンプ１１のエミツタ電流として
加算される。この加算電流は比較回路１４の共通
エミツタ電流ｉの大きさによつて制御することが
でき、この電流ｉはトランジスタ対Ｑ１９，Ｑ２
０及び電流源１６から成るコントロールアンプ１
５のゲインコントロール出力ｉによつて制御でき
る。即ち、外部からのコントロール信号にでもつ
てトランジスタＱ１９，Ｑ２０を分流する電流
（トータルでI3）の比率を変えることにより、比
較回路１４の共通エミツタ電流ｉを制御すること
ができ、VIN≧VRの場合には、この電流ｉがトラ
ンジスタＱ１７の出力として差動アンプ１１の電
流源I1に加算される。一方、VIN＜VRの場合は、
トランジスタＱ１７がオフとなつて、入出力ゲイ
ンは固定される。
ら成る比較回路１４の一方のトランジスタＱ１７
のベースにも与えられる。この比較回路１４の他
方のトランジスタのベースには基準電圧VRが与
えられているので、VIN≧VRの場合、トランジス
タＱ１７がオンでＱ１８がオフとなり、Ｑ１７の
出力電流が差動アンプ１１のエミツタ電流として
加算される。この加算電流は比較回路１４の共通
エミツタ電流ｉの大きさによつて制御することが
でき、この電流ｉはトランジスタ対Ｑ１９，Ｑ２
０及び電流源１６から成るコントロールアンプ１
５のゲインコントロール出力ｉによつて制御でき
る。即ち、外部からのコントロール信号にでもつ
てトランジスタＱ１９，Ｑ２０を分流する電流
（トータルでI3）の比率を変えることにより、比
較回路１４の共通エミツタ電流ｉを制御すること
ができ、VIN≧VRの場合には、この電流ｉがトラ
ンジスタＱ１７の出力として差動アンプ１１の電
流源I1に加算される。一方、VIN＜VRの場合は、
トランジスタＱ１７がオフとなつて、入出力ゲイ
ンは固定される。
従つて第７図の回路の入出力特性は第８図のよ
うな非線形特性を示し、VIN≧VRでは最大ゲイン
I1＋I3／I2・RL／2RE、最小ゲインI1／I2・RL／2REの範
囲でゲ イン制御でき、またVR＜VRでは一定ゲインI1／I2・ RL／2REに固定される。
うな非線形特性を示し、VIN≧VRでは最大ゲイン
I1＋I3／I2・RL／2RE、最小ゲインI1／I2・RL／2REの範
囲でゲ イン制御でき、またVR＜VRでは一定ゲインI1／I2・ RL／2REに固定される。
なお第７図において、トランジスタＱ１７とＱ
１８とのコレクタの結合を入れ換えると、入出力
特性のゲイン制御領域（非線形領域）はは、第９
図に示すようにVIN≦VRの領域となる。
１８とのコレクタの結合を入れ換えると、入出力
特性のゲイン制御領域（非線形領域）はは、第９
図に示すようにVIN≦VRの領域となる。
次に第１０図は第７図の非線形回路の変形例を
示し、第１１図は第１０図の回路の入出力特性を
示している。第１０図においては、比較回路１４
を構成する一方のトランジスタＱ１８のコレクタ
を差動アンプ１０の電流源１２の一端に接続し
て、電流源１３，１２の電流I1，I2が比較回路１
４のトランジスタＱ１７，Ｑ１８によつて制御さ
れるようになつている。トランジスタＱ１８の動
作点を確保するために基準電圧VRよりもツエナ
ーダイオードZD２の電圧分だけシフトダウンし
た電圧がＱ１８のベースに与えられ、またバラン
スのために他方のトランジスタＱ１７のベースに
はツエナーダイオードZD１の電圧分だけシフト
ダウンした入力電圧VINが与えられる。
示し、第１１図は第１０図の回路の入出力特性を
示している。第１０図においては、比較回路１４
を構成する一方のトランジスタＱ１８のコレクタ
を差動アンプ１０の電流源１２の一端に接続し
て、電流源１３，１２の電流I1，I2が比較回路１
４のトランジスタＱ１７，Ｑ１８によつて制御さ
れるようになつている。トランジスタＱ１８の動
作点を確保するために基準電圧VRよりもツエナ
ーダイオードZD２の電圧分だけシフトダウンし
た電圧がＱ１８のベースに与えられ、またバラン
スのために他方のトランジスタＱ１７のベースに
はツエナーダイオードZD１の電圧分だけシフト
ダウンした入力電圧VINが与えられる。
従つて比較回路１４は実質的に入力信号VINと
基準電圧VRとの比較を行い、VIN≧VRであればト
ランジスタＱ１７がオンでＱ１８がオフとなり、
ゲイン制御電流が差動アンプ１１の電流源１３の
電流I1に加算される。このため入出力ゲインは第
１１図の第１象限において実線で示すように増加
される。またVIN＜VRであればトランジスタＱ１
７がオフでＱ１８がオンとなり、ゲイン制御電流
が差動アンプ１０の電流源１２の電流I2に加算さ
れる。従つて入出力ゲインは第１１図の第３象限
において実線で示すように減少される。
基準電圧VRとの比較を行い、VIN≧VRであればト
ランジスタＱ１７がオンでＱ１８がオフとなり、
ゲイン制御電流が差動アンプ１１の電流源１３の
電流I1に加算される。このため入出力ゲインは第
１１図の第１象限において実線で示すように増加
される。またVIN＜VRであればトランジスタＱ１
７がオフでＱ１８がオンとなり、ゲイン制御電流
が差動アンプ１０の電流源１２の電流I2に加算さ
れる。従つて入出力ゲインは第１１図の第３象限
において実線で示すように減少される。
入出力ゲインは、第７図と同様に比較回路１４
の共通エミツタ電流を制御するコントロールアン
プ１５によつて可変制御される。即ち、ゲインコ
ントロール信号によつてコントロールアンプ１５
を構成するトランジスタＱ１９，Ｑ２０の電流分
流比（トータルではI3）が制御され、この制御さ
れた電流が比較回路１４の共通エミツタ電流とな
り、この比較回路１４の一方のトランジスタＱ１
７又はＱ１８が入力信号VINに応じてオンとな
り、ゲイン制御電流として電流源I1又はI2に加算
される。差動アンプ１０，１１から成る２段構成
のゲインコントロール回路のゲインはI1／I2に比
例するので、第１１図のようにVR以上の入力領
域でゲインが上昇し、VR以下の入力領域でゲイ
ンが低下する非線形特性が得られる。
の共通エミツタ電流を制御するコントロールアン
プ１５によつて可変制御される。即ち、ゲインコ
ントロール信号によつてコントロールアンプ１５
を構成するトランジスタＱ１９，Ｑ２０の電流分
流比（トータルではI3）が制御され、この制御さ
れた電流が比較回路１４の共通エミツタ電流とな
り、この比較回路１４の一方のトランジスタＱ１
７又はＱ１８が入力信号VINに応じてオンとな
り、ゲイン制御電流として電流源I1又はI2に加算
される。差動アンプ１０，１１から成る２段構成
のゲインコントロール回路のゲインはI1／I2に比
例するので、第１１図のようにVR以上の入力領
域でゲインが上昇し、VR以下の入力領域でゲイ
ンが低下する非線形特性が得られる。
なお第１０図において比較回路１４を構成する
トランジスタＱ１７，Ｑ１８のコレクタの接続を
入れ換えると、第１１図の点線のような可変ゲイ
ンの非線形特性が得られる。
トランジスタＱ１７，Ｑ１８のコレクタの接続を
入れ換えると、第１１図の点線のような可変ゲイ
ンの非線形特性が得られる。
発明の効果
本発明によると、入力信号と基準レベルとの比
較によりアンプ回路の入出力ゲインが基準レベル
を境にして変化する折れ線（非直線）特性を与
え、しかも基準レベルの少なくとも一方側の入力
領域においてアンプ回路のゲイン（折れ線の傾
き）を外部からのゲインコントロール信号で可変
制御することができるようにしたので、非直線の
可変ゲイン回路として種々の信号処理に利用する
ことができる。
較によりアンプ回路の入出力ゲインが基準レベル
を境にして変化する折れ線（非直線）特性を与
え、しかも基準レベルの少なくとも一方側の入力
領域においてアンプ回路のゲイン（折れ線の傾
き）を外部からのゲインコントロール信号で可変
制御することができるようにしたので、非直線の
可変ゲイン回路として種々の信号処理に利用する
ことができる。
第１図の従来から周知の非直線回路の回路図、
第２図は第１図の入出力特性図、第３図は本発明
による非直線回路の第１の実施例を示す回路図、
第４図は第３図の入出力特性図、第５図は第３図
の非直線回路の応用例を示す回路図、第６図は第
５図の回路の動作を示すビデオ信号の波形図、第
７図は本発明による非直線回路の第２の実施例を
示す回路図、第８図は第７図の入出力特性図、第
９図は第７図の回路の結線を一部変更したときの
入出力特性図、第１０図は第７図の非線形回路の
変形例を示す回路図、第１１図は第１０図の入出
力特性図である。 なお図面に用いられている符号において、１…
…差動アンプ、２……比較回路、３……ゲインコ
ントロールアンプ、１０，１１……差動アンプ、
１４……比較回路、１５……ゲインコントロール
アンプである。
第２図は第１図の入出力特性図、第３図は本発明
による非直線回路の第１の実施例を示す回路図、
第４図は第３図の入出力特性図、第５図は第３図
の非直線回路の応用例を示す回路図、第６図は第
５図の回路の動作を示すビデオ信号の波形図、第
７図は本発明による非直線回路の第２の実施例を
示す回路図、第８図は第７図の入出力特性図、第
９図は第７図の回路の結線を一部変更したときの
入出力特性図、第１０図は第７図の非線形回路の
変形例を示す回路図、第１１図は第１０図の入出
力特性図である。 なお図面に用いられている符号において、１…
…差動アンプ、２……比較回路、３……ゲインコ
ントロールアンプ、１０，１１……差動アンプ、
１４……比較回路、１５……ゲインコントロール
アンプである。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の振巾を制御した出力信号を得るア
ンプ回路と、 外部から与えられるゲインコントロール信号に
応じて上記アンプ回路にゲインコントロール出力
を供給するゲインコントロール回路と、 上記入力信号と所定の基準レベルとを比較し、
この基準レベルを境にして上記ゲインコントロー
ル出力をオン・オフする比較回路とを具備し、 上記ゲインコントロール出力がオンとなる入力
信号領域において上記アンプ回路のゲインを可変
制御することを特徴とする非直線回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16226183A JPS6054509A (ja) | 1983-09-03 | 1983-09-03 | 非直線回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16226183A JPS6054509A (ja) | 1983-09-03 | 1983-09-03 | 非直線回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054509A JPS6054509A (ja) | 1985-03-29 |
| JPH0462207B2 true JPH0462207B2 (ja) | 1992-10-05 |
Family
ID=15751076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16226183A Granted JPS6054509A (ja) | 1983-09-03 | 1983-09-03 | 非直線回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054509A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4877576B2 (ja) * | 2005-12-28 | 2012-02-15 | 大日本印刷株式会社 | 容器用補強板および容器 |
| US8698555B2 (en) * | 2010-11-19 | 2014-04-15 | Marvell World Trade Ltd. | Low distortion variable gain amplifier (VGA) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4084187A (en) * | 1976-09-07 | 1978-04-11 | Tektronix, Inc. | Circuit for accurately extracting the synchronization information contained within a composite video waveform |
-
1983
- 1983-09-03 JP JP16226183A patent/JPS6054509A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6054509A (ja) | 1985-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3999084A (en) | Limiting amplifier with adjustable limits | |
| EP0938188A2 (en) | Variable gain amplifier circuit | |
| US4636744A (en) | Front end of an operational amplifier | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US4658297A (en) | Automatic gain control circuit | |
| JPH0462207B2 (ja) | ||
| US5113146A (en) | Amplifier arrangement | |
| US4536800A (en) | Additive pulse sampling circuit | |
| JPS6135058A (ja) | 電流特性整形回路 | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH0263309A (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| US4783637A (en) | Front end stage of an operational amplifier | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| EP0793339B1 (en) | Electronic volume control circuit with controlled output characteristic | |
| JP2940768B2 (ja) | 非線形変換回路 | |
| JPH0348683B2 (ja) | ||
| JPS6125244B2 (ja) | ||
| JPH0678175A (ja) | ピークリミッタ回路 | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JPS6161573B2 (ja) | ||
| JPH0518307B2 (ja) | ||
| US5734440A (en) | White clip circuit | |
| JP2940772B2 (ja) | 非線形変換回路 |